JP3008180B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP3008180B2
JP3008180B2 JP8348077A JP34807796A JP3008180B2 JP 3008180 B2 JP3008180 B2 JP 3008180B2 JP 8348077 A JP8348077 A JP 8348077A JP 34807796 A JP34807796 A JP 34807796A JP 3008180 B2 JP3008180 B2 JP 3008180B2
Authority
JP
Japan
Prior art keywords
insulating film
region
forming
film
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8348077A
Other languages
English (en)
Other versions
JPH09283760A (ja
Inventor
ソン ジェオン−フアン
Original Assignee
エルジー セミコン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー セミコン カンパニー リミテッド filed Critical エルジー セミコン カンパニー リミテッド
Publication of JPH09283760A publication Critical patent/JPH09283760A/ja
Application granted granted Critical
Publication of JP3008180B2 publication Critical patent/JP3008180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に、ショートチャネル特性を改善し、素
子の駆動電流を増加し得る技術に関するものである。
【０００２】
【従来の技術】一般に、ｐＭＯＳ ＬＤＤ（lightly do
ped drain ）素子においては、ｐ+ の拡散がｎ+ の拡散
よりも甚だしいため、ｐ+ の側面拡散によりｐ- のＬＤ
Ｄ領域が狭められて深い接合が形成され、素子のショー
トチャネル特性が弱化されるという問題点を有してい
た。
【０００３】そこで、このような半導体素子のショート
チャネル特性を改善し、駆動電流を増加させるための半
導体素子の製造方法が論文（VLSIシンポジウム 1991.p.
85-86 ）に提示されていた。即ち、図３に示すように、
半導体基板１上の所定領域にゲート酸化膜２を形成し、
該ゲート酸化膜２上にポリシリコンを蒸着した後、写真
食刻法を施してｎＭＯＳ領域及びｐＭＯＳ領域にゲート
３ａ，３ｂのパターンを夫々形成する。
【０００４】次いで、前記半導体基板１内にｎＭＯＳ領
域及びｐＭＯＳ領域の各ゲート３ａ，３ｂをマスクとし
てイオン注入を行い、ｎ- 及びｐ- のＬＤＤ領域４ａ、
４ｂを夫々形成し、ｎＭＯＳ領域及びｐＭＯＳ領域が形
成された半導体基板１上に絶縁膜を蒸着した後異方性食
刻して、ｎＭＯＳ領域及びｐＭＯＳ領域の各ゲート３
ａ，３ｂの側面に側壁スペーサ５ａを夫々形成する。
【０００５】そして、ｎＭＯＳ領域のみにイオン注入を
行って半導体基板１内にｎ+ 領域を形成した後、半導体
基板１上に絶縁膜を蒸着してｎＭＯＳ領域領域及びｐＭ
ＯＳ領域のゲート３ａ，３ｂの側壁スペーサ５ａの側面
に、更に側壁スペーサ５ｂを夫々形成する。即ち、ｎＭ
ＯＳ領域及びｐＭＯＳ領域の各ゲート３ａ，３ｂの側面
に、２重の側壁スペーサ５ａ，５ｂを夫々形成する。そ
の結果、ｐＭＯＳ領域のゲート３ｂの側壁スペーサ（５
ａ＋５ｂ）は、ｎＭＯＳ領域のゲート３ａの側壁スペー
サ（５ａ）よりも一層厚く形成される。その後、ｐ+ 領
域のみにイオン注入を行って半導体基板１内にｐ+ 領域
を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体素子の製造方法においては、図４に示
すように、２重側壁スペーサを有するｎＭＯＳトランジ
スタをＤＲＡＭ素子の製造に適用する場合であって、特
に集積度の高いセル領域に形成する場合、隣接するセル
トランジスタの２重側壁スペーサ同士が互いに接触し
て、ｐ + 領域を形成するためのイオン注入を行うことが
できず、また、自己整合用コンタクトホールも形成する
ことができないため、次世代高集積ＤＲＡＭ素子の製造
に適用することが難しいという問題点があった。
【０００７】そこで本発明は以上のような従来の問題点
に鑑み、ショートチャネル特性を改善し、素子の駆動電
流を増加しつつ、例えば、高集積ＤＲＡＭ素子の製造に
も適用し得る半導体素子の製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】このため、請求項１記載
の発明は、第１領域及び第２領域を有した半導体基板上
にゲート絶縁膜を形成する工程と、該半導体基板上の第
１領域及び第２領域上に第１及び第２ゲート電極を夫々
形成する工程と、前記第１ゲート電極基端部近傍の半導
体基板の第１領域に第１導電形の低濃度不純物領域を形
成する工程と、前記第２ゲート電極基端部近傍の半導体
基板の第２領域に第２導電形の低濃度不純物領域を形成
する工程と、前記第１及び第２ゲート電極が形成された
半導体基板上に第１絶縁膜を形成する工程と、該第１絶
縁膜上に第２絶縁膜を形成する工程と、前記第１領域の
第２絶縁膜を除去する工程と、前記第１領域の第１絶縁
膜を異方性食刻により食刻し、前記第１ゲート電極の側
面に第１側壁スペーサを形成する工程と、該第１側壁ス
ペーサが形成された第１ゲート電極基端部近傍の半導体
基板の第１領域に第１導電形の高濃度不純物領域を形成
する工程と、前記第２領域の第１絶縁膜及び第２絶縁膜
を異方性食刻により食刻し、前記第２ゲート電極の側面
に第１絶縁膜及び第２絶縁膜からなる第２側壁スペーサ
を形成する工程と、該第２側壁スペーサが形成された第
２ゲート電極基端部近傍の半導体基板の第２領域に第２
導電形の高濃度不純物領域を形成する工程と、を順次行
う半導体素子の製造方法とした。
【０００９】かかる構成によれば、第１及び第２ゲート
電極が形成された半導体基板上に第１絶縁膜及び第２絶
縁膜を形成した後、第１領域においては、第２絶縁膜を
除去し、第１絶縁膜に異方性食刻を施すことで第１側壁
スペーサを形成し、一方、第２領域においては、第１絶
縁膜及び第２絶縁膜に異方性食刻を施すことで第２側壁
スペーサが形成される。即ち、第１側壁スペーサは第１
絶縁膜からなり、第２側壁スペーサは第１絶縁膜及び第
２絶縁膜からなるので、第２側壁スペーサの厚さが第１
側壁スペーサの厚さより厚くなり、半導体素子のショー
トチャネル特性が改善される。
【００１０】請求項２記載の発明は、前記第１絶縁膜は
酸化膜、前記第２絶縁膜は窒化膜によりなる構成とし
た。かかる構成によれば、第１絶縁膜及び第２絶縁膜
は、湿式食刻に選択比の優れた酸化膜及び窒化膜により
構成されるので、第１領域又は第２領域の側壁スペーサ
の形成が選択的に行い得る。
【００１１】請求項３記載の発明は、前記第１絶縁膜は
窒化膜、前記第２絶縁膜は酸化膜によりなる構成とし
た。かかる構成によれば、第１絶縁膜及び第２絶縁膜
は、湿式食刻に選択比の優れた窒化膜及び酸化膜により
構成されるので、第１領域又は第２領域の側壁スペーサ
の形成が選択的に行い得る。
【００１２】請求項４記載の発明は、前記第１導電形は
Ｎ形不純物で、第２導電形はＰ形不純物である構成とし
た。かかる構成によれば、Ｎ形不純物により第１導電形
が構成され、Ｐ形不純物により第２導電形が構成される
ので、半導体素子のチャネル特性が効率的に改善され
る。
【００１３】請求項５記載の発明は、前記第１側壁スペ
ーサを形成する工程を、前記第１絶縁膜及び第２絶縁膜
を形成した後、該第２絶縁膜上に感光膜を形成する工程
と、前記第１領域の感光膜を除去した後、感光膜をマス
クとして前記第１絶縁膜及び第２絶縁膜を異方性食刻す
る工程と、を含んで構成した。かかる構成によれば、第
１側壁スペーサは、第１領域における感光膜を除去した
後、第１絶縁膜及び第２絶縁膜に異方性食刻を施して形
成されるので、感光膜が残っている第２領域は食刻され
ず、食刻処理工程が簡単になる。
【００１４】請求項６記載の発明は、前記第２側壁スペ
ーサを形成する工程を、前記第１及び第２領域の第２絶
縁膜上に感光膜を形成する工程と、該第２領域の感光膜
を除去した後、該感光膜をマスクとして第２絶縁膜を異
方性食刻して第２ゲート電極側面の第１絶縁膜上に第２
絶縁膜側壁スペーサを形成し、前記感光膜と第２絶縁膜
とをマスクとして前記第１絶縁膜を異方性食刻して第２
ゲート電極の側面と第２絶縁膜側壁スペーサとの間に第
１絶縁膜側壁スペーサを形成する工程と、を含んで構成
した。
【００１５】かかる構成によれば、第２側壁スペーサ
は、第２領域における感光膜を除去した後、第２絶縁膜
に異方性食刻を施して第１絶縁膜上に第２絶縁側壁スペ
ーサを形成し、さらに、第１絶縁膜に異方性食刻を施し
て第１絶縁膜側壁スペーサを形成することで形成される
ので、感光膜が残っている第１領域は食刻されず、食刻
処理工程が簡単になる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本発明に係る半導体素子の製造方法におい
ては、図１（Ａ）に示すように、半導体基板１１上に酸
化膜のゲート絶縁膜１２を形成し、該ゲート絶縁膜１２
上にポリシリコンを蒸着した後、半導体基板１１上の第
１領域のｎＭＯＳ領域及び第２領域のｐＭＯＳ領域に写
真食刻法を施してポリシリコンゲート１３ａ，１３ｂの
パターンを夫々形成する。次いで、第１領域を区分した
後、イオン注入を行って半導体基板１１内に第１導電形
のｎ- 低濃度不純物領域としてＬＤＤ（Lightly Doped
Drain ）領域１４ａを形成し、同様に、第２領域を区
分した後、イオン注入を行って半導体基板１１内に第２
導電形のｐ- 低濃度不純物領域としてＬＤＤ領域１４ｂ
を形成する。次いで、前記第１領域及び第２領域が形成
された半導体基板１１上に酸化膜の第１絶縁膜１５を化
学気相蒸着法により蒸着し、その後、該第１絶縁膜１５
上に窒化膜の第２絶縁膜１６を化学気相蒸着法により蒸
着する。この場合、酸化膜及び窒化膜を順次蒸着して第
２絶縁膜を形成することもできる。なお、第１絶縁膜１
５を窒化膜、第２絶縁膜を酸化膜としてもよい。
【００１７】次いで、図１（Ｂ）に示すように、前記第
２絶縁膜１６上に感光膜（図示せず）をコーティング
し、前記第１領域を区分し写真食刻法を施して第１領域
をオープンさせた後、前記感光膜をマスクとし異方性食
刻により前記第１領域上の第２絶縁膜１６を除去する。
次いで、図１（Ｃ）に示すように、前記感光膜（図示せ
ず）をマスクとして第１領域上の第１絶縁膜を異方性食
刻し、第１領域のポリシリコンゲート１３ａの側面に第
１側壁スペーサ１５ａを形成し、イオン注入を行って前
記半導体基板１１内に第１導電形高濃度不純物領域を形
成する。その後、前記第１領域及び第２領域に感光膜
（図示せず）を再びコーティングし、第２領域をオープ
ンさせた後、前記感光膜をマスクとして異方性食刻を施
してポリシリコンゲート１３の側面の第１絶縁膜１５上
に第２絶縁膜側壁スペーサを形成し、前記感光膜と第２
絶縁膜１６とをマスクとして第１絶縁膜１５を異方性食
刻し、ポリシリコンゲート１３の側面と第２絶縁膜側壁
スペーサとの間に第１絶縁膜側壁スペーサを形成する。
その結果、二重構造の絶縁膜側壁スペーサ２０が形成さ
れる。その後、イオン注入を行って前記半導体基板１１
上に第２導電形高濃度不純物領域を形成する。この場
合、前記側壁スペーサ２０は酸化膜／窒化膜／酸化膜の
順番に順次蒸着して形成することもできる。
【００１８】即ち、本発明は、ｐＭＯＳに選択的に厚い
側壁スペーサを形成するために、ＣＶＤ窒化膜又はＣＶ
Ｄ窒化膜／酸化膜を順次蒸着した後、写真食刻法を追加
して施す。その結果、窒化膜（Ｓｉ3 Ｎ4 ）蒸着工程を
追加するだけで、従来の半導体素子の製造方法を次世代
高集積ＤＲＡＭに適用する時に発生する諸問題点が解決
され、且つ、ｐＭＯＳ素子の特性を改善するために、ｐ
ＭＯＳ素子の側壁スペーサの厚さをｎＭＯＳ素子の側壁
スペーサの厚さよりも５００〜１０００Å程度厚くする
ことができる。
【００１９】そして、図２は、本発明に係る半導体素子
の製造方法をＤＲＡＭ素子の製造に適用したときのセル
トランジスタの構造を示し、隣接するセルトランジスタ
領域で夫々の側壁スペーサ１５ａ、２０が離れているた
め、イオン注入及び自己整合コンタクト形成が可能で、
次世代素子の２５６ＭＢのＤＲＡＭ製造工程も可能とな
る。即ち、第１領域のｎＭＯＳトランジスタには、単一
の側壁スペーサ５ａのみが形成されるため、半導体基板
１１の上面が露出する。このため、自然にコンタクト
（開口部）が形成、要するに、自己整合コンタクトが形
成され、半導体基板１１へのイオン注入が可能になる。
【００２０】また、湿式食刻に選択比の優れた酸化膜及
び窒化膜層を用いて二重のスペーサを形成してｐＭＯＳ
領域のみに残し、ｎＭＯＳ領域の窒化膜は除去した後、
乾式食刻を施してｐＭＯＳ領域のみに選択的に厚いスペ
ーサを形成しているので、従来のＤＲＭＡ工程に適用す
る場合であっても、セルトランジスタが相互接触せずに
イオン注入を行い得るという効果がある。
【００２１】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、半導体素子のショートチャネル特性を改善
し、素子の駆動電流を増加することができる。従って、
次世代高集積ＤＲＡＭの製造にも適用が可能となる。請
求項２又は請求項３記載の発明によれば、第１領域又は
第２領域の側壁スペーサの形成を選択的に行うことがで
きる。
【００２２】請求項４記載の発明によれば、半導体素子
のチャネル特性を効率的に改善することができる。請求
項５又は請求項６記載の発明によれば、食刻処理工程を
簡単にすることができる。
【図面の簡単な説明】
【図１】 本発明に係る半導体素子の製造方法を示し、
（Ａ）は第１絶縁膜及び第２絶縁膜の形成までの工程
図、（Ｂ）は第１領域の第２絶縁膜の除去までの工程
図、（Ｃ）は側壁スペーサの形成完了までの工程図であ
る。
【図２】 本発明に係る半導体素子の製造方法をＤＲＡ
Ｍ素子の製造方法に適用した状態を示した図である。
【図３】 従来の半導体素子の製造方法を示した工程図
である。
【図４】 従来の半導体素子の製造方法をＤＲＡＭ素子
の製造方法に適用した状態を示した図である。
【符号の説明】
１１ 半導体基板 １２ ゲート絶縁膜 １３ａ，１３ｂ ポリシリコンゲート １４ａ、１４ｂ 低濃度不純物領域 １５ 第１絶縁膜 １５ａ 第１側壁スペーサ １６ 第２絶縁膜 ２０ 第２側壁スペーサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8238 H01L 21/8242 H01L 27/092 H01L 27/108 H01L 29/78 H01L 21/336

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】第１領域及び第２領域を有した半導体基板
    （１１）上にゲート絶縁膜（１２）を形成する工程と、 該半導体基板（１１）上の第１領域及び第２領域上に第
    １及び第２ゲート電極（１３ａ、１３ｂ）を夫々形成す
    る工程と、 前記第１ゲート電極（１３ａ）基端部近傍の半導体基板
    の第１領域に第１導電形の低濃度不純物領域を形成する
    工程と、 前記第２ゲート電極（１３ｂ）基端部近傍の半導体基板
    の第２領域に第２導電形の低濃度不純物領域を形成する
    工程と、 前記第１及び第２ゲート電極（１３ａ、１３ｂ）が形成
    された半導体基板（１１）上に第１絶縁膜（１５）を形
    成する工程と、 該第１絶縁膜（１５）上に第２絶縁膜（１６）を形成す
    る工程と、 前記第１領域の第２絶縁膜（１６）を除去する工程と、 前記第１領域の第１絶縁膜（１５）を異方性食刻により
    食刻し、前記第１ゲート電極（１３ａ）の側面に第１側
    壁スペーサ（１５ａ）を形成する工程と、 該第１側壁スペーサ（１５ａ）が形成された第１ゲート
    電極（１３ａ）基端部近傍の半導体基板の第１領域に第
    １導電形の高濃度不純物領域（１４ａ）を形成する工程
    と、 前記第２領域の第１絶縁膜（１５）及び第２絶縁膜（１
    ６）を異方性食刻により食刻し、前記第２ゲート電極
    （１３ｂ）の側面に第１絶縁膜（１５）及び第２絶縁膜
    （１６）からなる第２側壁スペーサ（２０）を形成する
    工程と、 該第２側壁スペーサ（２０）が形成された第２ゲート電
    極（１３ｂ）基端部近傍の半導体基板の第２領域に第２
    導電形の高濃度不純物領域（１４ｂ）を形成する工程
    と、 を順次行うことを特徴とする半導体素子の製造方法。
  2. 【請求項２】前記第１絶縁膜（１５）は酸化膜、前記第
    ２絶縁膜（１６）は窒化膜によりなることを特徴とする
    請求項１記載の半導体素子の製造方法。
  3. 【請求項３】前記第１絶縁膜（１５）は窒化膜、前記第
    ２絶縁膜（１６）は酸化膜によりなることを特徴とする
    請求項１記載の半導体素子の製造方法。
  4. 【請求項４】前記第１導電形はＮ形不純物で、第２導電
    形はＰ形不純物であることを特徴とする請求項１〜３の
    いずれか１つに記載の半導体素子の製造方法。
  5. 【請求項５】前記第１側壁スペーサ（１５ａ）を形成す
    る工程は、前記第１絶縁膜（１５）及び第２絶縁膜（１
    ６）を形成した後、該第２絶縁膜（１６）上に感光膜を
    形成する工程と、前記第１領域の感光膜を除去した後、
    感光膜をマスクとして前記第１絶縁膜（１５）及び第２
    絶縁膜（１６）を異方性食刻する工程と、を含んで構成
    されることを特徴とする請求項１〜４のいずれか１つに
    記載の半導体素子の製造方法。
  6. 【請求項６】前記第２側壁スペーサ（２０）を形成する
    工程は、前記第１及び第２領域の第２絶縁膜（１６）上
    に感光膜を形成する工程と、該第２領域の感光膜を除去
    した後、該感光膜をマスクとして第２絶縁膜（１６）を
    異方性食刻して第２ゲート電極（１３ｂ）側面の第１絶
    縁膜（１５）上に第２絶縁膜側壁スペーサを形成し、前
    記感光膜と第２絶縁膜（１６）とをマスクとして前記第
    １絶縁膜（１５）を異方性食刻して第２ゲート電極（１
    ３ｂ）の側面と第２絶縁膜側壁スペーサとの間に第１絶
    縁膜側壁スペーサを形成する工程と、を含んで構成され
    ることを特徴とする請求項１〜５のいずれか１つに記載
    の半導体素子の製造方法。
JP8348077A 1995-12-29 1996-12-26 半導体素子の製造方法 Expired - Fee Related JP3008180B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950067325A KR100214468B1 (ko) 1995-12-29 1995-12-29 씨모스 소자 제조방법
KR67325/1995 1995-12-29

Publications (2)

Publication Number Publication Date
JPH09283760A JPH09283760A (ja) 1997-10-31
JP3008180B2 true JP3008180B2 (ja) 2000-02-14

Family

ID=19447653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8348077A Expired - Fee Related JP3008180B2 (ja) 1995-12-29 1996-12-26 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US5696012A (ja)
JP (1) JP3008180B2 (ja)
KR (1) KR100214468B1 (ja)
DE (1) DE19654738B4 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256084B2 (ja) 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US5933730A (en) * 1997-03-07 1999-08-03 Advanced Micro Devices, Inc. Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method
US6376879B2 (en) * 1998-06-08 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device having MISFETs
JP2000150873A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP1138075B1 (en) * 1998-11-13 2006-04-26 Intel Corporation Device for improved salicide resistance on polysilicon gates
US6235598B1 (en) 1998-11-13 2001-05-22 Intel Corporation Method of using thick first spacers to improve salicide resistance on polysilicon gates
KR100307559B1 (ko) * 1998-12-30 2002-03-08 박종섭 반도체소자의 트랜지스터 형성방법
US6251762B1 (en) 1999-12-09 2001-06-26 Intel Corporation Method and device for improved salicide resistance on polysilicon gates
KR20020007848A (ko) * 2000-07-19 2002-01-29 박종섭 반도체 소자 및 그의 제조 방법
JP2002141420A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5519724B2 (ja) * 2001-07-17 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
US6730556B2 (en) * 2001-12-12 2004-05-04 Texas Instruments Incorporated Complementary transistors with controlled drain extension overlap
US6506642B1 (en) * 2001-12-19 2003-01-14 Advanced Micro Devices, Inc. Removable spacer technique
DE10221884A1 (de) 2002-05-16 2003-11-27 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
US6696334B1 (en) * 2002-09-30 2004-02-24 Advanced Micro Devices, Inc. Method for formation of a differential offset spacer
US6864135B2 (en) * 2002-10-31 2005-03-08 Freescale Semiconductor, Inc. Semiconductor fabrication process using transistor spacers of differing widths
US7279746B2 (en) 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US6946709B2 (en) * 2003-12-02 2005-09-20 International Business Machines Corporation Complementary transistors having different source and drain extension spacing controlled by different spacer sizes
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
US7241700B1 (en) 2004-10-20 2007-07-10 Advanced Micro Devices, Inc. Methods for post offset spacer clean for improved selective epitaxy silicon growth
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
DE102004057809B4 (de) * 2004-11-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Seitenwandabstandselementen
KR100882930B1 (ko) 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
KR100739246B1 (ko) * 2005-04-11 2007-07-12 주식회사 하이닉스반도체 반도체 소자의 소스/드레인영역 형성방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US20060252191A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped SEG for raised source/drain regions
US7341906B2 (en) * 2005-05-19 2008-03-11 Micron Technology, Inc. Method of manufacturing sidewall spacers on a memory device, and device comprising same
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US7655991B1 (en) * 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
US7687861B2 (en) * 2005-10-12 2010-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided regions for NMOS and PMOS devices
JP5040286B2 (ja) 2006-12-13 2012-10-03 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP4970185B2 (ja) * 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法
US9188980B2 (en) * 2008-09-11 2015-11-17 Deere & Company Vehicle with high integrity perception system
JP5435720B2 (ja) * 2009-12-21 2014-03-05 パナソニック株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4757026A (en) * 1986-11-04 1988-07-12 Intel Corporation Source drain doping technique
JP2559397B2 (ja) * 1987-03-16 1996-12-04 株式会社日立製作所 半導体集積回路装置及びその製造方法
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
US4949136A (en) * 1988-06-09 1990-08-14 University Of Connecticut Submicron lightly doped field effect transistors
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
JP2673384B2 (ja) * 1990-06-25 1997-11-05 三菱電機株式会社 半導体装置およびその製造方法
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
JPH05110003A (ja) * 1991-10-16 1993-04-30 Nec Corp 半導体集積回路装置およびその製造方法
US5460993A (en) * 1995-04-03 1995-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of making NMOS and PMOS LDD transistors utilizing thinned sidewall spacers
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
US5654212A (en) * 1995-06-30 1997-08-05 Winbond Electronics Corp. Method for making a variable length LDD spacer structure

Also Published As

Publication number Publication date
KR970053066A (ko) 1997-07-29
US5696012A (en) 1997-12-09
DE19654738B4 (de) 2004-11-11
JPH09283760A (ja) 1997-10-31
KR100214468B1 (ko) 1999-08-02
DE19654738A1 (de) 1997-07-03

Similar Documents

Publication Publication Date Title
JP3008180B2 (ja) 半導体素子の製造方法
JP3371708B2 (ja) 縦型電界効果トランジスタの製造方法
US5763312A (en) Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
JP2002118177A (ja) 半導体装置及びその製造方法
JPS6249750B2 (ja)
JP3083495B2 (ja) 半導体素子及びその製造方法
US7348254B2 (en) Method of fabricating fin field-effect transistors
JP2951893B2 (ja) 半導体素子のトランジスター製造方法
US7358575B2 (en) Method of fabricating SRAM device
JPH10144921A (ja) 半導体素子の構造及び製造方法
JP3746907B2 (ja) 半導体装置の製造方法
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
JP3034351B2 (ja) 半導体装置の製造方法
JPH1197529A (ja) 半導体装置の製造方法
US20080142884A1 (en) Semiconductor device
KR20020007848A (ko) 반도체 소자 및 그의 제조 방법
US7186603B2 (en) Method of forming notched gate structure
KR100206130B1 (ko) 씨모스 반도체 장치 제조방법
JPH05343419A (ja) 半導体装置
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
KR0123745B1 (ko) 반도체 장치의 콘택 형성방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법
JP3259439B2 (ja) 半導体装置の製造方法
JP3507750B2 (ja) 半導体装置の製造方法
US20020163038A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees