JP3507750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3507750B2 JP3507750B2 JP2000041278A JP2000041278A JP3507750B2 JP 3507750 B2 JP3507750 B2 JP 3507750B2 JP 2000041278 A JP2000041278 A JP 2000041278A JP 2000041278 A JP2000041278 A JP 2000041278A JP 3507750 B2 JP3507750 B2 JP 3507750B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polycrystalline silicon
- capacitor
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
方法に関し、より詳細にはMIS(Metal-Insulator-Se
miconductor)構造のトランジスタとキャパシタとを同
一半導体基板上に備える半導体装置の製造方法に関す
る。
ら、MIS構造のトランジスタと、2層の多結晶シリコ
ン膜からなる上下電極及びその間に挟持された絶縁膜か
らなるキャパシタとを同一半導体基板に備えた半導体装
置が用いられており、このような半導体装置の製造方法
は、例えば、特開平7−273285号公報に提案され
ている。
201上に素子分離領域203を形成することにより素
子領域を規定するとともに、半導体基板201上全面に
シリコン酸化膜からなるゲート絶縁膜202と多結晶シ
リコン膜とを堆積する。その後、この多結晶シリコン膜
にn型不純物をドーピングして低抵抗化又は高濃度化す
る。続いて、図2(a)に示したように、フォトリソグ
ラフィ及びエッチング工程により、素子領域上にはトラ
ンジスタのゲート電極204を、素子分離領域203上
にはキャパシタの下部電極205を形成する。
に絶縁膜と多結晶シリコン膜とを形成し、図2(b)に
示したように、パターニングして下部電極205上にキ
ャパシタ絶縁膜210と上部電極211とを形成する。
ここで、上部電極となる多結晶シリコン膜は、後工程の
トランジスタのソース/ドレイン領域を形成するための
n型不純物のイオン注入条件により、n型不純物がキャ
パシタ絶縁膜と上部電極を構成する多結晶シリコン膜と
の界面に到達するような膜厚に設定している。
ト電極204をマスクとして用いて、n型不純物をイオ
ン注入することにより、LDD構造の低濃度不純物拡散
層206を形成する。その後、得られた半導体基板20
1上全面に、酸化膜を堆積し、この酸化膜を異方性エッ
チングすることによりゲート電極204の側壁にサイド
ウォールスペーサ204aを形成する。次いで、図2
(d)に示したように、ゲート電極204及びサイドウ
ォールスペーサ204aをマスクとして用いて、n型不
純物をイオン注入して、高濃度不純物拡散層207を形
成し、MOSトランジスタのソース/ドレイン領域を形
成する。
れた半導体基板201上に層間絶縁膜213を形成し、
この層間絶縁膜213にコンタクトホールを形成し、導
電膜を埋め込むことによりゲート電極204、ソース/
ドレイン領域、上部電極211及び下部電極205に対
して配線214を接続することにより半導体装置を形成
することができる。
る上下電極に挟持してなるキャパシタは、下部電極/絶
縁膜界面の不純物濃度と上部電極/絶縁膜界面の不純物
濃度との差が小さい方がキャパシタの電圧依存性が小さ
く、さらに、これら界面の不純物濃度が高い方がキャパ
シタの電圧依存性が小さいことが知られている。このよ
うなことから、上述の半導体装置の製造方法では、キャ
パシタの下部電極205となる多結晶シリコン膜を積層
した後、この多結晶シリコン膜にn型不純物をドーピン
グするとともに、その後の別の工程において、上部電極
を形成した後にソース/ドレイン領域形成のためのイオ
ン注入を利用して、キャパシタ絶縁膜と上部電極との界
面及び上部電極へn型不純物のドーピングを行い、上部
電極と上部電極/キャパシタ絶縁膜界面との不純物濃度
の高濃度化を図っている。
との不純物の導入が別工程で行われるのに起因して、不
純物濃度のばらつきが生じるという問題がある。特に、
上部電極となる多結晶シリコン膜の堆積時に膜厚のばら
つきが生じた場合には、これに起因して、ソース/ドレ
イン領域形成のためのイオン注入によって、上部電極/
キャパシタ絶縁膜の界面から注入ピークの位置がずれ、
この結果、下部電極/絶縁膜界面の不純物濃度と上部電
極/絶縁膜界面の不純物濃度の差が大きくなるという問
題もある。したがって、上記の製造方法によっては、キ
ャパシタの電圧依存性は十分に低減されていないのが現
状である。
り、煩雑な工程を追加することなく、キャパシタの電圧
依存性を低減させることができる半導体装置の製造方法
を提供することを目的とする。
半導体基板上に第1多結晶シリコン膜を形成し、該第1
多結晶シリコン膜をパターニングしてトランジスタのゲ
ート電極とキャパシタの下部電極とを形成し、(b)前
記半導体基板に不純物拡散層を形成し、(c)前記下部
電極上に、多結晶シリコン膜に導電性を付与しうる不純
物を含有する絶縁膜及び上部電極となる第2多結晶シリ
コン膜を形成し、(d)得られた半導体基板を熱処理し
て前記絶縁膜から不純物を前記下部電極及び第2多結晶
シリコン膜に拡散させてMIS構造のトランジスタと下
部電極、キャパシタ絶縁膜及び上部電極の積層構造から
なるキャパシタとを同一半導体基板上に形成することか
らなる半導体装置の製造方法が提供される。
おいては、まず、工程(a)において、半導体基板上に
第1多結晶シリコン膜を形成し、該第1多結晶シリコン膜
をパターニングしてトランジスタのゲート電極とキャパ
シタの下部電極とを形成する。
の元素半導体、GaAs、InP等の化合物半導体から
なる基板であれば特に限定されるものではないが、p型
又はn型のシリコンからなり、所定の抵抗率に設定され
ているものが好ましい。半導体基板には、あらかじめL
OCOS法やトレンチ素子分離法により、素子分離領域
が形成されているものが好ましい。なお、半導体基板上
には、さらに他の素子、配線、絶縁膜、回路、装置が形
成されていてもよい。
いて、トランジスタのゲート電極やキャパシタの上下電
極として形成されるものであり、LPCVD法、減圧C
VD法、プラズマCVD法等の公知の方法により形成す
ることができる。第1多結晶シリコン膜の膜厚は、例え
ば、1500〜3000Å程度が適当である。なお、第
1多結晶シリコン膜は、半導体基板上に、ゲート絶縁膜
として機能する薄膜状の絶縁膜を介して形成することが
好ましい。ここで薄膜状の絶縁膜としては、例えばシリ
コン酸化膜、シリコン酸化膜/シリコン窒化膜/シリコ
ン酸化膜の積層膜等が挙げられ、膜厚は50〜200Å
程度が挙げられる。
えばフォトリソグラフィ及びエッチング工程によりマス
クパターンを形成し、このマスクパターンを用いたRI
E法等のドライエッチング法、あるいは酸又はアルカリ
水溶液からなるエッチャントを用いたウェットエッチン
グ法等によりパターニングして、トランジスタのゲート
電極、キャパシタの下部電極とすることができる。ゲー
ト電極及び下部電極の形状は特に限定されるものではな
く、得ようとする半導体装置の大きさ、性能等によっ
て、適宜設定することができる。
拡散層を形成する。ここでの不純物拡散層は、通常トラ
ンジスタのソース/ドレイン領域として機能するもので
あり、リン、砒素等のn型又はボロン、アルミニウム等
のp型の不純物を用いて形成することができる。不純物
拡散層の濃度は、例えば、1.0×1019〜1.0×1
021/cm3程度が挙げられる。不純物拡散層の形成方
法は、特に限定されるものではなく、熱拡散、イオン注
入等が挙げられる。なかでも、ゲート電極をマスクとし
て使用するイオン注入が好ましい。イオン注入の場合に
は、例えば、注入ドーズが1.0×1015〜5.0×1
015/cm2程度、注入エネルギーが30〜60keV
程度が挙げられる。
域をLDD構造とする場合には、好ましくは、まず、半
導体基板に、ゲート電極をマスクとして低濃度不純物拡
散層を形成し、その後、ゲート電極の側壁にサイドウォ
ールスペーサを形成し、ゲート電極及びサイドウォール
スペーサをマスクとして高濃度不純物拡散層を形成する
方法が挙げられる。
ズが1.0×1013〜5.0×10 14/cm2程度、注
入エネルギーが5〜30keV程度で形成することがで
きる。また、サイドウォールスペーサは、ゲート電極を
含む半導体基板上全面にシリコン酸化膜、シリコン窒化
膜又はこれらの積層膜からなる絶縁膜を形成し、この絶
縁膜を、異方性エッチング法によりエッチバックするこ
とにより形成することができる。絶縁膜の膜厚は、LD
D領域の幅等を考慮して適宜選択することができる。さ
らに、高濃度不純物拡散層は、例えば、注入ドーズが
1.0×1015〜5.0×1015/cm2程度、注入エ
ネルギーが30〜60keV程度で形成することができ
る。工程(c)において、下部電極上に不純物を含有す
る絶縁膜及び上部電極となる第2多結晶シリコン膜を形
成する。
の上部電極及び下部電極を構成する多結晶シリコン膜に
導電性を付与しうる不純物であれば、その種類は特に限
定されるものではなく、例えば、リン、砒素、ボロン、
アルミニウム、ガリウム又はこれらの元素を含む化合物
等種々のものが挙げられる。なかでもリン又はボロンが
好ましい。絶縁膜としては、シリコン酸化膜、シリコン
窒化膜又はこれらの積層膜等が挙げられる。不純物が含
有される絶縁膜として、PSG、BSG等が好ましい。
絶縁膜中の不純物の濃度は、例えば、1.0×1020〜
1.0×1021/cm3程度が挙げられる。また、絶縁
膜の膜厚は200〜500Å程度が挙げられる。不純物
を含有する絶縁膜は、公知の方法、例えば、原料ガスに
所望の不純物含有ガスを導入して絶縁膜を成膜する熱C
VD法、公知の方法で絶縁膜を成膜した後、雰囲気中に
不純物含有ガスを導入して熱処理に付す熱拡散法、絶縁
膜を成膜した後不純物を絶縁膜中にイオン注入する方法
等によって形成することができる。
コン膜で例示されたのと同様の方法により同様の膜厚で
形成することができる。なかでも、第2多結晶シリコン
と第1多結晶シリコンとは、同じ方法、同じ膜厚で形成
することが好ましい。なお、ここでの不純物を含有する
絶縁膜及び第2多結晶シリコン膜は、少なくとも下部電
極が形成されている領域上に形成されていればよいが、
下部電極を含む半導体基板上全面に形成されていてもよ
い。つまり、不純物を含有する絶縁膜及び第2多結晶シ
リコン膜は、まず、得られた半導体基板上全面に形成さ
れ、次いで、下部電極上に配置するキャパシタ絶縁膜及
び上部電極を形成するために所望の形状にパターニング
されるため、この工程においては、不純物を含有する絶
縁膜及び第2多結晶シリコン膜は、半導体基板上全面に
配置する形状であってもよいし、所望の形状にパターニ
ングされた後の形状であってもよい。
有する絶縁膜が、下部電極上のみならずトランジスタを
構成するゲート電極上にも配置する場合又は半導体基板
上全面に配置する場合には、下部電極上以外の領域にお
いては、あらかじめこの絶縁膜の直下に不純物拡散防止
膜を形成しておくことが好ましい。後工程において熱処
理によってこの絶縁膜から不純物を下部電極等に拡散さ
せる際に、ゲート電極にも不純物が拡散するのを防止す
るためである。この不純物拡散防止膜としては、不純物
の拡散を阻止することができ、ゲート電極上等に配置さ
れているままでも半導体装置の機能に影響を与えないよ
うな材料、膜厚のものが好ましい。例えば、シリコン酸
化膜、シリコン窒化膜又はこれらの積層膜等の絶縁膜が
挙げられる。また、膜厚は500〜1000Å程度が挙
げられる。
を熱処理して絶縁膜から不純物を下部電極及び第2多結
晶シリコン膜に拡散させる。ここでの熱処理は、絶縁膜
不純物を拡散させるものであるが、先の工程で形成され
た不純物拡散層を活性化させるために行われる熱処理を
利用するものである。熱処理の条件は、用いる絶縁膜の
材料、膜厚、絶縁膜中に含有されている不純物の種類、
量、下部電極及び第2多結晶シリコン膜の膜厚等により
適宜調整することができるが、例えば、800〜900
℃の温度範囲で、20〜40分間程度が挙げられる。こ
の熱処理によって、絶縁膜から下部電極と第2多結晶シ
リコン膜とに均一かつ対称に、不純物を拡散させること
ができる。
る絶縁膜及び第2多結晶シリコン膜が半導体基板上全面
に配置した状態で熱処理した場合には、熱処理後に、絶
縁膜及び第2多結晶シリコン膜を所望の形状にパターニ
ングすることにより、キャパシタ絶縁膜及び上部電極と
することが好ましい。これにより、MIS構造のトラン
ジスタと下部電極、キャパシタ絶縁膜及び上部電極の積
層構造からなるキャパシタとを同一半導体基板上に形成
することができる。
は、半導体基板上に形成されるトランジスタが1つの導
電型の場合について説明したが、p型及びn型双方の導
電型のトランジスタが形成される場合には、上記工程の
前、中、後に、公知の方法にしたがって必要な工程を追
加又は繰り返してもよい。また、上記(a)〜(d)の
工程に、さらに、公知の方法にしたがって、レジストパ
ターンの形成、導電膜及び絶縁膜等の形成、これら導電
膜又は絶縁膜のパターニング、熱処理、層間絶縁膜の形
成、コンタクトホールの形成、配線層の形成等の種々の
工程を組み合わせてもよい。以下、本発明の半導体装置
の製造方法の実施の形態を図面に基づいて説明する。
リコン基板101上に素子分離領域102を形成するこ
とにより素子領域を規定する。得られたシリコン基板1
01上全面に、膜厚数十Å程度のシリコン酸化膜からな
るゲート絶縁膜104、CVD法により膜厚1500〜
3000Å程度の多結晶シリコン膜を堆積する。この多
結晶シリコン膜を、図1(a)に示したように、フォト
リソグラフィ及びエッチング工程により選択的にエッチ
ングし、素子領域上にnMOSトランジスタ用のゲート
電極105、pMOSトランジスタ用のゲート電極10
6を、素子分離領域102にキャパシタの下部電極10
7を形成する。
みに開口を有するレジストマスクとゲート電極105と
をマスクとして用いて、n型不純物(リン、砒素等)
を、注入ドーズ1.0×1013〜5.0×1014/cm
2程度、注入エネルギー10〜30keV程度でイオン
注入することにより、LDD構造の低濃度不純物拡散層
108を形成し、さらにpMOSトランジスタ形成領域
のみに開口を有するレジストマスクとゲート電極106
とをマスクとして用いて、p型不純物(ボロン、BF2
等)を、注入ドーズ1.0×1013〜5.0×1013/
cm2程度、注入エネルギー5〜30keV程度でイオ
ン注入することにより、LDD構造の低濃度不純物拡散
層109を形成する。この際、同時にゲート電極にもn
型又はp型不純物がイオン注入される。その後、得られ
たシリコン基板101上全面に、膜厚1000Å程度の
シリコン酸化膜を堆積し、この酸化膜を異方性エッチン
グすることによりゲート電極105、106の側壁にサ
イドウォールスペーサ110を形成する。
OSトランジスタ形成領域のみに開口を有するレジスト
マスク(図示せず)、ゲート電極105及びサイドウォ
ールスペーサ110をマスクとして用いて、n型不純物
(砒素)を、注入ドーズ1.0×1015〜5.0×10
15/cm2程度、注入エネルギー30〜60keV程度
でイオン注入して、高濃度不純物拡散層111を形成
し、nMOSトランジスタを形成するとともに、pMO
Sトランジスタ形成領域のみに開口を有するレジストマ
スク(図示せず)、ゲート電極106及びサイドウォー
ルスペーサ110をマスクとして用いて、p型(ボロ
ン、BF2等)不純物を、注入ドーズ1.0×1015〜
5.0×1015/cm2程度、注入エネルギー30〜6
0keV程度でイオン注入して、高濃度不純物拡散層1
12を形成し、pMOSトランジスタを形成する。この
際、同時にゲート電極にもn型又はp型不純物がイオン
注入される。
コン基板101上全面に、数百Å程度のシリコン酸化膜
113を堆積し、キャパシタが形成される領域のシリコ
ン酸化膜113を選択的に除去する。ここで、シリコン
酸化膜113をnMOSトランジスタおよびpMOSト
ランジスタ上に形成するのは、後工程でキャパシタ絶縁
膜として不純物を含有する絶縁膜を堆積し、熱処理した
際に、この不純物がゲート電極に拡散するのを防止する
ためである。次いで、図1(d)に示したように、得ら
れたシリコン基板101上全面に、膜厚数百Å程度のP
SG膜(リンの膜内における濃度は1.0×1020〜1
021/cm3程度)からなるキャパシタ絶縁膜114
と、下部電極107と同じ膜厚の多結晶シリコン膜11
5をCVD法により形成する。
層111、112の活性化のために、800〜900℃
程度の温度で熱処理を行う。この熱処理により、キャパ
シタ絶縁膜114であるPSG膜から、多結晶シリコン
膜115及び下部電極107に不純物が上下対称に拡散
される。その後、図1(e)に示したように、フォトリ
ソグラフィ及びエッチング工程によって、多結晶シリコ
ン膜115とキャパシタ絶縁膜114とをパターニング
し、キャパシタの上部電極116を形成し、キャパシタ
を完成する。続いて、得られたシリコン基板101上全
面に層間絶縁膜117を形成し、この層間絶縁膜117
にコンタクトホールを形成し、導電膜を埋め込むことに
よりゲート電極105、106、ソース/ドレイン領
域、上部電極116及び下部電極107に対して配線1
18を接続する。
ば、下部電極と上部電極との間に挟持されたキャパシタ
絶縁膜から熱処理によって不純物を拡散させるため、不
純物が上部電極及び下部電極内において対称に導入する
ことができるとともに、電極形成のための多結晶シリコ
ン膜の成膜時の膜厚のばらつきに影響されずに上部電極
及び下部電極内において均等に不純物を拡散させること
ができる。よって、上部電極と下部電極との不純物濃度
の差が小さい、つまり電圧依存性の小さいキャパシタを
形成することができる。しかも、キャパシタ絶縁膜から
不純物を拡散させる工程は、トランジスタの不純物拡散
層の活性化のために行われる熱処理を利用するため、煩
雑な工程を追加することなく、キャパシタとトランジス
タとが同一基板上に形成された半導体装置を製造するこ
とができる。
説明するための要部の概略断面製造工程図である。
明するための要部の概略断面製造工程図である。
Claims (2)
- 【請求項1】 (a)半導体基板上に第1多結晶シリコ
ン膜を形成し、該第1多結晶シリコン膜をパターニング
してトランジスタのゲート電極とキャパシタの下部電極
とを形成し、 (b)前記半導体基板に不純物拡散層を形成し、 (c)前記下部電極上に、多結晶シリコン膜に導電性を
付与しうる不純物を含有する絶縁膜及び上部電極となる
第2多結晶シリコン膜を形成し、 (d)得られた半導体基板を熱処理して前記絶縁膜から
不純物を前記下部電極及び第2多結晶シリコン膜に拡散
させてMIS構造のトランジスタと下部電極、キャパシ
タ絶縁膜及び上部電極の積層構造からなるキャパシタと
を同一半導体基板上に形成することからなる半導体装置
の製造方法。 - 【請求項2】 不純物を含有する絶縁膜がPSG膜又は
BSG膜である請求項1に記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000041278A JP3507750B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000041278A JP3507750B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230378A JP2001230378A (ja) | 2001-08-24 |
JP3507750B2 true JP3507750B2 (ja) | 2004-03-15 |
Family
ID=18564538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000041278A Expired - Fee Related JP3507750B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3507750B2 (ja) |
-
2000
- 2000-02-18 JP JP2000041278A patent/JP3507750B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001230378A (ja) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218710B1 (en) | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation | |
JP2605008B2 (ja) | 半導体装置の製造方法 | |
US7348636B2 (en) | CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof | |
JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
JP3510924B2 (ja) | Mosトランジスタの製造方法 | |
US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
US5731240A (en) | Manufacturing method for semiconductor depositing device | |
US4640000A (en) | Method of manufacturing semiconductor device | |
KR20010093055A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
JP3507750B2 (ja) | 半導体装置の製造方法 | |
JPH0831931A (ja) | 半導体装置およびその製造方法 | |
JPH04258160A (ja) | 半導体装置 | |
JP2931243B2 (ja) | 半導体素子の製造方法 | |
JPH10189765A (ja) | 半導体装置の製造方法 | |
JP2919690B2 (ja) | 半導体装置の製造方法 | |
JPS62285468A (ja) | Ldd電界効果トランジスタの製造方法 | |
JP2000200903A (ja) | 半導体装置の製造方法 | |
KR0151081B1 (ko) | 반도체 장치의 제조방법 | |
JP2818060B2 (ja) | 半導体装置の製造方法 | |
JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
JPH05343419A (ja) | 半導体装置 | |
JP3400326B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |