JP5435720B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5435720B2
JP5435720B2 JP2009289041A JP2009289041A JP5435720B2 JP 5435720 B2 JP5435720 B2 JP 5435720B2 JP 2009289041 A JP2009289041 A JP 2009289041A JP 2009289041 A JP2009289041 A JP 2009289041A JP 5435720 B2 JP5435720 B2 JP 5435720B2
Authority
JP
Japan
Prior art keywords
gate electrode
region
semiconductor device
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009289041A
Other languages
English (en)
Other versions
JP2011129811A5 (ja
JP2011129811A (ja
Inventor
裕一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009289041A priority Critical patent/JP5435720B2/ja
Priority to PCT/JP2010/004887 priority patent/WO2011077606A1/ja
Publication of JP2011129811A publication Critical patent/JP2011129811A/ja
Publication of JP2011129811A5 publication Critical patent/JP2011129811A5/ja
Priority to US13/399,004 priority patent/US20120161245A1/en
Application granted granted Critical
Publication of JP5435720B2 publication Critical patent/JP5435720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置とその製造方法に関し、特に、異なる閾値電圧を有する複数の電界効果型トランジスタ（Field Effect Transistor，FET）を備えた半導体装置とその製造方法に関する。
近年、半導体装置の高集積化を実現するために、個々の半導体素子の微細化が行なわれてきている。微細化が進むに連れて、異なる閾値電圧を有する複数の電界効果トランジスタ（以下、単にトランジスタと呼ぶことがある）を備える半導体装置（例えばｅＳＲＡＭ（embedded Static Random Access Memory））において、それぞれのトランジスタの閾値電圧を同時に最適化することが困難になってきている。
そこで、同一基板上に閾値電圧の異なる複数のトランジスタを含む半導体装置において、それぞれの閾値電圧の調整方法が種々提案されている。その一つについて、以下に説明する。
図５（ａ）〜（ｃ）は、互いに閾値電圧の異なる低閾値電圧（Ｌｖｔ）トランジスタ及び高閾値電圧（Ｈｖｔ）トランジスタを形成する工程を示す図である。これらの図に示すように、半導体基板１０１の表面部が素子分離であるＳＴＩ（Shallow Trench Isolation）１０２により区画され、Ｌｖｔトランジスタ形成領域ＲＬと、Ｈｖｔトランジスタ形成領域ＲＨとが設けられている。
まず、図５（ａ）に示すように、Ｈｖｔトランジスタ形成領域ＲＨを覆うレジスト１０３を形成し、該レジスト１０３をマスクとしてＬｖｔトランジスタ形成領域ＲＬに対してチャネル注入を行なう。これにより、Ｌｖｔトランジスタ形成領域ＲＬの活性領域にチャネル層１０４Ｌが形成される。この後、レジスト１０３を除去する。
次に、図５（ｂ）に示すように、Ｌｖｔトランジスタ形成領域ＲＬを覆うレジスト１０５を形成し、該レジスト１０５をマスクとしてＨｖｔトランジスタ形成領域ＲＨに対してチャネル注入を行なう。これにより、Ｈｖｔトランジスタ形成領域ＲＨの活性領域にチャネル層１０４Ｈが形成される。この後、レジスト１０５を除去する。
図５（ｂ）の工程の後、図５（ｃ）のように、ゲート絶縁膜１０６、ゲート電極１０７及びサイドウォールスペーサー１０８を含むゲート構造１０９を形成する。更に、ゲート構造１０９をマスクとして不純物注入を行ない、ゲート構造１０９の両側にエクステンション領域１１０及びその下方を覆うハロー領域１１１とを形成する。図示は省略するが、この後、ソース／ドレイン領域等の形成も行なわれる。
以上のように、Ｌｖｔトランジスタ形成領域ＲＬとＨｖｔトランジスタ形成領域ＲＨとに対して別々にチャネル注入を行なうことにより、それぞれのチャネル層１０４Ｌ及び１０４Ｈの不純物の濃度、種類を個別に設定することができる。この結果、Ｌｖｔトランジスタ及びＨｖｔトランジスタの両方について、閾値電圧を個別に設定することができる。
特開２００７−２８１０２７号公報
しかしながら、チャネル層の不純物について設定するだけでは、Ｌｖｔトランジスタ及びＨｖｔトランジスタのそれぞれの性能向上に限度がある。これに対し、チャネル注入に加えて、エクステンション注入についてもトランジスタの種類毎に個別に行なうことは可能である。しかし、そのためにはマスク工程、注入工程をそれぞれ個別に行なうことを要し、製造工程が長くなってしまう。
以上に鑑み、本発明の目的は、閾値電圧の異なる複数のトランジスタを備える半導体装置及びその製造方法において、マスク工程の増加を抑えながら、それぞれのトランジスタの性能を向上することである。
前記の目的を達成するため、本開示の半導体装置は、基板上に、同一の導電型である第１電界効果型トランジスタ及び第２電界効果型トランジスタが形成され、第１電界効果型トランジスタは、基板における第１活性領域上に形成された第１ゲート電極と、第１ゲート電極の側方に形成された堆積絶縁膜からなる第１サイドウォールスペーサーと、第１活性領域における第１ゲート電極下方を挟む両側に形成された第１導電型の第１エクステンション領域とを備え、第２電界効果型トランジスタは、基板における第２活性領域上に形成された第２ゲート電極と、第２ゲート電極の側方に形成された堆積絶縁膜からなる第２サイドウォールスペーサーと、第２活性領域における第２ゲート電極下方を挟む両側に形成された第１導電型の第２エクステンション領域とを備え、第２電界効果型トランジスタは、第１電界効果型トランジスタよりも閾値電圧が高く、第１エクステンション領域と第１ゲート電極とが重なるゲート長方向の長さは、第２エクステンション領域と第２ゲート電極とが重なるゲート長方向の長さよりも長く、第１ゲート電極と第１サイドウォールスペーサーとの間の距離は、第２ゲート電極と第２サイドウォールスペーサーとの間の距離よりも短い。
このような半導体装置によると、エクステンション領域がゲート電極と重なっている部分のゲート長方向の長さの違いにより、第１電界効果型トランジスタと第２電界効果型トランジスタとでは実効的なゲート長（それぞれゲート電極の両側に設けられているエクステンション領域間の距離）が異なる。このことから、第１電界効果型トランジスタの閾値電圧は、第２電界効果型トランジスタの閾値電圧よりも低くなっている。また、後に説明する通り、共通のマスクを用いた不純物注入によって第１エクステンション領域と第２エクステンション領域を形成することができ、マスク工程の増加を避けることができる。
尚、第１サイドウォールスペーサーと、第１ゲート電極との間に、第１オフセットスペーサーが設けられ、第２サイドウォールスペーサーと、第２ゲート電極との間に、第１のオフセットスペーサーよりも厚い第２オフセットスペーサー設けられていることが好ましい。
ゲート電極とサイドウォールスペーサーとの間の距離の差（第１電界効果型トランジスタにおいて、第２電界効果型トランジスタにおけるよりも短い）を実現するために、このようにしても良い。
ここで、記第１オフセットスペーサー及び第２オフセットスペーサーのうちの少なくとも第２オフセットスペーサーは、２層以上の積層構造であり、第２オフセットスペーサーの積層数は、第１オフセットスペーサーの積層数よりも多いことが好ましい。
第２オフセットスペーサーを第１オフセットスペーサーよりも厚くするために、このようにしてもよい。この場合、第１オフセットスペーサーについては単層構造であっても良い。
また、第１サイドウォールスペーサーは、第１ゲート電極の側壁に接しており、第２サイドウォールスペーサーと、第２ゲート電極との間に、オフセットスペーサーが設けられていることが好ましい。
ゲート電極とサイドウォールスペーサーとの間の距離の差を実現するために、このようにすることもできる。
また、第１エクステンション領域と第１ゲート電極とが重なるゲート長方向の長さは、第２エクステンション領域と第２ゲート電極とが重なるゲート長方向の長さよりも所定の距離だけ長いことが好ましい。
また、第１ゲート電極と第１サイドウォールスペーサーとの間の距離は、第２ゲート電極と第２サイドウォールスペーサーとの間の距離よりも所定の距離だけ短いことが好ましい。
また、所定の距離は、第１電界効果型トランジスタの閾値電圧と第２電界効果型トランジスタの閾値電圧との違いによって設定されていることが好ましい。
それぞれ所定の距離の差により、電界効果型トランジスタ毎に実効的なゲート長の差が生じ、該ゲート長の差に依存して、閾値電圧の差が生じる。よって、望ましい閾値電圧の差に合わせて、前記所定の距離を設定する。
所定の距離は、２ｎｍ以上で且つ４ｎｍ以下であってもよい。具体例の１つとして、このようにしても良い。
また、第１ゲート電極のゲート長方向の寸法と、第２ゲート電極のゲート長方向の寸法とは実質的に同一寸法に形成されていることことが好ましい。
ここで、実質的に同一寸法とは、設計寸法が同じであり、製造過程において生じるバラツキは含むことを意味する。
また、第１ゲート電極の下方における第１エクステンション領域間の距離は、第２ゲート電極の下方における第２エクステンション領域間の距離よりも短いことが好ましい。
ゲート電極自体の寸法が同じであっても、前記のようなエクステンション領域の構成の違いにより、それぞれの電界効果型トランジスタにおける実効的なゲート長に違いを設けることができる。
また、第１エクステンション領域と基板との間に設けられた第２導電型の第１ハロー領域と、第２エクステンション領域と基板との間に設けられた第２導電型の第２ハロー領域とを更に備えることが好ましい。
また、第１活性領域における第１ゲート電極から見て第１エクステンション領域の外側に形成された第１導電型の第１ソース／ドレイン領域と、第２活性領域における第２ゲート電極から見て第２エクステンション領域の外側に形成された第１導電型の第２ソース／ドレイン領域とを備えることが好ましい。
半導体装置として、これらの構成要素備えていても良い。
次に、前記の目的を達成するため、第１ゲート電極を含む第１電界効果型トランジスタ及び第２ゲート電極を含む第２電界効果型トランジスタを備える本開示の第１の半導体装置の製造方法は、基板における第１活性領域上に第１ゲート電極を形成すると共に、基板における第２活性領域上に第２ゲート電極を形成する工程（ａ）と、第１ゲート電極の側壁に第１オフセットスペーサーを堆積法を用いて形成すると共に、第２ゲート電極の側壁に、第１オフセットスペーサーよりも厚さの厚い第２オフセットスペーサーを堆積法を用いて形成する工程（ｂ）と、工程（ｂ）の後に、第１ゲート電極及び第１オフセットスペーサーをマスクとして第１活性領域に対して第１の不純物注入を行ない、第１活性領域における第１ゲート電極の両側に第１導電型の第１エクステンション領域を形成すると共に、第２ゲート電極及び第２オフセットスペーサーをマスクとして第２活性領域に対して第１の不純物注入を行ない、第２活性領域における第２ゲート電極の両側に第１導電型の第２エクステンション領域を形成する工程（ｃ）とを備える。
第１の半導体装置の製造方法において、同じ工程（ｃ）にて不純物注入を行なうため、オフセットスペーサーの端からゲート電極の側にエクステンション領域が延びる距離は、第１電界効果型トランジスタ及び第２電界効果型トランジスタのどちらにおいても同じである。しかし、第１オフセットスペーサーよりも第２オフセットスペーサーの方が厚さが厚いので、第１エクステンション領域と第１ゲート電極とが重なるゲート長方向の長さは、第２エクステンション領域と第２ゲート電極とが重なるゲート長方向の長さよりも長くなる。この結果、第２電界効果型トランジスタの閾値電圧は、第１電界効果型トランジスタの閾値電圧よりも高くなる。
このように、同じ不純物注入工程を利用し、マスク工程を増加させることなく、閾値電圧の異なる複数の電界効果型トランジスタを形成することができる。
尚、第１オフセットスペーサー及び第２オフセットスペーサーのうちの少なくとも第２オフセットスペーサーは、２層以上の積層構造であり、第２オフセットスペーサーの積層数は、第１オフセットスペーサーの積層数よりも多いことが好ましい。
第２オフセットスペーサーを第１オフセットスペーサーよりも厚くするために、このようにしてもよい。
次に、前記目的を達成するため、第１ゲート電極を含む第１電界効果型トランジスタ及び第２ゲート電極を含む第２電界効果型トランジスタを備える本開示の第２の半導体装置の製造方法は、基板における第１活性領域上に第１ゲート電極を形成すると共に、基板における第２活性領域上に第２ゲート電極を形成する工程（ａ）と、第２ゲート電極の側壁にオフセットスペーサーを堆積法を用いて形成する工程（ｂ）と、工程（ｂ）の後に、第１ゲート電極をマスクとして第１活性領域に対して第１の不純物注入を行ない、第１活性領域における第１ゲート電極の両側に第１導電型の第１エクステンション領域を形成すると共に、第２ゲート電極及びオフセットスペーサーをマスクとして第２活性領域に対して第１の不純物注入を行ない、第２活性領域における第２ゲート電極の両側に第１導電型の第２エクステンション領域を形成する工程（ｃ）とを備え、工程（ｃ）において、第１ゲート電極の側壁にオフセットスペーサーが形成されていない状態で第１の不純物注入を行なう。
第２の半導体装置の製造方法においても、同じ工程（ｃ）にて不純物注入を行なう。ここで、第２ゲート電極の側壁にはオフセットスペーサーが設けられ、第１ゲート電極の側壁にはオフセットスペーサーが設けられないため、第１エクステンション領域と第１ゲート電極とが重なるゲート長方向の長さは、第２エクステンション領域と第２ゲート電極とが重なるゲート長方向の長さよりも長くなる。このように、同じ不純物注入工程を利用し、マスク工程を増加させることなく、閾値電圧の異なる複数の電界効果型トランジスタを形成することができる。
また、第１及び第２の半導体装置の製造方法において、工程（ｃ）の後に、第１ゲート電極及び第２ゲート電極の側方にそれぞれ第１サイドウォールスペーサー及び第２サイドウォールスペーサーを形成した後、第１活性領域及び第２活性領域に対して第２の不純物注入を行なうことにより、第１活性領域における第１ゲート電極から見て第１サイドウォールスペーサーの外側に第１導電型の第１ソース／ドレイン領域を形成すると共に、第２活性領域における第２ゲート電極から見て第２サイドウォールスペーサーの外側に第１導電型の第２ソース／ドレイン領域を形成しても良い。
このようにして、第１電界効果型トランジスタ及び第２電界効果型トランジスタについて、ソース／ドレイン領域を形成することができる。
本開示の半導体装置及びその製造方法によると、同じ不純物注入により、複数の電界効果型トランジスタにおける実効的なゲート長を互いに異なるようにすることができる。このことから、マスク工程の増加を避けながら、互いに異なる閾値電圧を有する複数の電界効果型トランジスタを形成することができる。
図１（ａ）〜（ｃ）は、本開示の第１の実施形態に係る例示的半導体装置とその製造方法を模式的に示す図である。 図２（ａ）〜（ｃ）は、図１（ｃ）に続いて、本開示の第１の実施形態に係る例示的半導体装置とその製造方法を模式的に示す図である。 図３（ａ）〜（ｃ）は、本開示の第２の実施形態に係る例示的半導体装置とその製造方法を模式的に示す図である。 図４（ａ）〜（ｃ）は、図３（ｃ）に続いて、本開示の第２の実施形態に係る例示的半導体装置とその製造方法を模式的に示す図である。 図５（ａ）〜（ｃ）は、背景技術の半導体装置の製造方法について示す図である。
（第１の実施形態）
以下、本発明の第１の実施形態の半導体装置とその製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は、本実施形態の例示的半導体装置１０の構造及びその製造方法について模式的に示す図である。図２（ｃ）に示すように、半導体装置１０は、シリコンからなる半導体基板等である基板１を用いて形成されている。基板１の表面部は、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法やＳＴＩ（Shallow Trench Isolation）法により形成されたシリコン酸化膜からなる素子分離領域２によって基板１からなる活性領域が区画されている。図２（ｃ）には、閾値電圧の低い電界効果型トランジスタ（以下、Ｌｖｔトランジスタと呼ぶ）が形成されたＬｖｔトランジスタ領域ＲＬと、Ｌｖｔトランジスタに比べて閾値電圧の高い電界効果型トランジスタ（以下、Ｈｖｔトランジスタと呼ぶ）が形成されたＨｖｔトランジスタ領域ＲＨとが示されている。尚、本実施形態では、Ｌｖｔトランジスタ及びＨｖｔトランジスタとして、Ｎ型ＦＥＴを用いて説明する。
Ｌｖｔトランジスタ領域ＲＬにおいて、Ｐ型の基板１における素子分離領域２に囲まれた活性領域１Ｌ上に、ゲート絶縁膜１２Ｌを介してゲート電極１３Ｌが形成されている。ゲート電極１３Ｌの側壁には、オフセットスペーサー１４Ｌを介してサイドウォールスペーサー１５Ｌが形成されている。また、活性領域１Ｌにおけるゲート電極１３Ｌの両側方（サイドウォールスペーサー１５Ｌの外側方）に、Ｎ型のソース／ドレイン領域１６Ｌ（ソース領域及びドレイン領域をまとめてこのように呼ぶ）が形成されている。更に、ソース／ドレイン領域１６Ｌよりも内側（ゲート電極１３Ｌ側）に、Ｎ型のエクステンション領域１７Ｌが、活性領域１Ｌにおけるゲート電極１３Ｌ下方のチャネル形成領域を挟んで両側に形成されている。エクステンション領域１７Ｌは、ゲート電極１３Ｌの両側方から一部がゲート電極１３Ｌの下方にまで延びている。エクステンション領域１７Ｌと基板１との間に、エクステンション領域１７Ｌとは導電型が異なるＰ型のハロー領域１８Ｌが形成されている。ハロー領域１８Ｌは、エクステンション領域１７Ｌの底面及び側面（ソース／ドレイン領域１６Ｌに接続している側面は除く）を覆うように形成されている。
ゲート絶縁膜１２Ｌ、ゲート電極１３Ｌ、オフセットスペーサー１４Ｌ及びサイドウォールスペーサー１５Ｌにより、Ｌｖｔトランジスタのゲート構造１１Ｌが構成されている。
次に、Ｈｖｔトランジスタ領域ＲＨには、Ｌｖｔトランジスタ領域ＲＬのＬｖｔトランジスタと類似した構造のＨｖｔトランジスタが形成されている。具体的に、Ｐ型の基板１における素子分離領域２に囲まれた活性領域１Ｈ上に、ゲート絶縁膜１２Ｈを介してゲート電極１３Ｈが形成されている。ゲート電極１３Ｈの側壁には、オフセットスペーサー１４Ｈを介してサイドウォールスペーサー１５Ｈが形成されている。また、活性領域１Ｈにおけるゲート電極１３Ｈの両側方にＮ型のソース／ドレイン領域１６Ｈが形成され、その内側に一部がゲート電極１３Ｈの下方にまで延びたＮ型のエクステンション領域１７Ｈが形成されている。エクステンション領域１７Ｈと基板１との間には、エクステンション領域１７Ｈとは導電型が異なるＰ型のハロー領域１８Ｈが形成されている。ハロー領域１８Ｈは、エクステンション領域１７Ｈの底面及び側面（ソース／ドレイン領域１６Ｈに接続している側面は除く）を覆うように形成されている。
ゲート絶縁膜１２Ｈ、ゲート電極１３Ｈ、オフセットスペーサー１４Ｈ及びサイドウォールスペーサー１５Ｈにより、Ｈｖｔトランジスタのゲート構造１１Ｈが構成されている。
ここで、Ｈｖｔトランジスタにおけるオフセットスペーサー１４Ｈは、ゲート電極１３Ｈの側壁に接する断面形状がＬ字状の第一層１４ＨＡと、該第一層１４ＨＡに積層する第二層１４ＨＢとからなる２層の積層構造であり、２層合わせた厚さは、Ｌｖｔトランジスタにおける一層構造のオフセットスペーサー１４Ｌよりも厚くなっている。
また、Ｌｖｔトランジスタにおいてゲート電極１３Ｌの下方に延びている部分のエクステンション領域１７Ｌの長さ（ゲート電極１３Ｌとのオーバーラップ量）をＤＬとし、Ｈｖｔトランジスタにおいてゲート電極１３Ｈの下方に延びている部分のエクステンション領域１７Ｈの長さをＤＨとすると、ＤＬはＤＨよりも長い。言い換えると、ゲート電極１３Ｌとエクステンション領域１７Ｌとが重なる長さＤＬは、ゲート電極１３Ｈとエクステンション領域１７Ｈとが重なる長さＤＨよりも長い。また、Ｌｖｔトランジスタにおけるエクステンション領域１７Ｌは、Ｈｖｔトランジスタにおけるエクステンション領域１７Ｈに比べると、よりゲート電極の内側にまで延びていることになる。
ここで、ゲート電極１３Ｌのゲート長方向の寸法とゲート電極１３Ｈのゲート長方向の寸法とは、実質的に同一寸法である。実質的に同一寸法とは、設計寸法が同じであり、製造過程において生じるバラツキは含むことを意味する。
このことから、Ｌｖｔトランジスタのゲート電極１３Ｌ下方におけるエクステンション領域１７Ｌ間の距離（実効的なゲート長）は、Ｈｖｔトランジスタのゲート電極１３Ｈ下方におけるエクステンション領域１７Ｈ間の距離よりも短くなっている。
このようにすることによって、Ｌｖｔトランジスタの閾値電圧は、Ｈｖｔトランジスタの閾値電圧に比べて低くなっている。
オーバーラップ量ＤＬとオーバーラップ量ＤＨとの違いは、オフセットスペーサー１４Ｌの厚さとオフセットスペーサー１４Ｈの厚さの違いによって実現されている。
Ｌｖｔトランジスタ領域ＲＬに形成されるＬｖｔトランジスタは、オフリーク電流の低減よりも動作の高速性等を重視する（ＧＩＤＬ、ＢＴＢＴ等を無視できる）トランジスタである。そこで、オーバーラップ量ＤＬが十分に長くなるように、オフセットスペーサー１４Ｌは薄く設定され、閾値電圧が低くなっている。
これに対し、Ｈｖｔトランジスタ領域ＲＨに形成されるＨｖｔトランジスタは、Ｌｖｔトランジスタに比べてオフリーク電流の低減を重視する（ＧＩＤＬ、ＢＴＢＴ等を無視できない）トランジスタである。そこで、オーバーラップ量ＤＨを（オーバーラップ量ＤＬに比べて）短くするために、オフセットスペーサー１４Ｈがオフセットスペーサー１４Ｌよりも厚く設定されている。但し、エクステンション領域１７Ｈがゲート電極１３Ｈに対してオフセットする（ゲート電極１３Ｈの下方に入り込まない配置になる）ことは無いようにする。
以上のように、オフセットスペーサーの厚さをそれぞれ設定することにより、エクステンション領域とゲート電極とのオーバーラップ量を決定し、それぞれのトランジスタの閾値電圧を設定することができる。
次に、図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）を参照して、半導体装置１０の製造方法について説明する。
図１（ａ）には、ゲート電極の形成まで行なわれた状態が示されている。まず、Ｐ型の単結晶シリコンからなる半導体基板、Ｐ型ウェル領域が形成された単結晶シリコンからなる半導体基板等であるＰ型の基板１に、例えばＰ型不純物であるＢ（ホウ素）イオン等を注入する。これは、基板１表面のチャネル形成領域に注入するための所定の条件により行なう。その後、熱処理により、Ｐ型チャネル拡散層を形成する（図示省略）。
次に、閾値電圧の低い電界効果型トランジスタを形成するＬｖｔトランジスタ領域ＲＬと、閾値電圧の高い電界効果型トランジスタを形成するＨｖｔトランジスタ領域ＲＨとを定めて、基板１のチャネル形成領域を局所的に露出させる。このためには、基板１の表面部にＬＯＣＯＳ法、ＳＴＩ法等による素子分離領域２を形成する。これにより、素子分離領域２によって囲まれた基板１からなる活性領域１Ｌ及び活性領域１Ｈがそれぞれ形成される。
次に、基板１上を覆うように、ゲート絶縁膜１２Ｌ及び１２Ｈとなる絶縁膜を形成し、更にその上に、ゲート電極１３Ｌ及び１３Ｈとなる電極材料層を形成する。
絶縁膜は、ＳｉＯ2 、ＳｉＯＮ、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＯ2 等の単層膜又は積層膜とすることができる。形成には、熱酸化法、物理的気相蒸着法（以下、ＰＶＤ（Physical Vapor Deposition）法と呼ぶ）、化学的気相蒸着法（以下、ＣＶＤ（Chemical Vapor Deposition）法と呼ぶ）等を用いることができる。
また、電極材料層は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ａｌ、ＴｉＡｌ等の金属材料の単層構造又はこれらの積層構造であってもよい。更に、前述のいずれかの金属材料からなる金属層と、該金属層上に形成されたＳｉ層又はＳｉを含む材料からなるＳｉ含有層との積層構造であっても良い。これらの層の形成には、ＰＶＤ法、ＣＶＤ法、スパッタ法等を用いることができる。
次に、電極材料層上にレジスト材料を塗布した後、Ｌｖｔトランジスタ領域ＲＬのゲート電極１３Ｌ及びＨｖｔトランジスタ領域ＲＨのゲート電極１３Ｈの形成位置に対応するようにパターニングして、レジスト２０を形成する。続いて、レジスト２０をマスクとして前記電極材料層及び絶縁膜をエッチングすることにより、Ｌｖｔトランジスタ領域ＲＬにおける活性領域１Ｌ上にゲート絶縁膜１２Ｌ及びゲート電極１３Ｌを形成する一方、Ｈｖｔトランジスタ領域ＲＨにおける活性領域１Ｈ上にゲート絶縁膜１２Ｈ及びゲート電極１３Ｈを形成する。この後、レジスト２０を除去する。
次に、図１（ｂ）の工程を行なう。まず、基板１上の全面に、ゲート電極１３Ｌ及び１３Ｈの上面及び側面を覆うように、オフセットスペーサーとなる絶縁膜を形成する。具体例としては、ＳｉＮ膜からなる絶縁膜１４Ａを２ｎｍ〜１０ｎｍの膜厚に堆積した後、該絶縁膜１４Ａを覆うように、ＳｉＯ2 膜からなる絶縁膜１４Ｂを２ｎｍ〜１０ｎｍの膜厚に堆積する。形成方法としては、ＣＶＤ法等を用いればよい。また、ここでは絶縁膜１４ＡをＳｉＮ膜、絶縁膜１４ＢをＳｉＯ2 膜としているが、これらの材料を逆にしても構わない。また、絶縁膜１４Ａに対して絶縁膜１４Ｂを選択的に除去することが可能であれば、それぞれ他の材料を用いることも可能である。
次に、図１（ｃ）の工程を行なう。まず、基板１上の全面にレジスト材料を塗布し、続いてＨｖｔトランジスタ領域ＲＨのみがマスクされるようにパターニングして、レジスト２１を形成する。その後、レジスト２１をマスクとしてウェットエッチングを行ない、Ｌｖｔトランジスタ領域ＲＬにおける絶縁膜１４Ｂのみを選択的に除去する。その後、レジスト２１を除去する。これにより、活性領域１Ｌ上の絶縁膜１４Ｂは除去されて絶縁膜１４Ａのみが残存し、活性領域１Ｈ上には絶縁膜１４Ａ及び絶縁膜１４Ｂが共に残存した状態となる。
次に、図２（ａ）に示すように、異方性エッチングを行なって絶縁膜１４Ａ及び絶縁膜１４Ｂを全面エッチバックし、ゲート電極の側壁を覆う部分のみを残して他の部分を除去することにより、オフセットスペーサーを形成する。より具体的に、Ｌｖｔトランジスタ領域ＲＬのゲート電極１３Ｌの側方に、絶縁膜１４Ａから一層構造のオフセットスペーサー１４Ｌを形成する。また、Ｈｖｔトランジスタ領域ＲＨのゲート電極１３Ｈの側方に、絶縁膜１４Ａからなる断面形状がＬ字状の第一層１４ＨＡと、該第一層１４ＨＡ上に形成された第二層１４ＨＢとからなる２層構造のオフセットスペーサー１４Ｈを形成する。
Ｈｖｔトランジスタ領域ＲＨのオフセットスペーサー１４Ｈは、Ｌｖｔトランジスタ領域ＲＬのオフセットスペーサー１４Ｌと同じ絶縁膜１４Ａからなる第一層１４ＨＡに、第二層１４ＨＢが積層された構造であるから、オフセットスペーサー１４Ｌよりも第二層１４ＨＢの膜厚分だけ厚さが厚くなっている。
次に、図２（ｂ）に示すように、エクステンション領域及びハロー領域の形成を行なう。
まず、エクステンション注入として、Ｎ型不純物であるＡｓ又はＰをイオン注入する。注入の条件としては、例えば、注入イオンがＡｓの場合、注入エネルギーを２ｋｅＶ、ドーズ量を１〜２×１０15／ｃｍ2 、注入角度を０°（基板１の主面の法線に対して成す角が０°）とする。
この際、Ｌｖｔトランジスタ領域ＲＬにおいては、ゲート電極１３Ｌとオフセットスペーサー１４Ｌとがマスクとなって、活性領域１Ｌに、Ｎ型のエクステンション領域１７Ｌが、ゲート電極１３Ｌの下方にオーバーラップ量ＤＬだけ重なるように形成される。
また、Ｈｖｔトランジスタ領域ＲＨにおいては、ゲート電極１３Ｈと、Ｌｖｔトランジスタ領域ＲＬにおけるオフセットスペーサー１４Ｌよりも厚いオフセットスペーサー１４Ｈとがマスクとなって、活性領域１Ｈに、Ｎ型のエクステンション領域１７Ｈが、ゲート電極１３Ｈの下方にオーバーラップ量ＤＨだけ重なるように形成される。
オフセットスペーサー１４Ｌの方がオフセットスペーサー１４Ｈよりも厚さが薄いので、Ｌｖｔトランジスタ領域ＲＬ及びＨｖｔトランジスタ領域ＲＨに対して同様にエクステンション注入を行なったとしても、オーバーラップ量ＤＬがオーバーラップ量ＤＨよりも長くなる。よって、実効的なゲート長に差を設けることを目的として、Ｌｖｔトランジスタ領域ＲＬ及びＨｖｔトランジスタ領域ＲＨに対して別々にエクステンション注入を行なうことは不要になっている。このことから、マスク工程を増加させることなく、互いに閾値電圧の異なる複数の電界効果型トランジスタを同一基板上に設けることができる。
この後、エクステンション領域１７Ｌ及び１７Ｈの下方をそれぞれ覆い、基板１との間に位置するＰ型のハロー領域１８Ｌ及び１８Ｈを形成する。このためには、Ｐ型不純物としてＢ、ＢＦ2 又はＩｎをイオン注入する。注入の条件としては、例えば、注入イオンがＢの場合、注入エネルギーを５〜１０ｋｅＶ、ドーズ量を１〜４×１０13／ｃｍ2 、注入角度を１５〜３８°とする。
ここで、Ｌｖｔトランジスタ領域ＲＬのオフセットスペーサー１４Ｌの厚さと、Ｈｖｔトランジスタ領域ＲＨのオフセットスペーサー１４Ｈの厚さとの差について説明する。
半導体装置１０において、閾値電圧の低いＬｖｔトランジスタと、閾値電圧の高いＨｖｔトランジスタとの閾値電圧の差は、Ｌｖｔトランジスタ及びＨｖｔトランジスタの実効的なゲート長（ゲート電極下方におけるエクステンション領域間の距離）の違いによって実現する。実効的なゲート長の差は、オーバーラップ量ＤＬとＤＨとの差によって決まるので、必要なゲート長の差に応じて、オフセットスペーサーの厚さの差を設定する。
具体的に、閾値電圧の低いＬｖｔトランジスタと、閾値電圧の高いＨｖｔトランジスタとの閾値電圧の差は、例えば、５０〜１００ｍＶ程度とすることが望ましい。また、実効的なゲート長が８ｎｍ変動すると、閾値電圧は１００ｍＶ変動するものとする。このような場合、実効的なゲート長に４ｎｍ〜８ｎｍの差が出るように、オフセットスペーサーの厚さについても、ゲート電極の両側でそれぞれ２ｎｍ〜４ｎｍ（合わせて４ｎｍ〜８ｎｍ）の差を設ける。つまり、Ｈｖｔトランジスタ領域ＲＨのオフセットスペーサー１４Ｈについて、Ｌｖｔトランジスタ領域ＲＬのオフセットスペーサー１４Ｌに比べ、２ｎｍ〜４ｎｍ厚く設定する。言い換えれば、オフセットスペーサー１４Ｈにおける第二層１４ＨＢの膜厚を２ｎｍ〜４ｎｍにすれば良い。
これにより、オーバーラップ量ＤＨは、ゲート電極１３Ｈの両側において２ｎｍ〜４ｎｍ（オーバーラップ量ＤＬよりも）大きくなり、実効的なゲート長の差を４ｎｍ〜８ｎｍとすることができる。
尚、以上の数値は、ゲート電極１３Ｌ及び１３Ｈ自体のゲート長方向の寸法が４０ｎｍ程度であるときに望ましい一例であるが、これには限らない。ゲート電極の寸法、各種の不純物領域（エクステンション領域、ソース／ドレイン領域等）の濃度、望ましい閾値電圧の差等に基づいて設定することができる。
この後、図２（ｃ）に示すように、サイドウォールスペーサーと、ソース／ドレイン領域とを形成する。
まず、ゲート電極１３Ｌ、ゲート電極１３Ｈ等を覆うように、基板１上に、ＳｉＯ2 膜、ＳｉＮ膜又はＳｉＯＮ膜の単層膜、あるいはこれらの積層膜からなる絶縁膜を形成する。次に、該絶縁膜に対して異方性ドライエッチングを行ない、ゲート電極１３Ｌ及びゲート電極１３Ｈの側方の部分を残して他の部分を除去する。このようにして、ゲート電極１３Ｌの側方にオフセットスペーサー１４Ｌを介してサイドウォールスペーサー１５Ｌを形成する一方、ゲート電極１３Ｈの側方にオフセットスペーサー１４Ｈを介してサイドウォールスペーサー１５Ｈを形成する。この結果、ゲート電極１３Ｌとサイドウォールスペーサー１５Ｌとの間の距離は、ゲート電極１３Ｈとサイドウォールスペーサー１５Ｈとの間の距離よりも短くなる。
これまでの工程により、Ｌｖｔトランジスタ領域ＲＬにはゲート構造１１Ｌ、Ｈｖｔトランジスタ領域ＲＨにはゲート構造１１Ｈが構成される。
続いて、ゲート構造１１Ｌ及びゲート構造１１Ｈをマスクとして、活性領域１Ｌ及び活性領域１Ｈに、Ａｓ等のＮ型不純物をイオン注入することにより、ゲート構造１１Ｌ及びゲート構造１１Ｈの両側方にそれぞれＮ型のソース／ドレイン領域１６Ｌ及び１６Ｈを形成する。
以上により、同一基板上にＬｖｔトランジスタとＨｖｔトランジスタとを備えた半導体装置１０が形成される。このような製造方法によると、マスク工程を増加させることなく閾値電圧の異なる電界効果型トランジスタを形成することができ、製造工程を短縮することが可能になる。
尚、オフセットスペーサー１４Ｈを２層構造とすることにより、単層構造のオフセットスペーサー１４Ｌよりも厚くする例を説明したが、他の方法によって厚さに差を設けても良い。オフセットスペーサー１４Ｌについても複数層からなる構造として、それよりも多くの積層数からなるオフセットスペーサー１４Ｈを設けても良い。
また、以上では、二種類の電界効果型トランジスタを形成する例を説明したが、これには限らない。例えば、Ｌｖｔトランジスタ及びＨｖｔトランジスタに加えて、これらの中間の閾値電圧を有するＭｖｔトランジスタを備えていても良い。この場合、オフセットスペーサー１４Ｌとオフセットスペーサー１４Ｈとの中間の厚さのオフセットスペーサーを設けるようにする。また、ＳＲＡＭ用トランジスタ等を備える場合に適用することも可能である。
（第２の実施形態）
次に、本発明の第２の実施形態の半導体装置とその製造方法について、図面を参照しながら説明する。
図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）は、本実施形態の例示的半導体装置１０ａの構造及びその製造方法について模式的に示す図である。図４（ｃ）に示す半導体装置１０ａのうち、第１の実施形態の半導体装置１０と同様の構成要素については図２（ｃ）と同じ符号を用い、以下には相違点について詳しく説明する。
図４（ｃ）に示すように、半導体装置１０ａにおいても、閾値電圧の低いＬｖｔトランジスタの形成されたＬｖｔトランジスタ領域ＲＬと、Ｌｖｔトランジスタよりも閾値電圧の高いＨｖｔトランジスタの形成されたＨｖｔトランジスタ領域ＲＨとが設けられている。
Ｌｖｔトランジスタ領域ＲＬにおいて、Ｐ型の基板１における素子分離領域２に囲まれた活性領域１Ｌ上に、ゲート絶縁膜１２Ｌを介してゲート電極１３Ｌが形成されている。ゲート電極１３Ｌの側方には、オフセットスペーサーを介すること無しに、ゲート電極１３Ｌの側壁にサイドウォールスペーサー１５Ｌが接して形成されている。ゲート絶縁膜１２Ｌ、ゲート電極１３Ｌ及びサイドウォールスペーサー１５Ｌにより、Ｌｖｔトランジスタ領域ＲＬのゲート構造１１Ｌが構成されている。
また、ゲート電極１３Ｌの下方にオーバーラップ量ＤＬだけ重なるように、Ｎ型のエクステンション領域１７Ｌが形成されている。エクステンション領域１７Ｌよりも外側にＮ型のソース／ドレイン領域１６Ｌが形成され、また、エクステンション領域１７Ｌと基板１との間に、エクステンション領域１７Ｌの下方を覆うように、Ｐ型のハロー領域１８Ｌが形成されている。
次に、Ｈｖｔトランジスタ領域ＲＨにおいて、Ｐ型の基板１における素子分離領域２に囲まれた活性領域１Ｈ上に、ゲート絶縁膜１２Ｈを介してゲート電極１３Ｈが形成されている。ゲート電極１３Ｈの側方には、オフセットスペーサー１４Ｈを介してサイドウォールスペーサー１５Ｈが形成されている。ゲート絶縁膜１２Ｈ、ゲート電極１３Ｈ、オフセットスペーサー１４Ｈ及びサイドウォールスペーサー１５Ｈにより、Ｈｖｔトランジスタ領域ＲＨのゲート構造１１Ｈが構成されている。
また、ゲート電極１３Ｈの下方にオーバーラップ量ＤＨだけ重なるように、Ｎ型のエクステンション領域１７Ｈが形成されている。エクステンション領域１７Ｈよりも外側にＮ型のソース／ドレイン領域１６Ｈが形成され、また、エクステンション領域１７Ｈと基板１との間に、エクステンション領域１７Ｈの下方を覆うように、Ｐ型のハロー領域１８Ｈが形成されている。
ここで、Ｌｖｔトランジスタにおけるオーバーラップ量ＤＬは、Ｈｖｔトランジスタにおけるオーバーラップ量ＤＨよりも長い。このため、Ｌｖｔトランジスタのゲート電極１３Ｌ下方におけるエクステンション領域１７Ｌ間の距離（実効的なゲート長）は、Ｈｖｔトランジスタのゲート電極１３Ｈ下方におけるエクステンション領域１７Ｈ間の距離よりも短くなっている。
このようにすることによって、Ｌｖｔトランジスタの閾値電圧は、Ｈｖｔトランジスタの閾値電圧に比べて低くなっている。
ここで、オーバーラップ量ＤＬとオーバーラップ量ＤＬとの違いは、Ｌｖｔトランジスタにはオフセットスペーサーが設けられず、Ｈｖｔトランジスタにはオフセットスペーサー１４Ｈが設けられていることにより実現されている。
次に、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照して、半導体装置１０ａの製造方法について説明する。
図３（ａ）には、ゲート電極の形成まで行なわれた状態が示されている。これは、第１の実施形態において図１（ａ）を参照して説明したのと同様にして形成すればよい。図３（ａ）の構成を得た後、レジスト２０は除去する。
次に、図３（ｂ）に示す通り、ゲート電極１３Ｌ及びゲート電極１３Ｈの上面及び側面を覆うように、オフセットスペーサーとなる絶縁膜１４Ａを形成する。例えば、ＳｉＮ膜、ＳｉＯ2 膜等を用い、ＣＶＤ法により２ｎｍ〜１０ｎｍの膜厚に形成する。
次に、図３（ｃ）に示す通り、基板１上の全面に、異方性エッチングを行なって絶縁膜１４Ａを全面エッチバックし、ゲート電極の側壁を覆う部分のみを残して他の部分を除去することにより、オフセットスペーサーを形成する。より具体的に、Ｈｖｔトランジスタ領域ＲＨのゲート電極１３Ｈの側壁を覆うオフセットスペーサー１４Ｈを形成する。Ｌｖｔトランジスタ領域ＲＬにおいても、ゲート電極１３Ｌの側壁を覆うオフセットスペーサー１４Ｌが形成される。
次に、図４（ａ）に示すように、Ｌｖｔトランジスタ領域ＲＬにおけるオフセットスペーサー１４Ｌを除去する。このためには、レジストの塗布を行ない、Ｈｖｔトランジスタ領域ＲＨのみを覆うレジスト２１としてパターニングする。該レジスト２１をマスクとしてウェットエッチングを行ない、Ｌｖｔトランジスタ領域ＲＬのオフセットスペーサー１４Ｌを選択的に除去する。この後、レジスト２１を除去する。
次に、図４（ｂ）に示すように、Ｎ型のエクステンション領域及びＰ型のハロー領域の形成を行なう。
まず、エクステンション注入として、第１の実施形態にて説明したのと同様の条件により、Ｎ型不純物であるＡｓ又はＰをイオン注入する。
この際、Ｌｖｔトランジスタ領域ＲＬにおいては、ゲート電極１３Ｌだけがマスクとなって、活性領域１Ｌにエクステンション領域１７Ｌが形成される。エクステンション領域１７Ｌは、ゲート電極１３Ｌの下方にオーバーラップ量ＤＬだけ重なるように形成される。
また、Ｈｖｔトランジスタ領域ＲＨにおいては、ゲート電極１３Ｈと、オフセットスペーサー１４Ｈとがマスクとなる。エクステンション領域１７Ｈは、ゲート電極１３Ｈの下方にオーバーラップ量ＤＨだけ重なるように形成される。
Ｈｖｔトランジスタ領域ＲＨにおいてのみオフセットスペーサー１４Ｈが形成されているので、Ｌｖｔトランジスタ領域ＲＬ及びＨｖｔトランジスタ領域ＲＨに対して同様にエクステンション注入を行なったとしても、オーバーラップ量ＤＬがオーバーラップ量ＤＨよりも長くなる。よって、個別のマスク工程及び注入工程を要すること無しに、ＬｖｔトランジスタとＨｖｔトランジスタとの実効的なゲート長に差を設けることができ、互いに閾値電圧の異なる複数の電界効果型トランジスタを同一基板上に設けることができる。
この後、エクステンション領域１７Ｌ及び１７Ｈの下方をそれぞれ覆い、基板１との間に位置するハロー領域１８Ｌ及び１８Ｈを形成する。このためには、Ｐ型不純物としてＢ、ＢＦ2 又はＩｎをイオン注入する。注入の条件としては、第１の実施形態と同様にしても良い。
ここで、Ｈｖｔトランジスタ領域ＲＨにおけるオフセットスペーサー１４Ｈの厚さについては、必要なゲート長の差に応じて設定する。
例えば、ＬｖｔトランジスタとＨｖｔトランジスタとの望ましい閾値電圧の差が５０〜１００ｍＶ程度である場合を考える。また、実効的なゲート長の８ｎｍの変動に対して閾値電圧は１００ｍＶ変動することが分っているとする。このような場合、ＬｖｔトランジスタとＨｖｔトランジスタとの実効的なゲート長の差が４ｎｍ〜８ｎｍとなればよい。そこで、オフセットスペーサー１４Ｈの厚さを２ｎｍ〜４ｎｍに形成すればよい。
これにより、オーバーラップ量ＤＨは、ゲート電極１３Ｈの両側においてそれぞれ２ｎｍ〜４ｎｍ（オーバーラップ量ＤＬよりも）大きくなり、実効的なゲート長の差を４ｎｍ〜８ｎｍとすることができる。但し、これらの数値は一例であり、ゲート電極の寸法、各種の不純物領域の濃度、望ましい閾値電圧の差等に基づいて設定することができる。
次に、図４（ｃ）に示すように、サイドウォールスペーサーと、ソース／ドレイン領域とを形成する。
まず、ゲート電極１３Ｌ、ゲート電極１３Ｈ等を覆うように、基板１上に絶縁膜を形成し、該絶縁膜に対して異方性ドライエッチングを行なうことにより、ゲート電極１３Ｌ側面に接するサイドウォールスペーサー１５Ｌと、ゲート電極１３Ｈ側方にオフセットスペーサー１４Ｈを介して形成されるサイドウォールスペーサー１５Ｈとを得る。
これまでの工程により、Ｌｖｔトランジスタ領域ＲＬにはゲート構造１１Ｌ、Ｈｖｔトランジスタ領域ＲＨにはゲート構造１１Ｈが構成される。
続いて、ゲート構造１１Ｌ及びゲート構造１１Ｈをマスクとして、活性領域１Ｌ及び活性領域１Ｈに、Ａｓ等のＮ型不純物をイオン注入することにより、ゲート構造１１Ｌ及びゲート構造１１Ｈの両側方にそれぞれＮ型のソース／ドレイン領域１６Ｌ及び１６Ｈを形成する。
以上により、半導体装置１０ａが形成される。このような製造方法によると、マスク工程を増加させることなく閾値電圧の異なる電界効果型トランジスタを形成することができ、製造工程を短縮することが可能になる。
尚、第１の実施形態及び第２の実施形態を組み合わせて、それぞれ閾値電圧の異なる３種類の電界効果型トランジスタを設けることも可能である。つまり、オフセットスペーサーの有無及び厚さの違いを設定することにより、一度のエクステンション注入によって、ゲート電極とエクステンション領域とのオーバーラップ量を３通り又はそれ以上に設定することができる。
また、第１及び第２の実施形態のいずれにおいてもＮチャネル型のトランジスタを例として説明したが、それぞれの構成をＰチャネル型トランジスタに適用することも可能である。
また、Ｌｖｔトランジスタ及びＨｖｔトランジスタについて、チャネル注入を別々に行なっても良い。これにより、チャネル注入に関する工程数は増加するが、閾値電圧の制御性を更に向上することができる。
本開示の技術によると、製造工程の増加を抑制しながら、互いに閾値電圧の異なる複数の電界効果型トランジスタを備えた半導体装置及びその製造方法を実現することができ、半導体装置の微細化にも対応可能である。
１ 基板
２ 素子分離領域
１０ 半導体装置
１０ａ 半導体装置
１１Ｈ ゲート構造
１１Ｌ ゲート構造
１２Ｈ ゲート絶縁膜
１２Ｌ ゲート絶縁膜
１３Ｈ ゲート電極
１３Ｌ ゲート電極
１４Ａ 絶縁膜
１４Ｂ 絶縁膜
１４Ｈ オフセットスペーサー
１４ＨＡ 第一層
１４ＨＢ 第二層
１４Ｌ オフセットスペーサー
１５Ｈ サイドウォールスペーサー
１５Ｌ サイドウォールスペーサー
１６Ｈ ソース／ドレイン領域
１６Ｌ ソース／ドレイン領域
１７Ｈ エクステンション領域
１７Ｌ エクステンション領域
１８Ｈ ハロー領域
１８Ｌ ハロー領域
２０ レジスト
２１ レジスト

Claims (9)

  1. 基板上に、同一の導電型である第１電界効果型トランジスタ及び第２電界効果型トランジスタが形成され、
    前記第１電界効果型トランジスタは、
    前記基板における第１活性領域上に形成された第１ゲート電極と、
    前記第１ゲート電極の側方に形成された堆積絶縁膜からなる第１サイドウォールスペーサーと、
    前記第１活性領域における前記第１ゲート電極下方を挟む両側に形成された第１導電型の第１エクステンション領域とを備え、
    前記第２電界効果型トランジスタは、
    前記基板における第２活性領域上に形成された第２ゲート電極と、
    前記第２ゲート電極の側方に形成された堆積絶縁膜からなる第２サイドウォールスペーサーと、
    前記第２活性領域における前記第２ゲート電極下方を挟む両側に形成された第１導電型の第２エクステンション領域とを備え、
    前記第１サイドウォールスペーサーと、前記第１ゲート電極との間に、堆積絶縁膜からなる第１オフセットスペーサーが設けられ、
    前記第２サイドウォールスペーサーと、前記第２ゲート電極との間に、前記第１オフセットスペーサーよりも厚い、堆積絶縁膜からなる第２オフセットスペーサーが設けられ、
    前記第１ゲート電極のゲート長方向の寸法と、前記第２ゲート電極のゲート長方向の寸法とは同一寸法に形成されており、
    前記第１電界効果型トランジスタと前記第２電界効果型トランジスタとは、同一不純物濃度のチャネル拡散層を有し、
    前記第２電界効果型トランジスタは、前記第１電界効果型トランジスタよりも閾値電圧が高く設定され、
    前記第１エクステンション領域と前記第１ゲート電極とが重なるゲート長方向の長さは、前記第２エクステンション領域と前記第２ゲート電極とが重なるゲート長方向の長さよりも長く、
    前記第１ゲート電極と前記第１サイドウォールスペーサーとの間の距離は、前記第２ゲート電極と前記第２サイドウォールスペーサーとの間の距離よりも短いことを特徴とする半導体装置。
  2. 請求項１の半導体装置において、
    前記第１オフセットスペーサー及び前記第２オフセットスペーサーのうちの少なくとも前記第２オフセットスペーサーは、２層以上の積層構造であり、
    前記第２オフセットスペーサーの積層数は、前記第１オフセットスペーサーの積層数よりも多いことを特徴とする半導体装置。
  3. 請求項１又は２のいずれか１つの半導体装置において、
    前記第１エクステンション領域と前記第１ゲート電極とが重なるゲート長方向の長さは、前記第２エクステンション領域と前記第２ゲート電極とが重なるゲート長方向の長さよりも所定の距離だけ長いことを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１つの半導体装置において、
    前記第１ゲート電極と前記第１サイドウォールスペーサーとの間の距離は、前記第２ゲート電極と前記第２サイドウォールスペーサーとの間の距離よりも所定の距離だけ短いことを特徴とする半導体装置。
  5. 請求項３又は４の半導体装置において、
    前記所定の距離は、前記第１電界効果型トランジスタの閾値電圧と前記第２電界効果型トランジスタの閾値電圧との違いによって設定されていることを特徴とする半導体装置。
  6. 請求項３〜５のいずれか１つの半導体装置において、
    前記所定の距離は、２ｎｍ以上で且つ４ｎｍ以下であることを特徴とする半導体装置。
  7. 請求項１〜６のいずれか１つの半導体装置において、
    前記第１ゲート電極の下方における前記第１エクステンション領域間の距離は、前記第２ゲート電極の下方における前記第２エクステンション領域間の距離よりも短いことを特徴とする半導体装置。
  8. 請求項１〜７のいずれか１つの半導体装置において、
    前記第１エクステンション領域と前記基板との間に設けられた第２導電型の第１ハロー領域と、
    前記第２エクステンション領域と前記基板との間に設けられた第２導電型の第２ハロー領域とを更に備えることを特徴とする半導体装置。
  9. 請求項１〜８のいずれか１つの半導体装置において、
    前記第１活性領域における前記第１ゲート電極から見て前記第１エクステンション領域の外側に形成された第１導電型の第１ソース／ドレイン領域と、
    前記第２活性領域における前記第２ゲート電極から見て前記第２エクステンション領域の外側に形成された第１導電型の第２ソース／ドレイン領域とを備えることを特徴とする半導体装置。
JP2009289041A 2009-12-21 2009-12-21 半導体装置 Expired - Fee Related JP5435720B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009289041A JP5435720B2 (ja) 2009-12-21 2009-12-21 半導体装置
PCT/JP2010/004887 WO2011077606A1 (ja) 2009-12-21 2010-08-03 半導体装置とその製造方法
US13/399,004 US20120161245A1 (en) 2009-12-21 2012-02-17 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009289041A JP5435720B2 (ja) 2009-12-21 2009-12-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2011129811A JP2011129811A (ja) 2011-06-30
JP2011129811A5 JP2011129811A5 (ja) 2011-12-01
JP5435720B2 true JP5435720B2 (ja) 2014-03-05

Family

ID=44195160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009289041A Expired - Fee Related JP5435720B2 (ja) 2009-12-21 2009-12-21 半導体装置

Country Status (3)

Country Link
US (1) US20120161245A1 (ja)
JP (1) JP5435720B2 (ja)
WO (1) WO2011077606A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5847537B2 (ja) * 2011-10-28 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8822295B2 (en) 2012-04-03 2014-09-02 International Business Machines Corporation Low extension dose implants in SRAM fabrication
JP5927017B2 (ja) * 2012-04-20 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6275559B2 (ja) * 2014-06-13 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017171881A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor device having sub regions to define threshold voltages

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532625B2 (ja) * 1994-10-06 2004-05-31 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100214468B1 (ko) * 1995-12-29 1999-08-02 구본준 씨모스 소자 제조방법
JPH1167927A (ja) * 1997-06-09 1999-03-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR19990030993A (ko) * 1997-10-08 1999-05-06 윤종용 고속동작을 위한 모스트랜지스터구조
US5989966A (en) * 1997-12-15 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and a deep sub-micron field effect transistor structure for suppressing short channel effects
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
JP2000150885A (ja) * 1998-09-07 2000-05-30 Seiko Epson Corp Ｍｏｓトランジスタの閾値電圧設定方法および半導体装置
JP4481388B2 (ja) * 1999-06-25 2010-06-16 独立行政法人情報通信研究機構 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2001015704A (ja) 1999-06-29 2001-01-19 Hitachi Ltd 半導体集積回路
JP3275896B2 (ja) * 1999-10-06 2002-04-22 日本電気株式会社 半導体装置の製造方法
JP2001196475A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002026139A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4635333B2 (ja) * 2000-12-14 2011-02-23 ソニー株式会社 半導体装置の製造方法
JP2002231821A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2003197765A (ja) * 2001-12-28 2003-07-11 Texas Instr Japan Ltd 半導体装置およびその製造方法
US6849492B2 (en) * 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices
JP2003249568A (ja) * 2003-01-31 2003-09-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4393109B2 (ja) * 2003-05-21 2010-01-06 株式会社ルネサステクノロジ 半導体装置の製造方法
US7064396B2 (en) * 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
JP2005303087A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100827443B1 (ko) * 2006-10-11 2008-05-06 삼성전자주식회사 손상되지 않은 액티브 영역을 가진 반도체 소자 및 그 제조방법
US7456066B2 (en) * 2006-11-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Variable width offset spacers for mixed signal and system on chip devices
JP4320405B2 (ja) * 2007-03-27 2009-08-26 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
JP2009141168A (ja) * 2007-12-07 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
JP2009277771A (ja) * 2008-05-13 2009-11-26 Panasonic Corp 半導体装置とその製造方法
US7951678B2 (en) * 2008-08-12 2011-05-31 International Business Machines Corporation Metal-gate high-k reference structure
JP2010123669A (ja) * 2008-11-18 2010-06-03 Nec Electronics Corp 半導体装置およびその製造方法
JP2010153683A (ja) * 2008-12-26 2010-07-08 Hitachi Ltd 半導体装置
US8106455B2 (en) * 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
US20100308418A1 (en) * 2009-06-09 2010-12-09 Knut Stahrenberg Semiconductor Devices and Methods of Manufacture Thereof
US8105892B2 (en) * 2009-08-18 2012-01-31 International Business Machines Corporation Thermal dual gate oxide device integration
US8283734B2 (en) * 2010-04-09 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-threshold voltage device and method of making same
DE102010063781B4 (de) * 2010-12-21 2016-08-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials

Also Published As

Publication number Publication date
WO2011077606A1 (ja) 2011-06-30
JP2011129811A (ja) 2011-06-30
US20120161245A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
JP4850174B2 (ja) 半導体装置及びその製造方法
US7732839B2 (en) Semiconductor device and method for fabricating the same
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
TWI485854B (zh) 於三維電晶體中基於應變隔離材料之應變工程
KR102008738B1 (ko) 반도체 장치 및 그 제조 방법
CN103165674B (zh) 具有多阈值电压的FinFET
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
US8258577B2 (en) CMOS inverter device with fin structures
US8409942B2 (en) Replacement gate approach based on a reverse offset spacer applied prior to work function metal deposition
JP2008244009A (ja) 半導体装置およびその製造方法
US20120223388A1 (en) Superior fill conditions in a replacement gate approach by using a tensile stressed overlayer
US9337045B2 (en) Methods of forming a semiconductor circuit element and semiconductor circuit element
TWI714583B (zh) 半導體裝置及其形成方法
JP2012164699A (ja) 半導体装置
JP5435720B2 (ja) 半導体装置
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
TW202129964A (zh) 先進邏輯操作的電荷捕捉tfet半導體元件製作方法
KR20100138973A (ko) 높이가 감소된 금속 게이트 스택을 포함하는 반도체 디바이스 및 상기 반도체 디바이스를 제조하는 방법
JP2008103579A (ja) 半導体装置及びその製造方法
US7723777B2 (en) Semiconductor device and method for making same
JP2014123668A (ja) Ｍｏｓ型半導体装置及びその製造方法
JP2000200836A (ja) 半導体装置およびその製造方法
US8329526B2 (en) Cap removal in a high-k metal gate electrode structure by using a sacrificial fill material
JP4630235B2 (ja) 半導体装置及びその製造方法
JP5073158B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees