DE102004057809B4

DE102004057809B4 - Verfahren zur Herstellung von Seitenwandabstandselementen

Info

Publication number: DE102004057809B4
Application number: DE102004057809A
Authority: DE
Inventors: Markus Lenski; Wolfgang Buchholtz; Andy Wei; Michael Raab
Original assignee: Advanced Micro Devices Inc
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2007-01-04
Anticipated expiration: 2024-12-01
Also published as: US7316975B2; DE102004057809A1; US20060115988A1

Abstract

Verfahren zur Herstellung einer Halbleiterstruktur, mit:
Bereitstellen eines Substrats (201), das ein erstes Transistorelement (250) und ein zweites Transistorelement (260) aufweist, wobei jedes Transistorelement (250, 260) eine Gateelektrode (207, 209) umfasst, die an ihren Seiten innere Seitenwandabstandselemente (225, 226, 227, 228) aufweist;
Abscheiden einer Materialschicht (230), über dem ersten Transistorelement (250) und dem zweiten Transistorelement (260);
Modifizieren eines ersten Bereichs (230a) der Materialschicht (230), der über dem ersten Transistorelement (250) angeordnet ist;
Ausführen eines Ätzprozesses, wobei der Ätzprozess und das Modifizieren so ausgebildet sind, dass der modifizierte erste Bereich (230a) der Materialschicht (230) mit einer höheren Ätzrate als ein nicht modifizierter zweiter Bereich (230b) der Materialschicht (230), der über dem zweiten Transistorelement (260) angeordnet ist, abgetragen wird, wobei der Ätzprozess anisotrop ist und wobei der Ätzprozess beendet wird, nachdem Bereiche der Materialschicht, die über horizontalen Bereichen des zweiten Transistorelements (260) angeordnet sind, entfernt sind, wobei Reste...

Description

GEBIET DER VORLIEGENDEN ERFINDUNG
Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Seitenwandabstandselementen in Feldeffekttransistoren.
Integrierte Schaltungen enthalten eine große Anzahl einzelner Schaltungselemente, etwa beispielsweise Transistoren, Kondensatoren und Widerstände. Diese Elemente sind intern so verbunden, dass komplexe Schaltungen, etwa Speichereinrichtungen, Logikeinrichtungen und Mikroprozessoren gebildet werden. Das Verhalten integrierter Schaltungen kann verbessert werden, indem die Anzahl funktionaler Elemente pro Schaltung erhöht wird, um deren Funktionalität zu vergrößern und/oder indem die Arbeitsgeschwindigkeit der Schal tungselemente erhöht wird. Eine Verringerung von Strukturgrößen ermöglicht das Herstellen einer größeren Anzahl an Schaltungselementen auf der gleichen Fläche, wodurch eine Ausweitung der Funktionalität der Schaltung möglich ist, wobei auch die Signalausbreitungsverzögerungen verringert werden, wodurch ein Erhöhen der Arbeitsgeschwindigkeit der Schaltungselemente möglich ist.
Feldeffekttransistoren sind Schaltelemente in integrierten Schaltungen. Diese ermöglichen das Steuern eines Stromes, der durch ein Kanalgebiet strömt, das zwischen einem Sourcegebiet und einem Draingebiet liegt. Das Source und das Drain sind stark dotiert. In n-Transistoren sind das Source und das Drain mit einem n-Dotierstoff dotiert. Andererseits sind in p-Transistoren das Source und Drain mit einem p-Dotierstoff dotiert. Die Dotierung des Kanalgebiets ist umgekehrt zur Dotierung des Source und des Drain. Die Leitfähigkeit des Kanalgebiets wird von einer Gatespannung gesteuert, die an eine Gateelektrode angelegt wird, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Abhängig von der Gatespannung kann das Kanalgebiet zwischen einem leitenden „Ein-" Zustand und einen im Wesentlichen nicht leitenden „Aus-" Zustand hin- und hergeschaltet werden.
Das Verringern der Größe eines Feldeffekttransistors kann eine Verringerung des Abstands zwischen dem Source und dem Drain nach sich ziehen, der üblicherweise als „Kanallänge" bezeichnet wird. Eine Verringerung der Kanallänge zieht eine Reihe damit verknüpfter Probleme nach sich. Zum einen müssen verbesserte Techniken für die Photolithographie und das Ätzen bereitgestellt werden, um zuverlässig und reproduzierbar Transistoren mit kleinen Kanallängen herzustellen. Des weiteren sind äußerst anspruchsvolle Dotierprofile sowohl in der vertikalen Richtung als auch in der lateralen Richtung in dem Source und dem Drain erforderlich, um einen geringen Schichtwiderstand und einen geringen Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erzielen.
Wenn die integrierte Schaltung erhöhten Temperaturen in gewissen Phasen des Herstellungsprozesses nach der Herstellung des Source und des Drains ausgesetzt wird, können p-Dotierstoffe und n-Dotierstoffe mit unterschiedlichen Raten diffundieren. Beispielsweise diffundiert Bor (B), das als ein p-Dotiertoff verwendet wird, rascher als der häufig verwendete n-Dotierstoff Arsen (As). Auf Grund der Dotierstoffdiffusion kann ein anfänglich erzeugtes Dotierstoffprofil verschmiert werden. Um zumindest teilweise die Auswirkungen der Dotierstoffdiffusion zu kompensieren, können unterschiedliche Dotierstoffprofile in n-Transistoren und p-Transistoren vorgesehen werden.

Druckschrift US 2004/0188769 A1 offenbart, neben den Gateelektroden von Transistoren Seitenwandisolierschichten auszubilden, die unterschiedliche Dicken aufweisen. Das Ausbilden dieser Seitenwandisolierschichten umfasst eine Implantation von Ionen eines Elements, das die Ätzrate des Materials der Seitenwandisolierschicht erhöht.

Druckschrift DE 196 54 738 A1 offenbart ein Verfahren zum Ausbilden von Seitenwandabstandshaltern unterschiedlicher Dicke neben nMOS- und pMOS-Transistoren. Zu diesem Zweck werden zwei isolierende Schichten abgeschieden. In einem ersten Gebiet wird eine der isolierenden Schichten entfernt. Anschließend wird ein anisotroper Ätzprozess durchgeführt, um die Seitenwandabstandshalter auszubilden.

Ein Verfahren zur Herstellung einer Halbleiterstruktur 100 gemäß dem Stand der Technik wird nunmehr mit Bezug zu den 1a bis 1c beschrieben.

Es wird ein Substrat 101 bereitgestellt. In dem Substrat 101 sind flache Grabenisolationen 102, 103, 104 und aktive Gebiete 105, 106 eines ersten Transistorelements 105 und eines zweiten Transistorelements 160 gebildet. Danach werden Gateelektroden 107 und 109, die von dem Substrat 101 durch Gateisolationsschichten 108 bzw. 110 getrennt sind, über dem Substrat 101 gebildet. Dies kann mittels bekannter moderner Techniken der Ionenimplantation, Oxidation, Abscheidung und Photolithographie bewerkstelligt werden.

Danach werden Versatzabstandselemente 119, 120 benachbart zu der Gateelektrode 107 des ersten Transistorelements 150 gebildet. Benachbart zu der Gatelektrode 109 des zweiten Transistorelements 160 werden Versatzabstandselemente 121, 122 gebildet. Das Herstellen der Versatzabstandselemente 119 bis 122 kann mittels bekannter Verfahren ausgeführt werden, die eine konforme Abscheidung einer Schicht aus einem Material und ein anisotropes Ätzen der Schichten beinhalten. Nachfolgend werden ein oder mehrere Erweiterungsimplantationsprozesse ausgeführt, um erweiterte Sourcegebiete 113, 117 und erweiterte Draingebiete 114, 118 an den Gateelektroden 107, 109 benachbart zu den Versatzabstandselementen 119, 120, 121, 122 zu bilden. Dies kann mittels Ionenimplantation bewerkstelligt werden.

Das erste Transistorelement 150 ist ein n-Transistor und das zweite Transistorelement 160 ist ein p-Transistor. In jedem Ionenimplantationsprozess, die bei der Herstellung der aktiven Gebiete 105, 106 mit den erweiterten Source- und Draingebieten durchgeführt werden, wird eines der Transistorelemente 150, 160 durch eine erste Maske abgedeckt. Anschließend wird die Halbleiterstruktur 100 mit Ionen eines ersten Dotierstoffes beschossen. Danach wird die erste Maske entfernt, das andere Transistorelement mit einer zweiten Maske abgedeckt und die Halbleiterstruktur 100 mit Ionen eines zweiten Dotierstoffes beschossen. Somit kann ein p-Dotierstoff in das aktive Gebiet 105 des ersten Transistorelements 150 und die erweiterten Source- und Draingebiete des zweiten Transistorelements 160 eingeführt werden, und ein n-Dotierstoff kann in das aktive Gebiet 106 des zweiten Transistorelements 160 und die erweiterten Source- und Draingebiete des ersten Transistorelements 150 eingebracht werden.

Es wird eine erste Beschichtung 123 auf der Halbleiterstruktur 100 abgeschieden. Dann werden innere Seitenwandabstandselemente 125, 126 an der Gateelektrode 107 des ersten Transistorelements 150 gebildet. In ähnlicher Weise werden innere Seitenwandabstandselemente 127, 128 an der Gateelektrode 109 des zweiten Transistorelements gebildet. Nachfolgend wird eine zweite Beschichtung 129 über dem Substrat 101 abgeschieden und äußere Seitenwandabstandselemente 130, 131, 132, 133 werden an den Gateelektroden 107, 109 gebildet. Die inneren und die äußeren Seitenwandabstandselemente können mittels bekannter Verfahren hergestellt werden, die ein konformes Abscheiden einer Materialschicht über der Halbleiterstruktur 100 und eine anisotrope Ätzung der Materialschicht beinhalten.

Die Beschichtungen 123, 129 werden aus einem Material hergestellt, das eine deutlich geringere Ätzrate als das Material der inneren Seitenwandabstandselemente 125 bis 128 und der äußeren Seitenwandabstandselemente 130 bis 133 aufweist, wenn diese einem Ätzmittel ausgesetzt werden, das in den Ätzprozessen für die Herstellung der Seitenwandabstandselemente angewendet wird. Somit fungieren die Beschichtungen 123, 129 als Ätzstoppschichten. Bei der Herstellung der inneren Seitenwandabstandselemente 125 bis 128 schützt die erste Beschichtung 123 die darunter liegenden Schichten der Halbleiterstruktur 100 vor einem Einfluss des Ätzmittels. Bei der Herstellung der äußeren Seitenwandabstandselemente schützt die zweite Beschichtung 129 die darunter liegenden Bereiche der Halbleiterstruktur 100. Die Beschichtungen 123, 129 werden jedoch von Ätzmitteln angegriffen. Daher wird eine Dicke der ersten Beschichtung 123 und der zweiten Beschichtung 129 bei der Herstellung der inneren Seitenwandabstandselemente 125 bis 128 und der äußeren Seitenwandabstandselemente 130 bis 133 verringert.

Ein weiteres Stadium des Herstellungsprozesses ist in 1b gezeigt.

Die äußeren Seitenwandabstandselemente 130, 131 des ersten Transistorelements 150 sind entfernt. Dies kann durch Abdecken des zweiten Transistorelements 160 mit einer Maske (nicht gezeigt) und Aussetzen der Halbleiterstruktur 100 einem Ätzmittel, das zum selektiven Entfernen eines Materials der äußeren Seitenwandabstandselemente 130, 131 angepasst ist, erreicht werden. In diesem Ätzprozess wird die zweite Beschichtung 129 als eine Ätzstoppschicht verwendet. Da jedoch die zweite Beschichtung 129 bereits durch das Ätzmittel beeinflusst wurde, das bei der Herstellung der äußeren Seitenwandabstandselemente 130 bis 133 verwendet wurde, kann die zweite Beschichtung 129 unter Umständen nicht ausreichend sein, um die Halbleiterstruktur 100 zu schützen. Somit kann das Ätzmittel auf das aktive Gebiet 105 und die Gateelektrode 107 einwirken, was zu der Ausbildung von Lochfraßbereichen 134, 135, 136 führen kann.

Eine noch weitere Phase des Herstellungsprozesse ist in 1c gezeigt.

In dem ersten Transistorelement 150 ist ein Sourcegebiet 143 und ein Draingebiet 144 gebildet. Dies kann erreicht werden, indem Ionen eines n-Dotierstoffes in das aktive Gebiet 105 implantiert werden. Es wird eine Maske (nicht gezeigt) gebildet, um das zweite Transistorelement 160 vor einer Bestrahlung mit Ionen zu schützen. Bei der Ionenimplantation schützen die Versatzabstandselemente 119, 120 und die inneren Seitenwandabstandselemente 125, 126 darunter liegende Bereiche der aktiven Gebiete 105, 106 vor einem Beschuss mit Ionen. Daher weisen das Sourcegebiet 143 und das Draingebiet 144 einen Abstand zu der Gateelektrode 107 auf, der durch die Dicke der Versatzabstandselemente 119, 120 und die Dicke der inneren Seitenwandabstandselemente 125, 126 definiert ist. Das Sourcegebiet 143 und das erweiterte Sourcegebiet 113 bilden zusammen ein Source des ersten Transistorelements 150. Ein Drain des ersten Transistorelements 150 wird durch das Draingebiet 144 und das erweiterte Draingebiet 114 bereitgestellt.

Es wird eine weitere Ionenimplantation ausgeführt, um ein Sourcegebiet 145 und ein Draingebiet 146 in dem zweiten Transistorelement 160 zu bilden. Um eine Bestrahlung des ersten Transistorelements 150 mit Ionen zu vermeiden, wird eine Maske über dem ersten Transistorelement 150 gebildet. Die Versatzabstandselemente 121, 122, die inneren Seitenwandabstandselemente 127, 128 und die äußeren Seitenwandabstandselemente 132, 133 absorbieren Ionen, die auf die Halbleiterstruktur 100 auftreffen. Somit sind das Sourcegebiet 145 und das Draingebiet 146 von der Gateelektrode 109 durch einen Abstand getrennt, der durch die Dicke der äußeren Seitenwandabstandselemente 132, 133 in Verbindung mit der Dicke der Versatzabstandselemente 121, 122 und der inneren Seitenwandabstandselemente 127, 128 bestimmt ist. Somit ist der Abstand zwischen dem Sourcegebiet 145 und dem Draingebiet 146 und der Gateelektrode 109 größer als der Abstand zwischen dem Sourcegebiet 143 bzw. dem Draingebiet 144 und der Gateelektrode 107 des ersten Transistorelements 150. Das Sourcegebiet 145 und das erweiterte Sourcgebiet 117 bilden zusammen ein Source des zweiten Transistorelements. Ein Drain des zweiten Transistorelements 160 ist durch das Draingebiet 146 und das erweiterte Draingebiet 118 gebildet.

Wenn die Halbleiterstruktur 100 einer erhöhten Temperatur in späteren Phasen des Herstellungsprozesses ausgesetzt wird, kann eine Diffusion der Dotierstoffe, die in die Sourcegebiete 143 und 145 und die Draingebiete 144, 146 eingeführt wurden, auftreten. Der p-Dotierstoff in dem Sourcegebiet 145 und dem Draingebiet 146 des zweiten Transistorelements 160 kann rascher diffundieren als der n-Dotierstoff in dem Sourcegebiet 143 und dem Draingebiet 144 des ersten Transistorelements 150. Insbesondere kann der p-Dotierstoff in Richtung der Gateelektrode 109 diffundieren. Der größere Abstand zwischen dem Source- und dem Draingebiet und der Gateelektrode 109 in dem zweiten Transistorelement 160 stellt sicher, dass ein ausreichender Abstand zwischen den Dotierstoffen in dem Source- und Draingebiet und dem Kanalgebiet unterhalb der Gateelektrode 109 trotz der Dotierstoffdiffusion aufrecht erhalten werden kann.

Schließlich werden nach einem Entfernen der ersten Beschichtung 123 und der zweiten Beschichtung 129 Silizidgebiete 137, 138, 139, 140, 141, 142 in den Sourcgebieten, Draingebieten und den Gateelektroden 107, 109 der Transistorelemente 150, 160 gebildet, um die Leitfähigkeit dieser Bereiche zu erhöhen. Wie der Fachmann weiß, können die Silizidgebiete 137 bis 142 durch Abscheiden einer hochschmelzenden Metallschicht auf der Halbleiterstruktur und durch Ausführen einer Wärmebehandlung zu Initiierung einer chemischen Reaktion zwischen dem hochschmelzenden Metall und dem darunter liegenden Silizium durchgeführt werden. Da die Versatzabstandselemente 119 bis 122, die inneren Seitenwandabstandselemente 125 bis 128 und die äußeren Seitenwandabstandselemente 132, 133 einen Kontakt zwischen der hochschmelzenden Metallschicht und Bereichen des Substrats 101, die nahe an den Gateelektroden 107, 109 liegen, verhindern, sind die Silizidgebiete 137, 139, 140, 142 von den Gateelektroden 107, 109 beabstandet.

Ein Problem des zuvor beschriebenen Verfahrens gemäß dem Stand der Technik besteht darin, dass in Bereichen der Transistorelemente 150, 160 ein nicht gewünschter Lochfraß auftreten kann, während die äußeren Seitenwandabstandselemente 130, 131 des ersten Transistorelements 150 entfernt werden, wie dies zuvor beschrieben ist. Dies kann Einschränkungen hinsichtlich der Ausbeute und der Zuverlässigkeit des Herstellungsprozesses nach sich ziehen.

Ein weiteres Problem des zuvor beschriebenen Verfahrens nach dem Stand der Technik besteht darin, dass der Abstand zwischen den Silizidgebieten 140, 142, die benachbart zu der Gateelektrode 109 des zweiten Transistorelements 160 gebildet sind, größer ist als der Abstand zwischen den Silizidgebieten 137, 139, die benachbart zu der Gateelektrode 107 des ersten Transistorelements 150 gebildet sind. Somit ist der elektrische Widerstand des Source und des Drain des zweiten Transistorelements 160 größer als der elektrische Widerstand des Source und des Drain des ersten Transistorelements 150. Dies kann zu unerwünschten Signalausbreitungsverzögerungen führen, die Einschränkungen hinsichtlich der Arbeitsgeschwindigkeit des zweiten Transistorelements 160 nach sich ziehen.

Angesichts der zuvor genannten Probleme besteht ein Bedarf für ein Verfahren zur Herstellung einer Halbleiterstruktur, das die Herstellung unterschiedlicher Dotierstoffprofile in Transistorelementen ohne Einschränkungen im Hinblick auf Ausbeute, Zuverlässigkeit und/oder Arbeitsgeschwindigkeit der Transistorelemente ermöglicht.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung einer Halbleiterstruktur mit den Merkmalen des Anspruchs 1, sowie durch ein Verfahren zur Herstellung einer Halbleiterstruktur mit den Merkmalen des Anspruchs 9.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Es zeigen:

1a bis 1c schematisch Querschnittsansichten einer Halbleiterstruktur in gewissen Phasen eines Herstellungsprozesses gemäß dem Stand der Technik;

2a bis 2d schematisch Querschnittsansichten einer Halbleiterstruktur in gewissen Phasen eines Herstellungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung;

3 schematisch einen Querschnitt einer Halbleiterstruktur in einem Herstellungsstadium gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG
In einem Verfahren zur Herstellung einer Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Materialschicht über einem ersten Transistorelement und einem zweiten Transistorelement abgeschieden. Ein erster Bereich der Materialschicht, der über dem ersten Transistorelement angeordnet ist, wird modifiziert. Ein zweiter Bereich der Materialschicht, der über dem zweiten Transistorelement angeordnet ist, verbleibt im Wesentlichen nicht modifiziert.
Die Modifizierung kann bewerkstelligt werden, indem Ionen in den ersten Bereich der Materialschicht implantiert werden. In anderen Ausführungsformen der vorliegenden Erfindung kann der erste Bereich der Materialschicht modifiziert werden, indem ein isotroper Ätzprozess ausgeführt wird, der vor dem vollständigen Entfernen des ersten Bereichs der Materialschicht beendet wird.
Nachfolgend wird ein anisotroper Ätzprozess ausgeführt, der so gestaltet ist, um den modifizierten ersten Bereich der Materialschicht rascher als den nicht modifizierten zweien Bereich zu entfernen. Im Falle, dass der erste Bereich durch Ionenimplantation modifiziert ist, kann die Ätzrate des ersten Bereichs größer als die Ätzrate des zweiten Bereichs sein. In Ausführungsformen, in denen die Modifizierung durch isotropes Ätzen des ersten Bereichs der Materialschicht erreicht wird, ist die Ätzrate des ersten Bereichs im Wesentlichen gleich der Ätzrate des zweiten Bereichs. Da jedoch der erste Bereich dünner als der zweite Bereich ist, ist weniger Zeit zum Entfernen des ersten Bereichs erforderlich.
Auf Grund der Anisotropie des Ätzprozesses verbleiben Reste des zweiten Bereichs der Materialschicht auf steilen Bereichen des zweiten Transistorelements, wenn der Ätzprozess angehalten wird, wenn im Wesentlichen die Bereiche der Materialschicht entfernt sind, die über im Wesentlichen horizontalen Bereichen des zweiten Transistorelements angeordnet sind. Diese Reste können als Seitenwandabstandselemente verwendet werden. Da der modifizierte erste Bereich der Materialschicht rascher geätzt wird, entfernt der Ätzvergang den ersten Bereich der Materialschicht vollständig von dem ersten Transistorelement, oder die verbleibenden Reste des ersten Bereichs sind kleiner als die verbleibenden Reste des zweiten Bereichs. Somit ermöglicht die vorliegende Erfindung ein selektives Bilden von Seitenwandabstandselementen in dem zweiten Transistorelement. Dadurch kann das Freilegen von Strukturelementen unter der Materialschicht, die beispielsweise eine Beschichtung aufweisen können, das Ätzmittel im Vergleich zu dem Verfahren nach dem Stand der Technik verringert werden.
Weitere anschauliche Ausführungsformen der vorliegenden Erfindung werden nunmehr mit Bezug zu den 2a bis 2d beschrieben.
2a zeig schematisch eine Querschnittsansicht einer Halbleiterstruktur 200 in einem ersten Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung. Die Halbleiterstruktur 200 umfasst ein Substrat 201. Das Substrat 201 weist ein erstes Transistorelement 250 und ein zweites Transistorelement 260 auf. Flache Grabenisolationen 202, 203, 204 trennen ein aktives Gebiet 205 des ersten Transistorelements 250 und ein aktives Gebiet 206 des zweiten Transistorelements 260 voneinander und von anderen Schaltungselementen in der Halbleiterstruktur 200.
Das erste Transistorelement 250 umfasst eine Gateelektrode 207, die von dem aktiven Gebiet 205 mittels einer Gateisolationsschicht 208 getrennt ist. Benachbart zu der Gateelektrode 207 sind Versatzabstandselemente 219, 220 gebildet. Ein erweitertes Sourcegebiet 213 und ein erweitertes Draingebiet 214 sind in dem aktiven Gebiet 205 benachbart zu den Versatzabstandselementen 219, 220 gebildet. In ähnlicher Weise umfasst das zweite Transistorelement 260 eine Gateelektrode 209, eine Gateisolationsschicht 210, Versatzabstandselemente 221, 222, ein erweitertes Sourcegebiet 217 und ein erweitertes Draingebiet 218. Eine erste Beschichtung 223 ist über den aktiven Gebieten 205, 206, den Gateelektroden 207, 209 und den Versatzabstandselementen 219 bis 222 ausgebildet. Die Gateelektrode 207 des ersten Transistorelements 250 weist an den Seiten innere Seitenwandabstandselemente 225, 226 auf, und innere Seitenwandabstandselemente 227, 228 sind an der Gateelektrode 209 des zweiten Transistorelements 260 vorgesehen.
Die Versatzabstandselemente 219 bis 222 und die inneren Seitenwandabstandselemente 225 bis 228 können aus unterschiedlichen Materialien, etwa beispielsweise Siliziumnitrid, aufgebaut sein. Die erste Beschichtung 223 kann ebenso aus diversen Materialien hergestellt sein, etwa beispielweise Siliziumdioxid.
Die Halbleiterstruktur 200 kann mittels bekannter Verfahren hergestellt werden, wie sie zuvor mit Bezug zu den 1a bis 1c beschrieben sind.
Eine zweite Beschichtung 229, die Siliziumdioxid aufweisen kann, ist über dem Substrat 201 ausgebildet. Über der zweiten Beschichtung 229 wird eine Materialschicht 230 abgeschieden. Sowohl die zweite Beschichtung 229 als auch die Materialschicht 230 können durch bekannte Verfahren, etwa chemische Dampfabscheidung und plasmaunterstützte chemische Dampfabscheidung, abgeschieden werden.
Die Materialschicht 230 kann konform abgeschieden werden. Bei der konformen Abscheidung wird eine Dicke der abgeschiedenen Schicht, die senkrecht zu der darunter liegenden Abscheideoberfläche gemessen wird, im Wesentlichen unabhängig von der Neigung der Abscheideoberfläche aufgebracht. Beispielsweise ist eine Dicke von Bereichen der Materialschicht 230 über Seitenflächen der Gateelektroden 207, 209 in etwa gleich der Dicke von Bereichen der Materialschicht 230, die über horizontalen Bereichen der Halbleiterstruktur 200 angeordnet sind, etwa eine Oberfläche des Substrats 201 oder die Oberseitenflächen der Gateelektroden 207, 209.
Eine schematische Querschnittsansicht der Halbleiterstruktur 200 in einer späteren Herstellungsphase ist in 2b gezeigt.
Eine Maske 231 ist über dem zweiten Transistorelement 260 gebildet. Die Maske 231 kann Photolack aufweisen und mittels photographischer Techniken, die dem Fachmann vertraut sind, gebildet werden.
Anschließend wird die Halbleiterstruktur 200 mit Ionen beschossen, wie dies durch Pfeile 232 in 2b gekennzeichnet ist. In speziellen Ausführungsformen der vorliegenden Erfindung wird die Halbleiterstruktur 200 mit Ionen eines Edelgases, etwa Neon (Ne), Argon (Ar), Krypton (Kr), Xenon (Xe), Silizium (Si) oder Germanium (Ge) beschossen. Die Ionen können eine Energie in einen Bereich von ungefähr 10 kV bis ungefähr 150 kV aufweisen. Die angewendete Ionendosis kann im Bereich von ungefähr 10¹⁴ Ionen/cm² bis ungefähr 10¹⁶ Ionen/cm² liegen. Geeignete Implantationsparameter können leicht durch Simulation ermittelt werden.
Ionen fallen auf einen ersten Bereich 230a der Materialschicht 230 ein, der über dem ersten Transistorelement 250 angeordnet ist und der nicht von der Maske 231 abgedeckt ist. Die Ionen dringen in die Materialschicht 230 ein und werden in der Schicht 230 abgebremst. Dadurch können chemische Verbindungen aufgebrochen und Atome können aus ihren Positionen gestoßen werden. Somit kann die chemische Struktur des Materials in dem ersten Bereich 230a der Materialschicht 230 modifiziert werden.
Die Maske 231 absorbiert die darauf auftreffenden Ionen. Folglich wird ein zweiter Bereich 230b der Materialschicht 230, der über dem zweiten Transistorelement 260 angeordnet ist, vor einem Beschuss mit Ionen geschützt und bleibt nicht-modifiziert.
Nachfolgend wird die Maske 231 entfernt. Wenn die Maske 231 Photolack aufweist, kann dies durch Lösen der Maske 231 in einem Lösungsmittel erfolgen.
2c zeigt die Halbleiterstruktur 200 in einer späteren Phase des Herstellungsprozesses. Es wird ein anisotroper Ätzprozess ausgeführt, wobei die Schicht 230 einem Ätzmittel ausgesetzt wird, das so gestaltet ist, um das Material der Schicht 230 selektiv abzutragen, wobei eine Ätzrate des Materials der zweiten Beschichtung 229 deutlich kleiner als eine Ätzrate des Materials der Schicht 230 ist.
Der anisotrope Ätzprozess kann Trockenätzprozesse, die als Plasmaätzen, reaktives Ionenätzen, oder ionenunterstütztes Ätzen bekannt sind, beinhalten. Beim Trockenätzen erzeugt eine Glimmentladung bei Hochfrequenz eine chemisch reaktive Gattung, etwa Atome, Radikale und Ionen aus einem relativ inerten molekularen Gas. Die Halbleiterstruktur 200 wird dieser reaktiven Gattung ausgesetzt. Das Ätzgas ist so ausgewählt, dass eine erzeugte Gattung chemisch mit dem Material der zu ätzenden Schicht 230 reagiert, wodurch ein flüchtiges Reaktionsprodukt erzeugt wird. Die Energie von Ionen, die auf die Halbleiterstruktur 200 auftreffen, kann durch Variieren der beim Erzeugen der Glimmladung angelegten Frequenz und/oder durch Anlegen einer Gleichspannung an das Substrat 201 gesteuert werden. Im Allgemeinen führt eine höhere Energie der Ionen zu einer größeren Anisotropie des Ätzprozesses.
In einer Ausführungsform der vorliegenden Erfindung, in der die Schicht 230 Siliziumnitrid und die zweite Schicht 229 Siliziumdioxid aufweist, kann eine selektive Trockenätzung des Materials der Schicht 230 mittels einem Ätzgas mit einer Mischung aus CHF₃ und O₂, CHF₂ und/oder CH₃F ausgeführt werden.
Da auf Grund der Bestrahlung des ersten Bereichs 230a der Schicht 230 mit Ionen die chemische Struktur des Materials in dem ersten Bereich 230a modifiziert ist im Vergleich zu der Struktur des Materials in dem zweiten Bereich 230b, wird der erste Bereich 230a mit einer höheren Ätzrate als der zweite Bereich 230b abgetragen. Da die Ätzrate, mit der das Material des ersten Bereichs 230a abgetragen wird, höher ist als die Ätzrate, mit der das Material des zweiten Bereichs 230b geätzt wird, wird der erste Bereich 230a rascher entfernt als der zweite Bereich 230b.
Der anisotrope Ätzvorgang wird angehalten, wenn Teile des zweiten Bereichs 230b der Materialschicht 230, der über im Wesentlichen horizontalen Bereichen des zweiten Transistorelements 260 angeordnet ist, entfernt sind. Auf Grund der Anisotropie des Ätzprozesses verbleiben jedoch Reste des zweiten Bereichs 230b der Schicht 230, der über steilen Bereichen des zweiten Transistorelements 260 angeordnet ist, auf der Halbleiterstruktur 200. Insbesondere verbleiben Reste der Materialschicht 230 benachbart zu den Versatzabstandselementen 221, 222 und bilden äußere Seitenwandabstandselemente 235, 236.
Auf Grund der höheren Ätzrate des ersten Bereichs 230a der Materialschicht 230 kann der erste Bereich 230a vollständig in dem anisotropen Ätzprozess entfernt werden. In anderen Ausführungsformen der vorliegenden Erfindung können Reste des ersten Bereichs 230a an den Flanken der Gateelektrode 207 zurückbleiben. Diese Reste beinhalten eine geringere Menge an Material als die äußeren Seitenwandabstandselemente 235, 236 des zweiten Transistorelements 260 und bilden äußere Seitenwandabstandselemente 233, 234, die kleiner sind als die äußeren Seitenwandabstandselemente 235, 236.
Der Unterschied zwischen den Ätzraten des ersten Bereichs 230a und des zweiten Bereichs 230b der Schicht 230 hängt von der bei der Modifizierung angewendeten Ionendosis ab. Je größer die Ionendosis ist, desto stärker wird die chemische Struktur des Materials in dem ersten Bereich im Vergleich zu dem nicht modifizierten Material in den zweiten Bereich 230b modifiziert. Da die Modifizierung des Materials eine höhere Ätzrate bewirkt, steigt der Unterschied zwischen den Ätzraten des ersten und des zweiten Bereichs mit der angewendeten Ionendosis an.
Ein geeigneter Wert der Ionendosis kann durch Experimente bestimmt werden. Dazu können Materialschichten ähnlich zu der Schicht 230 auf einer Vielzahl von Teststrukturen ähnlich der Halbleiterstruktur 200 abgeschieden werden. Ein erster Bereich jeder Materialschicht bedeckt ein erstes Transistorelement ähnlich zu dem Transistorelement 250, und ein zweiter Bereich jeder Materialschicht bedeckt ein zweites Transistorelement ähnlich zu dem Transistorelement 260. Der erste Bereich jeder Materialschicht wird durch Ionenbestrahlung des Teststrukturen modifiziert, wohingegen die zweiten Bereiche durch Masken geschützt sind und damit im Wesentlichen nicht modifiziert bleiben. Jede Teststruktur wird einer unterschiedlichen Ionendosis ausgesetzt. Anschließend werden die Teststrukturen anisotrop geätzt. Die Ätzung wird angehalten, nachdem im Wesentlichen horizontale Bereiche der zweiten Bereiche der Materialschichten entfernt sind. Nachfolgend wird für jede Teststruktur bestimmt, ob Reste des ersten Bereichs der Materialschicht benachbart zu der Gateelektrode des ersten Transistorelements vorhanden sind. Wenn Reste des ersten Bereichs vorhanden sind, wird deren Größe gemessen. Somit kann eine Ionendosis bestimmt werden, die so gestaltet ist, um im Wesentlichen ein Abtragen der Reste des ersten Bereichs der Materialschicht oder eine gewünschte Größe der Reste zu ergeben.
Nach der anisotropen Ätzung werden ein Sourcegebiet 237 und eine Draingebiet 238 des ersten Transistorelements 250 in dem aktiven Gebiet 205 gebildet. In ähnlicher Weise werden ein Sourcegebiet 239 und ein Draingebiet 240 des zweiten Transistorelements 260 in dem aktiven Gebiet 206 gebildet.
Die Herstellung der Sourcegebiete 237 und 239 und der Draingebiete 238, 240 kann mittels Ionenimplantation erfolgen.
In einigen Ausführungsformen der vorliegenden Erfindung ist das erste Transistorelement 250 ein n-Transistor und das zweite Transistorelement 260 ist ein p-Transistor. In derartigen Ausführungsformen kann das erste Transistorelement 250 durch eine Maske vor einer Bestrahlung der Halbleitestruktur 200 mit Ionen eines p-Dotierstoffes, etwa Bor, abgedeckt werden. Die Dotierstoffionen werden in Bereiche des aktiven Gebiets 206 eingeführt, die sodann das Sourcegebiet 239 und das Draingebiet 240 bilden. Die Maske schützt das erste Transistorelement 250 vor einer Bestrahlung mit Ionen.
Die Versatzabstandselemente 221, 222, die inneren Seitenwandabstandselemente 227, 228 und die äußeren Seitenwandabstandselemente 235, 236 absorbieren Ionen, die auf das zweite Transistorelement 260 auftreffen. Bereiche des aktiven Gebiets unterhalb der Versatzabstandselemente und der Seitenwandabstandselemente des zweiten Transistorelements 260 sind vor einem Ionenbeschuss geschützt. Somit sind das Sourcegebiet 239 und das Draingebiet 240 von den Seitenflächen der Gateelektrode 209 durch einen Abstand getrennt, der von der Dicke der Versatzabstandselemente 221, 222, der Dicke der inneren Seitenwandabstandselemente 227, 228 und der Dicke der äußeren Seitenwandabstandselemente 235, 236 abhängt.
Das Sourcegebiet 239 und das erweiterte Sourcegebiet 217 bilden zusammen ein Source des zweiten Transistorelements 260. Ein Drain des zweiten Transistorelements 260 ist durch das Draingebiet 240 und das erweiterte Draingebiet 218 gebildet.
Das Sourcegebiet 237 und das Draingebiet 238 des ersten Transistorelements 250 können durch Beschuss der Halbleiterstruktur 200 mit Ionen eines n-Dotierstoffes, etwa Arsen (AS), gebildet werden. Das zweite Transistorelement 260 wird dabei vor einem Ionenbeschuss mittels einer darauf ausgebildeten Maske geschützt. Die Ionen werden in Bereiche des aktiven Gebiets 205 eingeführt, die nicht von den Versatzabstandselementen 219, 220 und den inneren Seitenwandabstandselementen 225, 226 geschützt sind, und bilden das Sourcegebiet 237 und das Draingebiet 238. Wenn äußere Seitenwandabstandselemente 233, 234 in dem ersten Transistorelement 250 vorhanden sind, absorbieren die äußeren Seitenwandabstandselemente 233, 234 ebenso Ionen, die auf das erste Transistorelement 250 auftreffen. Somit sind das Sourcegebiet 237 und das Draingebiet 238 von der Gateelektrode 207 durch einen Abstand getrennt, der durch die Dicke der Versatzabstandselemente 219, 220, die Dicke der inneren Seitenwandabstandselemente 225, 226 und, wenn äußere Seitenwandabstandselemente 233, 234 vorgesehen sind, durch deren Dicke bestimmt ist.
In anderen Ausführungsformen der vorliegenden Erfindung kann das erste Transistorelement 250 ein p-Transistor und das zweite Transistorelement 260 ein n-Transistor sein. Alternativ können beide Transistorelemente 250, 260 n-Transistoren oder p-Transistoren sein. In derartigen Ausführungsformen kann die Gattung der Dotierstoffionen, die in die aktiven Gebiete 205, 206, die erweiterten Sourcegebiete 213, 217, die erweiterten Draingebiete 214, 218, die Sourcegebiete 237, 239 und die Draingebiete 240 eingeführt werden, an die Art des Transistorelements angepasst werden. Wenn das erste Transistorelement 250 und das zweite Transistorelement 260 Transistoren der gleichen Art sind, können die Source- und Draingebiete in beiden Transistoren gleichzeitig in einem einzigen Implantationsprozess gebildet werden.
Da das erste Transistorelement 250 keine äußeren Seitenwandabstandselemente aufweist oder, wenn äußere Seitenwandabstandselemente 233, 234 vorgesehen sind, diese äußeren Seitenwandabstandselemente dünner sind als die äußeren Seitenwandabstandselemente 235, 236 des zweiten Transistorelements 260, sind die Source- und Draingebiete des ersten Transistorelements 250 näher an der Gateelektrode als die Source- und Draingebiete des zweiten Transistorelements 260.
Somit ermöglicht es die vorliegende Erfindung, unterschiedliche Abstände zwischen dem Source- und Draingebiet und der Gateelektrode in unterschiedlichen Transistorelementen vorzusehen, ohne dass ein Bedarf besteht, einen zusätzlichen Ätzprozess zum Entfernen äußerer Seitenwandabstandselemente von einem der Transistorelemente durchzuführen. Folglich wird die zweite Beschichtung 239 in geringerem Maße als die zweite Beschichtung 129 beeinflusst, die in dem konventionellen Verfahren verwendet wird, wie dies zuvor mit Bezug zu den 1a bis 1c beschrieben ist.
Eine schematische Querschnittsansicht der Halbleiterstruktur 200 in einer noch weiteren Phase des Herstellungsprozesses ist in 2d gezeigt.
Die äußeren Seitenwandabstandselemente 233, 234, 235, 236 des ersten Transistorelements 250 und des zweiten Transistorelements 260 werden entfernt. Dies kann mittels eines Ätzprozesses bewerkstelligt werden, der so gestaltet ist, dass selektiv das Material der Schicht 230 entfernt wird, wobei eine Ätzrate des Materials der zweiten Beschichtung 229 wesentlich kleiner als eine Ätzrate des Materials der Schicht 230 ist. Da in dem erfindungsgemäßen Verfahren die zweite Beschichtung 229 von dem Ätzmittel zu einem geringeren Grade beeinflusst ist als die zweite Beschichtung 129, die in dem konventionellen Verfahren verwendet wird, kann die zweite Beschichtung 229 ausreichend sein, um die restliche Halbleiterstruktur 200 vor einem Angriff des Ätzmittels im Wesentlichen zu schützen.
Anschließend werden die erste Beschichtung 223 und die zweite Beschichtung 229 entfernt, was durch einen Ätzprozess bewerkstelligt werden kann, und es werden Metallsilizidgebiete 241, 242, 243, 244, 245, 246 in dem Source und dem Drain des ersten Transistorelements 250 und des zweiten Transistorelements 260 sowie in den Gateelektroden 207, 209 gebildet. Dies wird durch Abscheiden einer Schicht aus hochschmelzendem Metall und Ausführen einer Wärmebehandlung zur Initiierung einer chemischen Reaktion zwischen dem Metall und dem Silizium der Source- und Draingebiete und der Gateelektroden erreicht.
Da die äußeren Seitenwandabstandselemente 235, 236 von der Gateelektrode 209 entfernt wurden, ist in dem zweiten Transistorelement 260 der Abstand zwischen den Metallsilizidgebieten 244, 246 und der Gateelektrode 209 geringer als der Abstand zwischen den Sourcegebieten 239, 240 und der Gateelektrode 209. Der Abstand zwischen den Metallsilizidgebieten 244, 246 und der Gateelektrode 209 des zweiten Transistorelements 260 kann ungefähr gleich dem Abstand zwischen den Metallsilizidgebieten 241, 243 und den Gateelektrode 207 des ersten Transistorelements sein. Folglich kann die Leitfähigkeit des Source und des Drain des zweiten Transistorelements vorteilhafterweise ungefähr gleich zu jener des Source und des Drain des ersten Transistorelements 250 gemacht werden, wodurch unerwünschte Signalausbreitungsverzögerungen verringert werden.
Eine weitere Ausführungsform der vorliegenden Erfindung ist mit Bezug zu 3 beschrieben.
3 zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 300 in einer Phase des Herstellungsprozesses gemäß der vorliegenden Ausführungsform.
Flache Grabenisolationen 302, 303, 304 trennen aktive Gebiete 305, 306 eines ersten Transistorelements 350 und eines zweiten Transistorelements 360, die in einem Substrat 301 ausgebildet sind. Gateisolationsschichten 308, 310 trennen Gateelektrode 307 des ersten Transistorelements 350 und eine Gateelektrode 309 des zweiten Transistorelements 360 von dem aktiven Gebiet 305 bzw. dem aktiven Gebiet 306. Ein erweitertes Sourcegebiet 313 und ein erweitertes Draingebiet 314 sind in dem aktiven Gebiet 305 vorgesehen. In ähnlicher Weise sind in dem aktiven Gebiet 306 ein erweitertes Sourcegebiet 317 und ein erweitertes Draingebiet 318 gebildet. Versatzabstandselemente 319, 320, 321, 322 sind benachbart zu den Gateelektroden 307, 309 gebildet. Eine erste Beschichtung 323 trennt innere Seitenwandabstandselemente 325, 326 von der Gateelektrode 307 des ersten Transistorelements 350, und innere Seitenwandabstandselemente 327, 328 von der Gateelektrode 309 des zweiten Transistorelements 360. Diese Strukturelemente können durch bekannte Verfahren hergestellt werden, wie sie auch zuvor mit Bezug zu den 1a bis 1c beschrieben sind.
Eine zweite Beschichtung 329 und eine Materialschicht 330 werden dann auf der Halbleiterschicht 300 abgeschieden. Dies kann durch Verfahren geschehen, etwa die chemische Dampfabscheidung und plasmaunterstützte chemische Dampfabscheidung, die dem Fachmann vertraut sind. Die zweite Beschichtung 329 kann Siliziumdioxid aufweisen, und die Materialschicht 330 kann aus Siliziumnitrid aufgebaut sein.
In einigen Ausführungsformen der vorliegenden Erfindung kann die Materialschicht 330 eine Indikatorschicht 332 aufweisen, die in der Materialschicht 330 vorgesehen ist, wobei die Indikatorschicht 332 ein Indikatormaterial zusätzlich zu dem Material der Schicht 330 aufweist. Im Rest der Materialschicht 330 ist kein Indikatormaterial oder nur ein sehr geringer Anteil des Indikatormaterials vorhanden. In einer Ausführungsform der vorliegenden Erfindung, in der die Materialschicht 330 Siliziumnitrid aufweist, kann das Indikatormaterial Kohlenstoff enthalten.
Eine Maske 331 wird über dem zweiten Transistorelement 360 gebildet. Die Maske 331 kann Photolack aufweisen und kann mittels photolithographischer Verfahren hergestellt werden, die dem Fachmann bekannt sind. Die Maske 331 bedeckt einen ersten Bereich 330a der Materialschicht 330, der über dem ersten Transistorelement 350 angeordnet ist, nicht. Ein zweiter Bereich 330b der Materialschicht 330, der über dem zweiten Transistorelement 360 angeordnet ist, wird von der Maske 331 abgedeckt.
Es wird ein isotroper Ätzprozess ausgeführt. Beim isotropen Ätzen ist eine Ätzrate für Bereiche der Materialschicht 330, die über im Wesentlichen horizontalen Bereichen der Halbleiterstruktur 300 ausgebildet sind, im Wesentlichen gleich der Ätzrate von geneigten Bereichen der Materialschicht 330. Der isotrope Ätzprozess kann eine Trockenätzung beinhalten, wie dies zuvor beschrieben ist. Die Maske 331 schützt den zweiten Bereich 330b der Schicht 330, der über dem zweiten Transistorelement 360 angeordnet ist, davor, dass dieser von einem Ätzmittel angegriffen wird, das in dem isotropen Ätzprozess verwendet wird.
Die Ausführungsformen der vorliegenden Erfindung, in denen die Materialschicht 330 eine Indikatorschicht 332 aufweist, kann eine Emissionsintensität, die für eine chemische Reaktion zwischen dem Indikatormaterial und dem Ätzmittel repräsentativ ist, während des isotropen Ätzprozesses gemessen werden. Dies kann durch Messen einer Emissionsintensität zumindest einer Spektrallinie, die von einem Produkt einer chemischen Reaktion zwischen dem Ätzmittel und dem Indikatormaterial ausgesendet wird, bewerkstelligt werden, was durch für den Fachmann bekannte Verfahren geschehen kann. Die Emissionsintensität ist ein Maß für die Konzentration des Produkts, das für die Rate repräsentativ ist, bei der die chemische Reaktion verläuft.
In einer Ausführungsform der vorliegenden Erfindung, in der das Material der Schicht 330 Siliziumnitrid und das Indikatormaterial Kohlenstoff aufweist, kann die Messung der Emissionsintensität das Messen der Intensität einer Spektrallinie angeregter CN-Moleküle beinhalten.
In der anfänglichen Phase des Ätzprozesses wird eine geringe Emissionsintensität gemessen, da lediglich Bereiche der Materialschicht 330, die nicht der Indikatorschicht 332 entsprechen, mit dem Ätzmittel reagieren. Beim Abtrag des Materials des ersten Bereichs 330a der Materialschicht 330, wenn schließlich die Oberfläche der Schicht 330 sich der Halbleiterstruktur 300 nähert, bleibt die Emissionsintensität gering, bis die Oberfläche des ersten Bereichs 330a die Indikatorschicht 332 erreicht. Sodann reagiert das Indikatormaterial in der Indikatorschicht 332 mit dem Ätzmittel, was zu einer Erhöhung der gemessenen Emissionsintensität führt.
Der isotrope Ätzprozess wird vor einem vollständigen Entfernen des Bereichs 330a der Materialschicht 330 angehalten. Dies kann auf der Grundlage einer Detektion des Anstiegs der Emissionsintensität stattfinden.
Die Detektion des Anstiegs der Emissionsintensität kann so erfolgen, indem die gemessene Emissionsintensität mit einem ersten Schwellwert verglichen wird. Beispielsweise kann der Ätzprozess angehalten werden, sobald die Emissionsintensität den ersten Schwellwert übersteigt.
Ein Teil des ersten Bereichs 330a der Materialschicht 330 und ein Teil der Indikatorschicht 332, der darin enthalten ist, werden nicht weggeätzt und verbleiben auf dem ersten Transistorelement 350.
In weiteren Ausführungsformen der vorliegenden Erfindung kann eine Abnahme der Emissionsintensität anstelle eines Anstieges detektiert werden. Wenn der Ätzprozess nach dem Freilegen der Indikatorschicht 332 weitergeht, nimmt die gemessene Emissionsintensität auf einen sehr geringen Wert ab, da der Bereich der Indikatorschicht 332, der in dem ersten Bereich 330a der Materialschicht 330 angeordnet ist, vollständig entfernt ist.
Die Abnahme der Emissionsintensität kann detektiert werden, indem die Emissionsintensität mit einem zweiten Schwellwert verglichen wird, der kleiner als der maximale Wert der Emissionsintensität ist, der während des Ätzens der Indikatorschicht 332 auftritt. Der Ätzprozess kann dann gestoppt werden, sobald die Emissionsintensität unterhalb des zweiten Schwellwertes abfällt. Vorteilhafterweise erlaubt ein Anhalten des Ätzprozesses beim Erkennen einer Abnahme der Emissionsintensität ein wesentliches Entfernen des Bereichs der Indikatorschicht 332, der in dem ersten Bereich 330 der Materialschicht 330 enthalten ist, so dass mögliche nachteilige Auswirkungen, die durch das Vorhandensein des Indikatormaterials hervorgerufen werden können, minimiert werden.
Werte für den ersten und den zweiten Schwellwert können bestimmt werden, indem eine Reihe von Experimenten durchgeführt werden. In jedem Experiment wird ein Transistorelement oder eine andere geeignete Teststruktur, die von einer Schicht aus Material ähnlich zu der Schicht 330 bedeckt ist und eine Indikatorschicht aufweist, gebildet. Anschließend wird das Transistorelement einem Ätzmittel ausgesetzt, das ausgebildet ist, die Materialschicht selektiv zu entfernen. Der Ätzprozess wird nach einer vorbestimmten Ätzzeit beendet. In den einzelnen Experimenten werden unterschiedliche Ätzzeiten angewendet. Nach dem Ätzen werden die Feldeffekttransistoren untersucht, beispielsweise mittels Mikroskopie, um die Dicke der Materialschicht zu bestimmen, die auf dem Feldeffekttransistoren zurückbleibt, und um zu bestimmen, ob die Indikatorschicht freigelegt ist. Die Ergebnisse der Untersuchung der Feldeffekttransistoren werden mit den Emissionsintensitäten, die unmittelbar vor dem Beenden der Ätzprozesse gemessen werden, in Beziehung gesetzt, um typische Werte der Emissionsintensität zu ermitteln, die während des Ätzens der Indikatorschichten auftreten, die dann als Schwellwerte verwendet werden können.
In anderen Ausführungsformen der vorliegenden Erfindung kann der isotrope Ätzprozess nach einer vorbestimmten Ätzzeit angehalten werden, um eine vorbestimmte Menge des Materials des ersten Bereichs 330 der Materialschicht 330, der über dem ersten Transistorelement angeordnet ist, zu entfernen.
Vorteilhafterweise wird in dem isotropen Ätzprozess die zweite Beschichtung 329 nicht von dem verwendeten Ätzmittel beeinflusst, da ein Teil der Schicht 330 auf dem ersten Transistorelement 350 verbleibt und einen Kontakt zwischen dem Ätzmittel und der zweiten Beschichtung 329 verhindert.
Nach dem isotropen Ätzprozess wird die Maske 331 entfernt und es wird ein anisotroper Ätzprozess durchgeführt, der ebenso einen Trockenätzprozess enthalten kann. Ähnlich zu dem anisotropen Ätzprozess, der in dem mit Bezug zu den 2a bis 2d beschriebenen Herstellungsprozess durchgeführt wird, wird der anisotrope Ätzprozess angehalten, wenn Bereiche der Materialschicht 330, die über im Wesentlichen horizontalen Bereichen des zweiten Transistorelements 360 angeordnet sind, im Wesentlichen entfernt sind.
Auf Grund der Anisotropie des Ätzprozesses verbleiben Reste des zweiten Bereichs 330b der Materialschicht 330, der über den inneren Seitenwandabstandselementen 327, 328 angeordnet ist, auf der Oberfläche des Substrats 301 und bilden äußere Seitenwandabstandselemente (nicht gezeigt) ähnlich zu den äußeren Seitenwandabstandselementen 235, 236, die in 2c gezeigt sind.
In dem isotropen Ätzprozess wurde die Dicke des ersten Bereichs 330a der Schicht 330 verringert. Daher wird der erste Bereich 330a in dem anisotropen Ätzprozess rascher als der zweite Bereich 330b abgetragen. Somit kann der erste Bereich 330a vollständig in dem anisotropen Ätzprozess entfernt werden. In anderen Ausführungsformen der vorliegenden Erfindung können Reste des ersten Bereichs 330a auf der Oberfläche der Halbleiterstruktur 301 verbleiben und äußere Seitenwandabstandselemente an den Flanken der Gateelektrode 307 des ersten Transistorelements 350 bilden, die dann kleiner als die äußeren Seitenwandabstandselemente an der Gateelektrode 309 des zweiten Transistorelements 360 sind, ähnlich wie die äußeren Seitenwandabstandselemente 233, 234, die in 2c gezeigt sind.
Ähnlich zu der Ausführungsform der vorliegenden Erfindung, die mit Bezug zu den 2a bis 2d beschrieben ist, werden nach dem anisotropen Ätzprozess Ionenimplantationen ausgeführt, um Source- und Draingebiete in den aktiven Gebieten 305, 306 zu bilden. Danach werden Silizidgebiete ähnlich zu den Silizidgebieten 241, 242, 243, 244, 245, 246, die in 2d gezeigt sind, in den Sourcegebieten, den Draingebieten und in den Gateelektroden des ersten Transistorelements 350 und des zweiten Transistorelements 360 gebildet.
Auf Grund des Fehlens äußerer Seitenwandabstandselemente an der Gateelektrode 307 des ersten Transistorelements 350 oder auf Grund der geringeren Größe der äußeren Seitenwandabstandselemente des ersten Transistorelements 350 im Vergleich zu jenen des zweiten Transistorelements 360 ist ein Abstand zwischen dem Source- bzw. Draingebiet des zweiten Transistorelements 360 und der Gateelektrode 309 größer als der Abstand zwischen dem Source- bzw. Draingebiet des ersten Transistorelements 350 und der Gateelektrode 307. Ähnlich wie bei den zuvor mit Bezug zu den 2a bis 2d beschriebenen Ausführungsformen der vorliegenden Erfindung besteht kein Bedarf, einen weiteren Ätzprozess zum Entfernen der äußeren Seitenwandabstandselemente des ersten Transistorelements 350 nachfolgend zur Herstellung der äußeren Seitenwandabstandselemente auszuführen.
Die äußeren Seitenwandabstandselemente in dem zweiten Transistorelement 360 und in dem ersten Transistorelement 350 werden vor der Herstellung der Silizidgebiete entfernt. Somit liegen die Silizidgebiete in den Source- und Draingebieten der Transistorelemente 350, 360, insbesondere in dem zweiten Transistorelement 360, näher an den Gateelektroden 307, 309 als in den konventionellen Verfahren, wodurch vorteilhafterweise der Widerstand des Source- und Draingebietes verringert wird.
Die vorliegende Erfindung ist nicht auf die Ausführungsformen eingeschränkt, in denen das erste und das zweite Transistorelement sowohl Versatzabstandselemente als auch innere Abstandselemente aufweisen. In anderen Ausführungsformen der vorliegenden Erfindung können Abstandselemente selektiv benachbart zu der Gateelektrode des zweiten Transistorelements gebildet werden, ohne dass sowohl Versatzabstandselemente als auch innere Seitenwandabstandselemente zwischen den Abstandselementen und der Gateelektrode vorhanden sind. Dazu kann eine Materialschicht über dem ersten und dem zweiten Transistorelement abgeschieden werden. Dann wird ähnlich zu den zuvor beschriebenen Ausführungsformen der vorliegenden Erfindung ein erster Teil der Schicht modifiziert, was durch Beschießen des ersten Bereichs mit Ionen oder mittels eines isotropen Ätzprozesses, der selektiv zur Verringerung einer Dicke des ersten Bereichs ausgeführt wird, erreicht werden kann. Nachfolgend wird ein Ätzprozess ausgeführt, der ausgebildet ist, den ersten Bereich der Materialschicht rascher als den nicht modifizierten zweiten Bereich der über dem zweiten Transistorelement angeordneten Materialschicht abzutragen, wie dies zuvor beschrieben ist.
In einem Verfahren gemäß der vorliegenden Erfindung müssen das erste Transistorelement und das zweite Transistorelement nicht notwendigerweise nahe beieinander angeordnet sein, wie dies in den 2a bis 2d und 3 gezeigt ist. In anderen Ausführungsformen können die Transistorelemente in unterschiedlichen Gebieten eines Substrats vorgesehen sein. In einigen Ausführungsformen umfasst das Substrat eine Halbleiterscheibe mit einer Vielzahl von Chipflächen. In derartigen Ausführungsformen können das erste und das zweite Transistorelement auf der gleichen Chipfläche oder diese können in unterschiedlichen Chipflächen vorgesehen sein.

Claims

Verfahren zur Herstellung einer Halbleiterstruktur, mit: Bereitstellen eines Substrats (201), das ein erstes Transistorelement (250) und ein zweites Transistorelement (260) aufweist, wobei jedes Transistorelement (250, 260) eine Gateelektrode (207, 209) umfasst, die an ihren Seiten innere Seitenwandabstandselemente (225, 226, 227, 228) aufweist; Abscheiden einer Materialschicht (230), über dem ersten Transistorelement (250) und dem zweiten Transistorelement (260); Modifizieren eines ersten Bereichs (230a) der Materialschicht (230), der über dem ersten Transistorelement (250) angeordnet ist; Ausführen eines Ätzprozesses, wobei der Ätzprozess und das Modifizieren so ausgebildet sind, dass der modifizierte erste Bereich (230a) der Materialschicht (230) mit einer höheren Ätzrate als ein nicht modifizierter zweiter Bereich (230b) der Materialschicht (230), der über dem zweiten Transistorelement (260) angeordnet ist, abgetragen wird, wobei der Ätzprozess anisotrop ist und wobei der Ätzprozess beendet wird, nachdem Bereiche der Materialschicht, die über horizontalen Bereichen des zweiten Transistorelements (260) angeordnet sind, entfernt sind, wobei Reste der Materialschicht (230), die äußere Seitenwandabstandselemente (233, 234, 235, 236) umfassen, die sich neben den inneren Seitenwandabstandselementen (225, 226, 227, 228) befinden, verbleiben; Implantieren von Ionen mindestens eines Dotierstoffmaterials in das erste Transistorelement (250) und/oder das zweiten Transistorelement (260) nach dem Ätzprozess; Ausführen eines zweiten Ätzprozesses, der ausgebildet ist, die Reste der Materialschicht (230) zu entfernen, wobei der zweite Ätzprozess nach der Ionenimplantation durchgeführt wird; und Abscheiden einer Schicht aus hochschmelzendem Metall nach dem zweiten Ätzprozess und Ausführen einer Wärmebehandlung.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1, wobei das Modifizieren des ersten Bereichs (230a) der Materialschicht (230) durch Ionenimplantation ausgeführt wird.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 2, das ferner das Bilden einer Maske (231) über dem zweiten Transistorelement (260) umfasst, wobei die Herstellung der Maske (231) vor der Implantation von Ionen ausgeführt wird.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 3, das ferner Entfernen der Maske (231) nach der Implantation der Ionen umfasst.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1, das ferner Bilden einer Beschichtung (229) vor dem Abscheiden der Materialschicht (230) umfasst.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1, wobei die Materialschicht (230) Siliziumnitrid aufweist.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 3, wobei die Maske (231) Photolack aufweist.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1, wobei das erste Transistorelement (250) ein n-Transistor und das zweite Transistorelement (260) ein p-Transistor ist.
Verfahren zur Herstellung einer Halbleiterstruktur, mit: Bereitstellen eines Substrats (301), das ein erstes Transistorelement (350) und ein zweites Transistorelement (360) aufweist, wobei jedes Transistorelement (350, 360) eine Gateelektrode (307, 309) umfasst, die an ihren Seiten innere Seitenwandabstandselemente (325, 326, 327, 328) aufweist; Abscheiden einer Materialschicht (330) über dem ersten Transistorelement (350) und dem zweiten Transistorelement (360); Bilden einer Maske (331) über dem zweiten Transistorelement (360); danach Ausführen eines isotropen Ätzprozesses, wobei der isotrope Ätzprozess vor einem vollständigen Entfernen eines Bereichs (330a) der Materialschicht, der über dem ersten Transistorelement (350) angeordnet ist, beendet wird; danach Entfernen der Maske (331); danach Ausführen eines anisotropen Ätzprozesses, wobei der anisotrope Ätzprozess angehalten wird, nachdem Bereiche (330b) der Materialschicht (330), die über horizontalen Bereichen des zweiten Transistorelements (360) angeordnet sind, entfernt sind, wobei die Reste der Materialschicht (330), die äußere Seitenwandabstandselemente umfassen, die sich neben den inneren Seitenwandabstandselementen befinden, verbleiben; Implantieren von Ionen mindestens eines Dotierstoffmaterials in das erste Transistorelement (350) und/oder das zweiten Transistorelement (360) nach dem anisotropen Ätzprozess; Ausführen eines dritten Ätzprozesses, der ausgebildet ist, die Reste der Materialschicht (330) zu entfernen, wobei der dritte Ätzprozess nach der Ionenimplantation durchgeführt wird; und Abscheiden einer Schicht aus hochschmelzendem Metall nach dem dritten Ätzprozess und Ausführen einer Wärmebehandlung.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 9, das ferner Bilden einer Beschichtung (329) vor dem Abscheiden der Materialschicht (330) umfasst.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 9, wobei die Materialschicht (330) Silizidnitrid enthält.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 9, wobei die Maske Fotolack aufweist.
Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 9, wobei das erste Transistorelement ein n-Transistor und das zweite Transistorelement ein p-Transistor ist.