JPS63244683A - 電界効果型半導体装置およびその製造方法 - Google Patents
電界効果型半導体装置およびその製造方法Info
- Publication number
- JPS63244683A JPS63244683A JP7913487A JP7913487A JPS63244683A JP S63244683 A JPS63244683 A JP S63244683A JP 7913487 A JP7913487 A JP 7913487A JP 7913487 A JP7913487 A JP 7913487A JP S63244683 A JPS63244683 A JP S63244683A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- semiconductor substrate
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 230000005669 field effect Effects 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims abstract description 45
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000007772 electrode material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は電界効果型半導体装置およびその製造方法に
関し、特にドレイン層が高濃度および低濃度不純物拡散
層よりなる半導体装置に関するものである。
関し、特にドレイン層が高濃度および低濃度不純物拡散
層よりなる半導体装置に関するものである。
[従来の技術]
電界効果型半導体装置の微細化に伴なって、問題となる
ホットキャリア現象を防止できる構造としてL D D
(L Iahtly D oped D rai
n −5ource)構造が、注目されている。ここで
LDD構造とは、ソースおよびドレイン領域がそれぞれ
高濃度および低濃度領域よりなる2重構造になっている
ものである。
ホットキャリア現象を防止できる構造としてL D D
(L Iahtly D oped D rai
n −5ource)構造が、注目されている。ここで
LDD構造とは、ソースおよびドレイン領域がそれぞれ
高濃度および低濃度領域よりなる2重構造になっている
ものである。
第2A図〜第2H図は従来のLDD構造を有する電界効
果型半導体装置の概略製造工程図である。
果型半導体装置の概略製造工程図である。
以下、図を参照して製造方法について説明する。
たとえば、シリコンよりなる半導体基板1を選択的に酸
化して分離酸化膜2を形成し、フィールド領域を形成す
る。形成されたフィールド領域の半導体基板1上に全面
にゲート絶縁膜5を形成した後、トランジスタのしきい
値電圧(Vth)制御用の不純物のイオン注入4を半導
体基板1に対して行なう(第2A図参照)。
化して分離酸化膜2を形成し、フィールド領域を形成す
る。形成されたフィールド領域の半導体基板1上に全面
にゲート絶縁膜5を形成した後、トランジスタのしきい
値電圧(Vth)制御用の不純物のイオン注入4を半導
体基板1に対して行なう(第2A図参照)。
次に分離鮫化躾2上を含み、ゲート絶縁膜5上全面にゲ
ート電極となるゲート電極用材料8を形成(第2B図参
照)した後、さらに、ゲート電極用材料8上にレジスト
13を形成し、これをゲート電極の幅に対応すべく写真
製版法等でパターニングする(第2C図参照)。
ート電極となるゲート電極用材料8を形成(第2B図参
照)した後、さらに、ゲート電極用材料8上にレジスト
13を形成し、これをゲート電極の幅に対応すべく写真
製版法等でパターニングする(第2C図参照)。
バターニングされたレジスト13をマスクとして露出し
ているゲート電極用材料8を除去してゲート11ti9
とした後、これをマスクとしてn−(低濃度)領域形成
用のイオン注入6を半導体基板1に対して行なう(第2
D図参照)。
ているゲート電極用材料8を除去してゲート11ti9
とした後、これをマスクとしてn−(低濃度)領域形成
用のイオン注入6を半導体基板1に対して行なう(第2
D図参照)。
次に、熱処理を施してイオン注入された領域を活性化さ
せてn−@域7とした後、ゲート電極9上を含み、シリ
コン基板′1上全面に酸化1114を形成する(第2E
図参照)。
せてn−@域7とした後、ゲート電極9上を含み、シリ
コン基板′1上全面に酸化1114を形成する(第2E
図参照)。
続いて、酸化1114を異方性エツチング法等によって
異方的に除去してゲート電極9の側壁のみに残しく第2
F図参照)、これとゲート電極9等をマスクとしてn”
(高濃度)領域形成用の不純物のイオン注入10を半導
体基板1に対して行なう(第2G図参照)。
異方的に除去してゲート電極9の側壁のみに残しく第2
F図参照)、これとゲート電極9等をマスクとしてn”
(高濃度)領域形成用の不純物のイオン注入10を半導
体基板1に対して行なう(第2G図参照)。
最後に、所定の熱処理を施してイオン注入された領域を
活性化させてn+領域11a、11b。
活性化させてn+領域11a、11b。
12とすると、その隣りにはn+領域形成用のイオンが
注入されていないn−領域7a〜7dが併存する、LD
D構造が完成する(第2H図参照)。
注入されていないn−領域7a〜7dが併存する、LD
D構造が完成する(第2H図参照)。
以下、残存の酸化1114を除去して電極配線等を形成
するが図示は省略する。
するが図示は省略する。
[発明が解決しようとする問題点]
第3図は完成したLDD構造を有する電界効果型半導体
装置の概略断面図である。
装置の概略断面図である。
符号は第2A図〜第2H図において示したものと同一の
ものを示している。本図をもとに従来の装置の問題点を
説明する。
ものを示している。本図をもとに従来の装置の問題点を
説明する。
ドレイン側に形成されたn−領域7aはドレイン電界を
緩和して耐圧を上げ、ホットキャリアの注入を防止(こ
の場合はホットエレクトロン現象の防止)する役目を果
たしているが、一方間時に形成されるソース側のn−領
域7Cはその高抵抗の影響で装置の微細化にもかかわら
ず、電流利得(GW)が向上せず、電界効果型半導体装
置に要求される高速のスイッチング特性が得られないの
である。
緩和して耐圧を上げ、ホットキャリアの注入を防止(こ
の場合はホットエレクトロン現象の防止)する役目を果
たしているが、一方間時に形成されるソース側のn−領
域7Cはその高抵抗の影響で装置の微細化にもかかわら
ず、電流利得(GW)が向上せず、電界効果型半導体装
置に要求される高速のスイッチング特性が得られないの
である。
これは、具体的にはソース側のn−領域7Cはn+領域
11aに比べて不純物濃度が低いので電子の移動に対し
て抵抗となることに起因する。
11aに比べて不純物濃度が低いので電子の移動に対し
て抵抗となることに起因する。
すなわち、LDD構造においては必要とされるn−領域
はドレイン側においてのみであり、ソース側のn−領域
はかえって装置特性を劣化させるのである。
はドレイン側においてのみであり、ソース側のn−領域
はかえって装置特性を劣化させるのである。
この発明はかかる問題点を解決するためになされたもの
で、LDD構造としてドレイン側のみにn−領域を形成
し、LDDの特性はそのままに高速のスイッチング特性
も併せて有した電界効果型半導体装置およびその製造方
法を提供することを目的とする。
で、LDD構造としてドレイン側のみにn−領域を形成
し、LDDの特性はそのままに高速のスイッチング特性
も併せて有した電界効果型半導体装置およびその製造方
法を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る電界効果型半導体装置は、半導体基板に
形成された溝の側壁にゲート電極を設け、溝の底部には
ゲート電極下において低濃度不純物拡散領域を、ゲート
電極下を除いたところにおいて高濃度不純物拡散領域を
形成してドレイン領域とし、さらに半導体基板表面には
高濃度不純物拡散層を形成してソース領域としたもので
ある。
形成された溝の側壁にゲート電極を設け、溝の底部には
ゲート電極下において低濃度不純物拡散領域を、ゲート
電極下を除いたところにおいて高濃度不純物拡散領域を
形成してドレイン領域とし、さらに半導体基板表面には
高濃度不純物拡散層を形成してソース領域としたもので
ある。
また、この発明に係る製造方法は、半導体基板に形成さ
れた溝の底部に低濃度不純物拡散層を形成した後、溝の
側面のみにゲート電極を形成してこれをマスクとして溝
の露出した底部と半導体基板表面に高濃度不純物拡散層
を形成するものである。
れた溝の底部に低濃度不純物拡散層を形成した後、溝の
側面のみにゲート電極を形成してこれをマスクとして溝
の露出した底部と半導体基板表面に高濃度不純物拡散層
を形成するものである。
形成後、溝の底部側をドレイン領域、半導体基板表面側
をソース領域として使用するものである。
をソース領域として使用するものである。
[作用]
この発明の電界効果型半導体装置においては、ドレイン
領域のみ低濃度不純物拡散層が含まれるが、ソース領域
にはそれが含まれないため、LDD41t造のホットキ
ャリアの注入防止の特性をそのままにスイッチング特性
を向上させる。
領域のみ低濃度不純物拡散層が含まれるが、ソース領域
にはそれが含まれないため、LDD41t造のホットキ
ャリアの注入防止の特性をそのままにスイッチング特性
を向上させる。
また、この発明の製造方法においては、ドレイン領域と
なる溝の底部はゲート電極がマスクとなって低濃度不純
物拡散領域が形成されるが、ソース11IwIとなる半
導体基板表面はマスクとなるものはなく低濃度不純物拡
散領域が形成されず、高濃度不純物ia1wA域のみ形
成される。
なる溝の底部はゲート電極がマスクとなって低濃度不純
物拡散領域が形成されるが、ソース11IwIとなる半
導体基板表面はマスクとなるものはなく低濃度不純物拡
散領域が形成されず、高濃度不純物ia1wA域のみ形
成される。
〔実施例]
第1A図〜第1F図はこの発明の一実施例を示す概略断
面図である。
面図である。
以下、図を参照してこの発明の製造方法について説明す
る。
る。
たとえば、シリコンよりなる半導体基板1を選択的に酸
化して分離鹸化膜2とし、フィールド領域を形成する。
化して分離鹸化膜2とし、フィールド領域を形成する。
形成されたフィールド領域の所望の位置に溝3を形成し
た凌、しきいi1′4圧(V th)をIjlJ tl
するための不純物のイオン注入4を溝3内部も含めて半
導体基板1に対して行なう。イオン注入後溝3内面も含
み、半導体基板1の表面全体にゲート絶縁115を形成
する〈第1A図参照)。
た凌、しきいi1′4圧(V th)をIjlJ tl
するための不純物のイオン注入4を溝3内部も含めて半
導体基板1に対して行なう。イオン注入後溝3内面も含
み、半導体基板1の表面全体にゲート絶縁115を形成
する〈第1A図参照)。
次に、n−(低濃度)領域形成用の不純物のイオン注入
6を溝3の底部を含み半導体基板1に対して行ないく第
1B図参照)、所定の熱処理を施してn−領域7を形成
した後、溝3内部を含めて半導体基板1上にゲート電極
となるゲート電極用材料8を形成する(第1C図参照)
。
6を溝3の底部を含み半導体基板1に対して行ないく第
1B図参照)、所定の熱処理を施してn−領域7を形成
した後、溝3内部を含めて半導体基板1上にゲート電極
となるゲート電極用材料8を形成する(第1C図参照)
。
形成されたゲート電極用材料8を異方性エツチング法等
で溝3の底部に対して異方的に除去すると、溝3の側面
のみにゲート電tfI9として残る(第1D図参照)。
で溝3の底部に対して異方的に除去すると、溝3の側面
のみにゲート電tfI9として残る(第1D図参照)。
さらに、n”(高1度)WA域形成用の不純物のイオン
注入10を満3の底部においてはゲート電極9をマスク
として、半導体基板1表面においては全面に対して行な
う(第1E図参照)。
注入10を満3の底部においてはゲート電極9をマスク
として、半導体基板1表面においては全面に対して行な
う(第1E図参照)。
最債に、所定の熱処理を施すと半導体基板1表面GCG
;tn”l域(ソース)11a、11bが溝3の底部に
はn+領R(ドレイン)12およびn−領域7a、7b
が併存して形成される。すなわち、n+領域11aをソ
ースとし、n−領域7aを含むn+領域12をドレイン
とする電界効果型半導体装置LDD Tr、■および
同様な構成よりなるL D o T r、@の2つの
装置が形成されることになる〈第1F図参照)。
;tn”l域(ソース)11a、11bが溝3の底部に
はn+領R(ドレイン)12およびn−領域7a、7b
が併存して形成される。すなわち、n+領域11aをソ
ースとし、n−領域7aを含むn+領域12をドレイン
とする電界効果型半導体装置LDD Tr、■および
同様な構成よりなるL D o T r、@の2つの
装置が形成されることになる〈第1F図参照)。
なお、上記実施例では溝の両側面にゲート電極を形成し
て2つの装置としたが、溝の片側側面のみにゲート電極
を形成した1つの装置としても同様の効果を貴する。
て2つの装置としたが、溝の片側側面のみにゲート電極
を形成した1つの装置としても同様の効果を貴する。
また、上記実施例では溝形成後、しきい値電圧(V t
h)制御用のイオン注入を行な7ているが、これは装置
によっては必ずしも必要でない。
h)制御用のイオン注入を行な7ているが、これは装置
によっては必ずしも必要でない。
なお、上記実施例ではp型の電界効果型半導体装置を例
にしているが、p型の電界効果型半導体装置にも適用で
きることは言うまでもない。
にしているが、p型の電界効果型半導体装置にも適用で
きることは言うまでもない。
[発明の効果〕
この発明の電界効果型半導体装置は以上説明したとおり
、LDD構造におけるソース領域には低濃度不純物拡散
層を形成しないので、ホットキャリア現象の発生を抑え
ながら高速のスイッチング特性を有した高性能かつ高信
頼性の電界効果型半導体装置となる効果がある。
、LDD構造におけるソース領域には低濃度不純物拡散
層を形成しないので、ホットキャリア現象の発生を抑え
ながら高速のスイッチング特性を有した高性能かつ高信
頼性の電界効果型半導体装置となる効果がある。
また、この発明の製造方法は、以上説明したとおりドレ
イン領域となる溝の底部のみゲート電極をマスクとして
低濃度不純物拡散層を残すので、ソース領域にはこれを
含まない電界効果型半導体装置が、確実に精度良く製造
できる効果がある。
イン領域となる溝の底部のみゲート電極をマスクとして
低濃度不純物拡散層を残すので、ソース領域にはこれを
含まない電界効果型半導体装置が、確実に精度良く製造
できる効果がある。
第1A図〜第1F図はこの発明の一実施例を示す概略製
造工程図、第2A図〜第2H図は従来の製造方法による
概略製造工程図、第3図は従来のLDD構造を有する電
界効果型半導体装置の概略断面図である。 図において、1は半導体基板、3は溝、5はゲート絶縁
膜、6はイオン注入、7はn−領域、8はゲート電極用
材料、9はゲート電極、10はイオン注入、118.1
1bは0+領域<’t−ス>、12はn+領領域ドレイ
ン)である。 なお、各図中同一符号は同一または相当部分を示す。
造工程図、第2A図〜第2H図は従来の製造方法による
概略製造工程図、第3図は従来のLDD構造を有する電
界効果型半導体装置の概略断面図である。 図において、1は半導体基板、3は溝、5はゲート絶縁
膜、6はイオン注入、7はn−領域、8はゲート電極用
材料、9はゲート電極、10はイオン注入、118.1
1bは0+領域<’t−ス>、12はn+領領域ドレイ
ン)である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (9)
- (1)半導体基板と、 前記半導体基板に形成された溝と、 前記溝の内面を含み、前記半導体基板上に形成された絶
縁膜と、 前記溝の側壁に形成されたゲート電極と、 前記ゲート電極下を除いた前記溝の底部に形成された高
濃度不純物拡散層と、 前記ゲート電極下の前記溝の底部に形成された低濃度不
純物拡散層と、 前記半導体基板の表面に形成された高濃度不純物拡散層
とを備えた、電界効果型半導体装置。 - (2)前記溝の底部の一部と、前記半導体基板の表面に
形成される高濃度不純物拡散層の不純物濃度は同一であ
る、特許請求の範囲第1項記載の電界効果型半導体装置
。 - (3)前記半導体基板の表面に形成される高濃度不純物
拡散層はソース領域を構成し、前記溝の底部に形成され
た低濃度不純物拡散層および高濃度不純物拡散層はドレ
イン領域を構成する、特許請求の範囲第1項または第2
項に記載の電界効果型半導体装置。 - (4)半導体基板表面に溝を形成する工程と、前記溝の
内面を含み、前記半導体基板上全面に絶縁膜を形成する
工程と、 前記溝の底部にその一部が低濃度不純物拡散層になる第
1の不純物拡散層を形成する工程と、前記溝の側面にゲ
ート電極となる層を形成する工程と、 前記層によつて露出している前記溝の底部に高濃度不純
物拡散層になる第2の不純物拡散層を形成する工程と、 前記半導体基板表面に第3の不純物拡散層を形成する工
程とを備えた、電界効果型半導体装置の製造方法。 - (5)前記層を形成する工程は、 前記溝内部を含み、前記半導体基板上に前記層となるゲ
ート電極用材料を形成する工程と、形成された前記ゲー
ト電極用材料を前記溝の底部に対して異方的に除去する
工程とからなる、特許請求の範囲第4項記載の電界効果
型半導体装置の製造方法。 - (6)前記第2の不純物拡散層は、前記層をマスクとし
て、イオン注入法によつて形成する、特許請求の範囲第
4項または第5項記載の電界効果型半導体装置の製造方
法。 - (7)前記第2の不純物拡散層および前記第3の不純物
拡散層は同時に形成され、かつ不純物濃度は同一である
、特許請求の範囲第4項、第5項または第6項記載の電
界効果型半導体装置の製造方法。 - (8)前記ゲート電極用材料は、異方性エッチング法に
よって除去される、特許請求の範囲第5項記載の電界効
果型半導体装置の製造方法。 - (9)前記半導体基板表面に形成される第3の不純物拡
散層は、ソース領域を構成し、前記溝の底部に形成され
る第1および第2の不純物拡散層はドレイン領域を構成
する、特許請求の範囲第4項記載の電界効果型半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7913487A JPS63244683A (ja) | 1987-03-30 | 1987-03-30 | 電界効果型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7913487A JPS63244683A (ja) | 1987-03-30 | 1987-03-30 | 電界効果型半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63244683A true JPS63244683A (ja) | 1988-10-12 |
Family
ID=13681482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7913487A Pending JPS63244683A (ja) | 1987-03-30 | 1987-03-30 | 電界効果型半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63244683A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
JPH03112165A (ja) * | 1989-09-27 | 1991-05-13 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JPH0480968A (ja) * | 1990-07-24 | 1992-03-13 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
US5504359A (en) * | 1990-10-31 | 1996-04-02 | Texas Instruments Incorporated | Vertical FET device with low gate to source overlap capacitance |
US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
JPH11284192A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 縦型薄膜トランジスタおよびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057971A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS60136369A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPS61253865A (ja) * | 1985-05-02 | 1986-11-11 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-30 JP JP7913487A patent/JPS63244683A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057971A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS60136369A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPS61253865A (ja) * | 1985-05-02 | 1986-11-11 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
JPH03112165A (ja) * | 1989-09-27 | 1991-05-13 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JPH0480968A (ja) * | 1990-07-24 | 1992-03-13 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
US5504359A (en) * | 1990-10-31 | 1996-04-02 | Texas Instruments Incorporated | Vertical FET device with low gate to source overlap capacitance |
US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
US5663083A (en) * | 1995-01-18 | 1997-09-02 | Lsi Logic Corporation | Process for making improved MOS structure with hot carrier reduction |
US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
US5925909A (en) * | 1995-08-01 | 1999-07-20 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process and structures |
JPH11284192A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 縦型薄膜トランジスタおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10150195A (ja) | Mosfet及びその製造方法 | |
JPH10178104A (ja) | Cmosfet製造方法 | |
JP2003197765A (ja) | 半導体装置およびその製造方法 | |
JP2002124671A (ja) | 半導体装置とその製造方法 | |
JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
JPH0324735A (ja) | 半導体装置の製造方法 | |
JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
JPS63244683A (ja) | 電界効果型半導体装置およびその製造方法 | |
JP3057439B2 (ja) | 半導体デバイスの製造方法 | |
JPS6025028B2 (ja) | 半導体装置の製造方法 | |
JPS63227059A (ja) | 半導体装置およびその製造方法 | |
JPH0472770A (ja) | 半導体装置の製造方法 | |
JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPS6211277A (ja) | 半導体集積回路の製造方法 | |
JPH0290567A (ja) | 半導体装置とその製造方法 | |
JPH0475388A (ja) | 半導体装置およびその製造方法 | |
JPH05283425A (ja) | Mis型半導体装置の製造方法 | |
JP2003115585A (ja) | 半導体装置の製造方法 | |
JPH03296272A (ja) | 半導体装置の製造方法 | |
JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JP2003059941A (ja) | Mos型トランジスタ及びその製造方法 |