JP3485983B2 - 薄膜トランジスタの構造及びその製造方法 - Google Patents
薄膜トランジスタの構造及びその製造方法Info
- Publication number
- JP3485983B2 JP3485983B2 JP33532694A JP33532694A JP3485983B2 JP 3485983 B2 JP3485983 B2 JP 3485983B2 JP 33532694 A JP33532694 A JP 33532694A JP 33532694 A JP33532694 A JP 33532694A JP 3485983 B2 JP3485983 B2 JP 3485983B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- gate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子である薄膜
トランジスタに係り、特にＳＲＡＭのメモリセルに適す
るようにした薄膜トランジスタの構造及びその製造方法
に関する。
トランジスタに係り、特にＳＲＡＭのメモリセルに適す
るようにした薄膜トランジスタの構造及びその製造方法
に関する。
【０００２】
【従来の技術】一般的に薄膜トランジスタは、１Ｍ級以
上のＳＲＡＭ素子で負荷抵抗の代わりに用いられ、また
は液晶表示素子で各画素領域の画像データ信号をスイッ
チングするスイッチング素子として広く用いられてい
る。
上のＳＲＡＭ素子で負荷抵抗の代わりに用いられ、また
は液晶表示素子で各画素領域の画像データ信号をスイッ
チングするスイッチング素子として広く用いられてい
る。
【０００３】高品質のＳＲＡＭを作るためには、薄膜ト
ランジスタのオフ電流が減少しオン電流は増加しなけれ
ばならない。これにより、ＳＲＡＭセルの消費電力を減
少することができ、記憶特性を向上させることができ
る。このような原理によって最近オン／オフ電流比を向
上させるための研究が活発に行われている。
ランジスタのオフ電流が減少しオン電流は増加しなけれ
ばならない。これにより、ＳＲＡＭセルの消費電力を減
少することができ、記憶特性を向上させることができ
る。このような原理によって最近オン／オフ電流比を向
上させるための研究が活発に行われている。
【０００４】このようにオン／オフ電流比を向上させる
ための従来の薄膜トランジスタの製造方法を添付図面と
ともに説明する。図１は従来の薄膜トランジスタの工程
断面図である。従来のＭＯＳ薄膜トランジスタは、ボト
ムゲートを基本にしたボデイ・ポリシリコンの固相成長
によって結晶粒径を大きくして製造した。この際の固相
成長方法は、６００℃付近で２４時間程度の長時間熱処
理を行った。
ための従来の薄膜トランジスタの製造方法を添付図面と
ともに説明する。図１は従来の薄膜トランジスタの工程
断面図である。従来のＭＯＳ薄膜トランジスタは、ボト
ムゲートを基本にしたボデイ・ポリシリコンの固相成長
によって結晶粒径を大きくして製造した。この際の固相
成長方法は、６００℃付近で２４時間程度の長時間熱処
理を行った。
【０００５】図１ａのように、絶縁基板１または絶縁膜
上にポリシリコンを蒸着し、ゲートマスクを用いたホト
エッチング工程によってポリシリコンをパターニングし
てゲート電極２を形成する。そして、図１ｂのように全
面にわたりＣＶＤ法によってゲート絶縁膜３とボデイ・
ポリシリコン４とを順次蒸着する。その後、６００℃付
近で２４時間程度の長時間熱処理を行う固相成長法によ
ってボデイ・ポリシリコンの結晶粒径を大きくする。図
１ｃのように前記ボデイ・ポリシリコン４上に感光膜５
を蒸着し、露光及び現像工程によってチャネル領域をマ
スキングする。この際、ソース領域６ａはゲート電極２
にオーバーラップするよう、ドレーン領域６ｂはゲート
電極２とオフセットになるようチャネル領域をマスキン
グする。そして、図１ｄのように露出したボデイ・ポリ
シリコン４にｐ型不純物ＢＦ2 イオンを注入してソース
及びドレーン領域６ａ，６ｂを形成することで、従来の
ｐ型ＭＯＳ薄膜トランジスタを完成する。（ａ：ソース
領域、ｂ：チャネル領域、ｃ：オフセット領域、ｄ：ド
レーン領域）
上にポリシリコンを蒸着し、ゲートマスクを用いたホト
エッチング工程によってポリシリコンをパターニングし
てゲート電極２を形成する。そして、図１ｂのように全
面にわたりＣＶＤ法によってゲート絶縁膜３とボデイ・
ポリシリコン４とを順次蒸着する。その後、６００℃付
近で２４時間程度の長時間熱処理を行う固相成長法によ
ってボデイ・ポリシリコンの結晶粒径を大きくする。図
１ｃのように前記ボデイ・ポリシリコン４上に感光膜５
を蒸着し、露光及び現像工程によってチャネル領域をマ
スキングする。この際、ソース領域６ａはゲート電極２
にオーバーラップするよう、ドレーン領域６ｂはゲート
電極２とオフセットになるようチャネル領域をマスキン
グする。そして、図１ｄのように露出したボデイ・ポリ
シリコン４にｐ型不純物ＢＦ2 イオンを注入してソース
及びドレーン領域６ａ，６ｂを形成することで、従来の
ｐ型ＭＯＳ薄膜トランジスタを完成する。（ａ：ソース
領域、ｂ：チャネル領域、ｃ：オフセット領域、ｄ：ド
レーン領域）
【０００６】
【発明が解決しようとする課題】しかし、このような従
来の薄膜トランジスタの製造方法においては、次のよう
な問題点があった。 一．ホトマスク工程によってチャネル領域を限定すると
ともに、オフセット領域を限定することで、工程が複雑
で再現性が難しく、アライン程度によってオフ電流の変
化が激しいために、薄膜トランジスタの信頼性が低下す
る。 二．チャネルのゲート電極から遠い方は、完全に遮断ま
たは反転されずに漏洩電流が発生し、オン電流（Ｉon）
が減少する。 三．薄膜トランジスタのチャネルが平面的に構成される
ためセルサイズが小さくなると、チャネルの長さも小さ
くなって薄膜トランジスタの漏洩電流の増加及びセルサ
イズに影響を与えることになるので、集積度に困難があ
る。
来の薄膜トランジスタの製造方法においては、次のよう
な問題点があった。 一．ホトマスク工程によってチャネル領域を限定すると
ともに、オフセット領域を限定することで、工程が複雑
で再現性が難しく、アライン程度によってオフ電流の変
化が激しいために、薄膜トランジスタの信頼性が低下す
る。 二．チャネルのゲート電極から遠い方は、完全に遮断ま
たは反転されずに漏洩電流が発生し、オン電流（Ｉon）
が減少する。 三．薄膜トランジスタのチャネルが平面的に構成される
ためセルサイズが小さくなると、チャネルの長さも小さ
くなって薄膜トランジスタの漏洩電流の増加及びセルサ
イズに影響を与えることになるので、集積度に困難があ
る。
【０００７】本発明は、上記問題点を解決するためのも
のであり、その目的は、工程を単純化するのはもとよ
り、オフ電流を減少させ、オン電流を増加させて、ＳＲ
ＡＭメモリ素子に適する薄膜トランジスタを提供するこ
とにある。
のであり、その目的は、工程を単純化するのはもとよ
り、オフ電流を減少させ、オン電流を増加させて、ＳＲ
ＡＭメモリ素子に適する薄膜トランジスタを提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の薄膜トランジスタの構造は、溝を有するよ
うに形成されるゲート電極と、前記ゲート電極上に形成
されるゲート絶縁膜と、前記ゲート電極の溝内に形成さ
れる半導体層と、前記半導体層の両側に形成される不純
物領域とを含んで構成される。本発明の薄膜トランジス
タの製造方法は、溝を有するように絶縁基板上にゲート
電極及びゲート絶縁膜とを順次形成する工程と、前記溝
の部分のゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層の両側に選択的に不純物をイオン注入し
て、ソース／ドレーン不純物領域を形成する工程とを含
んでなることを特徴とする。
め、本発明の薄膜トランジスタの構造は、溝を有するよ
うに形成されるゲート電極と、前記ゲート電極上に形成
されるゲート絶縁膜と、前記ゲート電極の溝内に形成さ
れる半導体層と、前記半導体層の両側に形成される不純
物領域とを含んで構成される。本発明の薄膜トランジス
タの製造方法は、溝を有するように絶縁基板上にゲート
電極及びゲート絶縁膜とを順次形成する工程と、前記溝
の部分のゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層の両側に選択的に不純物をイオン注入し
て、ソース／ドレーン不純物領域を形成する工程とを含
んでなることを特徴とする。
【０００９】
【実施例】本発明を添付図面とともに説明する。図２
は、本発明の実施例１の薄膜トランジスタの斜視図で、
図３ａ〜ｄは図２のＡ−Ａ′線に沿った本発明の実施例
１の薄膜トランジスタの工程断面図である。本発明の第
１実施例は図２に示す通りである。図示しない絶縁基板
上に一定間隔をおいて二分されるようにゲート電極１２
を形成する。この双方のゲート電極の間が長手方向に延
びる溝を形成している。その溝を形成させた絶縁基板及
びゲート電極１２の表面全体にゲート絶縁膜１３を溝の
部分を全部埋めずに所定幅の溝が残るように形成させ、
その残った溝にトランジスタの活性領域である半導体層
１４を形成している。そして、その長手方向に延びるよ
うに形成された半導体層１４の長手方向両端部分に不純
物領域を形成させてソース１５ａ及びドレイン１５ｂを
形成させ、その間をチャネルとしている。
は、本発明の実施例１の薄膜トランジスタの斜視図で、
図３ａ〜ｄは図２のＡ−Ａ′線に沿った本発明の実施例
１の薄膜トランジスタの工程断面図である。本発明の第
１実施例は図２に示す通りである。図示しない絶縁基板
上に一定間隔をおいて二分されるようにゲート電極１２
を形成する。この双方のゲート電極の間が長手方向に延
びる溝を形成している。その溝を形成させた絶縁基板及
びゲート電極１２の表面全体にゲート絶縁膜１３を溝の
部分を全部埋めずに所定幅の溝が残るように形成させ、
その残った溝にトランジスタの活性領域である半導体層
１４を形成している。そして、その長手方向に延びるよ
うに形成された半導体層１４の長手方向両端部分に不純
物領域を形成させてソース１５ａ及びドレイン１５ｂを
形成させ、その間をチャネルとしている。
【００１０】このような構造をもつ本発明の実施例１の
薄膜トランジスタの製造方法は、図３ａのように、絶縁
基板１１上にゲート電極として使用する半導体層を蒸着
する。図３ｂのように、チャネル領域となる部分の半導
体層を選択的に除去してゲート電極１２をチャネル領域
を中心として二分される形状とする。その中央部分で半
導体層１４が除去された状態の表面全面にわたってシリ
コン酸化膜などでゲート絶縁膜１３を形成する。この
際、ゲート絶縁膜１３は、チャネル領域を完全に埋めな
いで溝が形成されるように薄く形成する。図３ｃのよう
に、その上に全面にわたってポリシリコンなどの半導体
層１４を蒸着する。さらに図３ｄのように前記半導体層
をエッチバックして半導体層がゲート絶縁膜１３上の溝
の部分にのみ残るようにする。そして、図２に示したよ
うに半導体層１４の両側に不純物イオン（ｐ+） を注入
してソース／ドレーン不純物領域１５ａ，１５ｂを形成
することで、実施例１の薄膜トランジスタを完成する。
薄膜トランジスタの製造方法は、図３ａのように、絶縁
基板１１上にゲート電極として使用する半導体層を蒸着
する。図３ｂのように、チャネル領域となる部分の半導
体層を選択的に除去してゲート電極１２をチャネル領域
を中心として二分される形状とする。その中央部分で半
導体層１４が除去された状態の表面全面にわたってシリ
コン酸化膜などでゲート絶縁膜１３を形成する。この
際、ゲート絶縁膜１３は、チャネル領域を完全に埋めな
いで溝が形成されるように薄く形成する。図３ｃのよう
に、その上に全面にわたってポリシリコンなどの半導体
層１４を蒸着する。さらに図３ｄのように前記半導体層
をエッチバックして半導体層がゲート絶縁膜１３上の溝
の部分にのみ残るようにする。そして、図２に示したよ
うに半導体層１４の両側に不純物イオン（ｐ+） を注入
してソース／ドレーン不純物領域１５ａ，１５ｂを形成
することで、実施例１の薄膜トランジスタを完成する。
【００１１】一方、図４は、本発明の実施例２の薄膜ト
ランジスタの斜視図で、図５ａ〜ｄは図４Ｂ−Ｂ′線に
沿った実施例２の薄膜トランジスタの工程断面図であ
る。本発明の実施例２の薄膜トランジスタの構造は、図
４のように長手方向に延びるトレンチが形成された絶縁
基板１１上に前記トレンチ領域で溝を形成するように絶
縁基板１１上にゲート電極１２とゲート絶縁膜１３とが
順次形成される。
ランジスタの斜視図で、図５ａ〜ｄは図４Ｂ−Ｂ′線に
沿った実施例２の薄膜トランジスタの工程断面図であ
る。本発明の実施例２の薄膜トランジスタの構造は、図
４のように長手方向に延びるトレンチが形成された絶縁
基板１１上に前記トレンチ領域で溝を形成するように絶
縁基板１１上にゲート電極１２とゲート絶縁膜１３とが
順次形成される。
【００１２】そして、前記トレンチ部位の溝が埋め込ま
れるようにゲート絶縁膜１３上にトランジスタの活性領
域である半導体層１４が形成される。前述のように前記
半導体層の両側にはソース／ドレーン不純物領域１５
ａ，１５ｂが形成されている。
れるようにゲート絶縁膜１３上にトランジスタの活性領
域である半導体層１４が形成される。前述のように前記
半導体層の両側にはソース／ドレーン不純物領域１５
ａ，１５ｂが形成されている。
【００１３】前記構造をもつ本発明の実施例２の薄膜ト
ランジスタの製造方法は、図５ａのように絶縁基板１１
にトランジスタのチャネル領域を決めてチャネル領域を
所定の深さとエッチングしてトレンチを形成する。この
際、トレンチの深さは、後でゲート電極とゲート絶縁膜
を形成した時、トレンチ部分で溝が形成されるように充
分な深さにエッチングする。
ランジスタの製造方法は、図５ａのように絶縁基板１１
にトランジスタのチャネル領域を決めてチャネル領域を
所定の深さとエッチングしてトレンチを形成する。この
際、トレンチの深さは、後でゲート電極とゲート絶縁膜
を形成した時、トレンチ部分で溝が形成されるように充
分な深さにエッチングする。
【００１４】図５ｂのように前記トレンチが形成された
絶縁基板１１の全面にわたってゲート電極１２とゲート
絶縁膜１３とを順次蒸着する。そして、図５ｃのように
ゲート絶縁膜１３上にポリシリコンなどの半導体層１４
を形成する。ここで、半導体層１４は、トレンチ領域の
溝が充分に埋め込まれて平坦になるように蒸着する。
絶縁基板１１の全面にわたってゲート電極１２とゲート
絶縁膜１３とを順次蒸着する。そして、図５ｃのように
ゲート絶縁膜１３上にポリシリコンなどの半導体層１４
を形成する。ここで、半導体層１４は、トレンチ領域の
溝が充分に埋め込まれて平坦になるように蒸着する。
【００１５】図５ｄのように、前記半導体層１４をエッ
チバックしてトレンチ領域の溝部分にのみ残るようにす
る。そして、図４に示すように半導体層１４の両側に不
純物をイオン（ｐ+） を注入してソース／ドレーン不純
物領域１５ａ，１５ｂを形成することで、実施例２の薄
膜トランジスタを完成する。
チバックしてトレンチ領域の溝部分にのみ残るようにす
る。そして、図４に示すように半導体層１４の両側に不
純物をイオン（ｐ+） を注入してソース／ドレーン不純
物領域１５ａ，１５ｂを形成することで、実施例２の薄
膜トランジスタを完成する。
【００１６】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタの構造及びその製造方法においては次のような
効果がある。 一．本発明は、チャネル領域をゲート電極が覆うような
構造で形成されるためにチャネルの電界分布が一定であ
り、これにより、漏洩電流が減少し、さらにオン電流が
増加してＳＲＡＭメモリ素子の特性を向上させる。 二．チャネル領域の形成において、ゲート電極の溝によ
ってチャネル幅を調節することができて工程が容易であ
る。
ンジスタの構造及びその製造方法においては次のような
効果がある。 一．本発明は、チャネル領域をゲート電極が覆うような
構造で形成されるためにチャネルの電界分布が一定であ
り、これにより、漏洩電流が減少し、さらにオン電流が
増加してＳＲＡＭメモリ素子の特性を向上させる。 二．チャネル領域の形成において、ゲート電極の溝によ
ってチャネル幅を調節することができて工程が容易であ
る。
【図１】 ａ〜ｄは従来の薄膜トランジスタの工程断面
図である。
図である。
【図２】 本発明の実施例１の薄膜トランジスタの斜視
図である。
図である。
【図３】 ａ〜ｄは図２のＡ−Ａ′線に沿った本発明の
実施例１の薄膜トランジスタの工程断面図である。
実施例１の薄膜トランジスタの工程断面図である。
【図４】 本発明の実施例２の薄膜トランジスタの斜視
図である。
図である。
【図５】 ａ〜ｄは、図４のＢ−Ｂ′線に沿った本発明
の実施例２の薄膜トランジスタの工程断面図である。
の実施例２の薄膜トランジスタの工程断面図である。
１１…絶縁基板、１２…ゲート電極、１３…ゲート絶縁
膜、１４…半導体層、１５ａ，１５ｂ…不純物領域。
膜、１４…半導体層、１５ａ，１５ｂ…不純物領域。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−275697（ＪＰ，Ａ)
特開 平６−151738（ＪＰ，Ａ)
特開 平２−140980（ＪＰ，Ａ)
特開 平５−235337（ＪＰ，Ａ)
実開 平４−93163（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
Claims (2)
- 【請求項１】 一定の幅のトレンチが形成された絶縁基
板と、 この絶縁基板に沿って形成された ゲート電極と、このゲート電極に沿って 形成されたゲート絶縁膜と、前記トレンチ内部のみに、前記ゲート絶縁膜に挟まれる
よう に形成された半導体層と、 前記半導体層の長手方向両側に形成される不純物領域
と、 を有することを特徴とする薄膜トランジスタの構造。 - 【請求項２】 絶縁基板に一定の幅でエッチングしてト
レンチを形成する工程と、 前記絶縁基板に沿ってゲート電極を形成する工程と、 前記ゲート電極に沿ってゲート絶縁膜を形成する工程
と、 前記トレンチ内部のみに、前記ゲート絶縁膜に挟まれる
ように半導体層を形成する工程と、 前記半導体層の両側に選択的に不純物をイオン注入し
て、ソース／ドレイン不純物領域を形成する工程と、 を含んでな ることを特徴とする薄膜トランジスタの製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33532694A JP3485983B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの構造及びその製造方法 |
| US08/379,300 US5612546A (en) | 1994-12-22 | 1995-01-27 | Thin film transistor structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33532694A JP3485983B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの構造及びその製造方法 |
| US08/379,300 US5612546A (en) | 1994-12-22 | 1995-01-27 | Thin film transistor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186266A JPH08186266A (ja) | 1996-07-16 |
| JP3485983B2 true JP3485983B2 (ja) | 2004-01-13 |
Family
ID=26575138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33532694A Expired - Fee Related JP3485983B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの構造及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5612546A (ja) |
| JP (1) | JP3485983B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700727A (en) | 1995-07-24 | 1997-12-23 | Micron Technology, Inc. | Method of forming a thin film transistor |
| KR0165370B1 (ko) | 1995-12-22 | 1999-02-01 | 김광호 | 차아지 업에 의한 반도체장치의 손상을 방지하는 방법 |
| US5936280A (en) | 1997-04-21 | 1999-08-10 | Advanced Micro Devices, Inc. | Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices |
| US6320228B1 (en) | 2000-01-14 | 2001-11-20 | Advanced Micro Devices, Inc. | Multiple active layer integrated circuit and a method of making such a circuit |
| US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
| KR100584719B1 (ko) * | 2004-11-18 | 2006-05-30 | 한국전자통신연구원 | 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법 |
| KR101539669B1 (ko) * | 2008-12-16 | 2015-07-27 | 삼성전자주식회사 | 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법 |
| US8785933B2 (en) * | 2011-03-04 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI695513B (zh) * | 2015-03-27 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835584A (en) * | 1986-11-27 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench transistor |
| JPS63296281A (ja) * | 1987-05-28 | 1988-12-02 | Fujitsu Ltd | 半導体装置 |
| JPH03219677A (ja) * | 1990-01-24 | 1991-09-27 | Fujitsu Ltd | 半導体装置 |
| US5235189A (en) * | 1991-11-19 | 1993-08-10 | Motorola, Inc. | Thin film transistor having a self-aligned gate underlying a channel region |
| JPH05275697A (ja) * | 1992-01-08 | 1993-10-22 | Seiko Epson Corp | 半導体装置 |
-
1994
- 1994-12-22 JP JP33532694A patent/JP3485983B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-27 US US08/379,300 patent/US5612546A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5612546A (en) | 1997-03-18 |
| JPH08186266A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582347B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| US7479657B2 (en) | Semiconductor device including active matrix circuit | |
| JP2739642B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0151195B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| US6165823A (en) | Thin film transistor and a fabricating method therefor | |
| US5783843A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JP3287038B2 (ja) | 液晶表示装置 | |
| JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JP3485983B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JP3108752B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5607865A (en) | Structure and fabrication method for a thin film transistor | |
| US6271064B2 (en) | Thin film transistor and method of manufacturing the same | |
| US6861298B2 (en) | Method of fabricating CMOS thin film transistor | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0675248A (ja) | アクティブマトリクス基板 | |
| JP2767413B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5904515A (en) | Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100257072B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR100290899B1 (ko) | 반도체소자및이의제조방법 | |
| JPH08167721A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0142785B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| JPH03142418A (ja) | 画像表示装置およびその製造方法 | |
| KR100198630B1 (ko) | 박막트랜지스터의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |