JPH05243272A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05243272A JPH05243272A JP4447092A JP4447092A JPH05243272A JP H05243272 A JPH05243272 A JP H05243272A JP 4447092 A JP4447092 A JP 4447092A JP 4447092 A JP4447092 A JP 4447092A JP H05243272 A JPH05243272 A JP H05243272A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- metal wiring
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ビデオテープレコーダ（ＶＴＲ）のビューフ
ァインダ，投影型テレビ（プロジェクションＴＶ）また
は小型テレビ受像機などに用いるアクテイブマトリック
ス方式の画像表示装置に応用するための薄膜トランジス
タの金属配線上の凹凸を低減し、耐湿性を向上する。 【構成】 絶縁帯基板１の表面に、多結晶シリコン薄膜
２，ゲート絶縁幕３，ゲート電極４を順次形成したの
ち、不純物をイオン注入してソース領域，ドレイン領域
１１を形成して薄膜トランジスタ１０を形成し、その上
に層間絶縁膜５を形成し、つぎに、水素ガスシンターを
行い、そのあと、金属配線６を形成し、最後にパックベ
ーション膜７を形成する。この構成により金属配線上の
凹凸を低減させ、薄膜トランジスタの耐湿性を向上させ
ることができる。
ァインダ，投影型テレビ（プロジェクションＴＶ）また
は小型テレビ受像機などに用いるアクテイブマトリック
ス方式の画像表示装置に応用するための薄膜トランジス
タの金属配線上の凹凸を低減し、耐湿性を向上する。 【構成】 絶縁帯基板１の表面に、多結晶シリコン薄膜
２，ゲート絶縁幕３，ゲート電極４を順次形成したの
ち、不純物をイオン注入してソース領域，ドレイン領域
１１を形成して薄膜トランジスタ１０を形成し、その上
に層間絶縁膜５を形成し、つぎに、水素ガスシンターを
行い、そのあと、金属配線６を形成し、最後にパックベ
ーション膜７を形成する。この構成により金属配線上の
凹凸を低減させ、薄膜トランジスタの耐湿性を向上させ
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオテープレコーダ
（ＶＴＲ）のビューファインダ，投影型テレビ（プロジ
ェクションＴＶ）または小型テレビ受像機などに用いる
アクテイブマトリックス方式の画像表示装置に応用する
ための薄膜トランジスタの製造方法に関する。
（ＶＴＲ）のビューファインダ，投影型テレビ（プロジ
ェクションＴＶ）または小型テレビ受像機などに用いる
アクテイブマトリックス方式の画像表示装置に応用する
ための薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年、液晶を用いたアクテイブマトリッ
クス方式の画像表示装置の小型化，低コスト化を目指す
ため、同装置に応用するための薄膜トランジスタの製造
方法の開発が行われている。
クス方式の画像表示装置の小型化，低コスト化を目指す
ため、同装置に応用するための薄膜トランジスタの製造
方法の開発が行われている。
【０００３】以下に、従来の薄膜トランジスタの製造方
法について説明する。図２は、従来の薄膜トランジスタ
の製造工程について示したものである。まず、図２
（ａ）に示すように、石英などの絶縁体基板１の上に、
多結晶シリコン薄膜２を選択的に形成し、この上にゲー
ト絶縁膜３，ゲート電極４を形成し、イオン注入により
多結晶シリコン薄膜２にｐ型のソース領域，ドレイン領
域２ａとｎ型のソース領域，ドレイン領域２ｂを形成
し、さらに、層間絶縁膜５を表面に形成する。つぎに、
図２（ｂ）に示すように、層間絶縁膜５に開けられた孔
を通して、多結晶シリコン薄膜２に形成されたｐ型，ｎ
型のソース領域，ドレイン領域２ａ，２ｂに接続される
アルミニウムなどの金属配線６を形成する。つぎに、水
素ガスシンターを行う。これは、多結晶シリコン中の結
晶欠陥に水素原子を導入することにより、多結晶シリコ
ン中の不純物準位を減少させて、薄膜トランジスタの特
性を高めることを目的とする。最後に、図２（ｃ）に示
すように、窒化ケイ素などの絶縁膜からなるパッシベー
ション膜７を形成することにより、ｐチャンネル薄膜ト
ランジスタ８とｎチャンネル薄膜トランジスタ９が完成
する。
法について説明する。図２は、従来の薄膜トランジスタ
の製造工程について示したものである。まず、図２
（ａ）に示すように、石英などの絶縁体基板１の上に、
多結晶シリコン薄膜２を選択的に形成し、この上にゲー
ト絶縁膜３，ゲート電極４を形成し、イオン注入により
多結晶シリコン薄膜２にｐ型のソース領域，ドレイン領
域２ａとｎ型のソース領域，ドレイン領域２ｂを形成
し、さらに、層間絶縁膜５を表面に形成する。つぎに、
図２（ｂ）に示すように、層間絶縁膜５に開けられた孔
を通して、多結晶シリコン薄膜２に形成されたｐ型，ｎ
型のソース領域，ドレイン領域２ａ，２ｂに接続される
アルミニウムなどの金属配線６を形成する。つぎに、水
素ガスシンターを行う。これは、多結晶シリコン中の結
晶欠陥に水素原子を導入することにより、多結晶シリコ
ン中の不純物準位を減少させて、薄膜トランジスタの特
性を高めることを目的とする。最後に、図２（ｃ）に示
すように、窒化ケイ素などの絶縁膜からなるパッシベー
ション膜７を形成することにより、ｐチャンネル薄膜ト
ランジスタ８とｎチャンネル薄膜トランジスタ９が完成
する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
構成では、金属配線を行った後、水素ガスシンガーを行
うと、金属の種類によっては、結晶粒が大きくなって金
属配線上に凹凸が形成され、これがパッシベーション膜
厚の均一性を低下させ、ひいては、薄膜トランジスタの
耐湿性低下の原因となっていた。
構成では、金属配線を行った後、水素ガスシンガーを行
うと、金属の種類によっては、結晶粒が大きくなって金
属配線上に凹凸が形成され、これがパッシベーション膜
厚の均一性を低下させ、ひいては、薄膜トランジスタの
耐湿性低下の原因となっていた。
【０００５】本発明は、このような課題を解決するもの
で、金属配線上の凹凸形成を低減させるための薄膜トラ
ンジスタの製造方法を提供することを目的とするもので
ある。
で、金属配線上の凹凸形成を低減させるための薄膜トラ
ンジスタの製造方法を提供することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の薄膜トランジスタの製造方法は、ゲート電
極，ソース領域，ドレイン領域等を形成し、その上に層
間絶縁膜をパターン形成した後、水素ガスシンターを行
い、その後から金属配線を行う構成による。
に本発明の薄膜トランジスタの製造方法は、ゲート電
極，ソース領域，ドレイン領域等を形成し、その上に層
間絶縁膜をパターン形成した後、水素ガスシンターを行
い、その後から金属配線を行う構成による。
【０００７】
【作用】この構成によると、水素ガスシンターを行うと
きに、まだ金属配線が形成されていないので、金属配線
上の凹凸形成を低減させることができる。
きに、まだ金属配線が形成されていないので、金属配線
上の凹凸形成を低減させることができる。
【０００８】
【実施例】以下、本発明の薄膜トランジスタの製造方法
の一実施例について、図面を参照しながら説明する。図
１は、本発明の一実施例となる薄膜トランジスタの製造
方法を示した工程断面図である。図１において、図２の
従来例と同一部分には同一番号を付してある。図１は図
２のｐチャンネル薄膜トランジスタ８とｎチャンネル薄
膜トランジスタ９を一つにまとめて示している。すなわ
ち、１は石英などの絶縁体基板、２は多結晶シリコン薄
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、６はアルミニウムなどの金属配線、７は窒化ケイ素
などからなるパッシベーション膜、１０は薄膜トランジ
スタ、１１はｐ型もしくはｎ型のソース領域，ドレイン
領域、１２はｐ型もしくはｎ型のソース領域，ドレイン
領域１１に金属配線６を形成するために開けられた孔で
ある。
の一実施例について、図面を参照しながら説明する。図
１は、本発明の一実施例となる薄膜トランジスタの製造
方法を示した工程断面図である。図１において、図２の
従来例と同一部分には同一番号を付してある。図１は図
２のｐチャンネル薄膜トランジスタ８とｎチャンネル薄
膜トランジスタ９を一つにまとめて示している。すなわ
ち、１は石英などの絶縁体基板、２は多結晶シリコン薄
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、６はアルミニウムなどの金属配線、７は窒化ケイ素
などからなるパッシベーション膜、１０は薄膜トランジ
スタ、１１はｐ型もしくはｎ型のソース領域，ドレイン
領域、１２はｐ型もしくはｎ型のソース領域，ドレイン
領域１１に金属配線６を形成するために開けられた孔で
ある。
【０００９】次に、本発明の実施例に薄膜トランジスタ
の製造工程を説明する。まず、図１（ａ）に示すよう
に、石英などの絶縁体基板１の上に、ノンドープの多結
晶シリコン薄膜２を生成し、その一部をエッチングで取
り除く。つぎに、多結晶シリコン薄膜２の上に写真食刻
法により、ゲート絶縁膜３，多結晶シリコンからなるゲ
ート電極４を順次形成する。さらに、ホウ素イオンもし
くはリンイオンを注入することにより、ｐ型もしくはｎ
型のソース領域，ドレイン領域１１を形成する。つぎ
に、表面に層間絶縁膜５を形成し、層間絶縁膜５の一部
に金属配線接続用の孔１２を開ける。つぎに、４２０〜
５００℃の温度範囲で水素ガスシンターを行う。つぎ
に、図１（ｂ）に示すように、アルミニウムなどの金属
スパッタを行い、形成した金属膜の一部をエッチングし
てアルミニウムなどの金属配線６を形成する。最後に、
図１（ｃ）に示すように、窒化ケイ素などによるパッシ
ベーション膜７を形成する。なお、ｐ型もしくはｎ型の
ソース領域，ドレイン領域１１の間の多結晶シリコン薄
膜２は薄膜トランジスタ１０の能動層となる。
の製造工程を説明する。まず、図１（ａ）に示すよう
に、石英などの絶縁体基板１の上に、ノンドープの多結
晶シリコン薄膜２を生成し、その一部をエッチングで取
り除く。つぎに、多結晶シリコン薄膜２の上に写真食刻
法により、ゲート絶縁膜３，多結晶シリコンからなるゲ
ート電極４を順次形成する。さらに、ホウ素イオンもし
くはリンイオンを注入することにより、ｐ型もしくはｎ
型のソース領域，ドレイン領域１１を形成する。つぎ
に、表面に層間絶縁膜５を形成し、層間絶縁膜５の一部
に金属配線接続用の孔１２を開ける。つぎに、４２０〜
５００℃の温度範囲で水素ガスシンターを行う。つぎ
に、図１（ｂ）に示すように、アルミニウムなどの金属
スパッタを行い、形成した金属膜の一部をエッチングし
てアルミニウムなどの金属配線６を形成する。最後に、
図１（ｃ）に示すように、窒化ケイ素などによるパッシ
ベーション膜７を形成する。なお、ｐ型もしくはｎ型の
ソース領域，ドレイン領域１１の間の多結晶シリコン薄
膜２は薄膜トランジスタ１０の能動層となる。
【００１０】以上のように、本実施例によれば、アルミ
ニウム配線上の凹凸形成を低減し、薄膜トランジストタ
の耐湿性を向上させることができる。
ニウム配線上の凹凸形成を低減し、薄膜トランジストタ
の耐湿性を向上させることができる。
【００１１】なお、本実施例では配線用の金属材料をア
ルミニウムとしたがアルミ−シリコン合金などの低融点
金属材料を配線用金属として使用していもよい。
ルミニウムとしたがアルミ−シリコン合金などの低融点
金属材料を配線用金属として使用していもよい。
【００１２】
【発明の効果】以上のように本発明によれば、金属配線
形成前に水素ガスシンターを行うため、金属配線上の凹
凸を低減し、耐湿性を向上した薄膜トランジスタを提供
できる。
形成前に水素ガスシンターを行うため、金属配線上の凹
凸を低減し、耐湿性を向上した薄膜トランジスタを提供
できる。
【図１】本発明の一実施例の薄膜トランジスタの製造方
法を示す工程図
法を示す工程図
【図２】従来の薄膜トランジスタの製造方法を示す工程
図
図
１ 絶縁体基板（絶縁基体） ２ 多結晶シリコン薄膜（半導体膜） ３ ゲート絶縁膜 ４ ゲート電極 ５ 層間絶縁膜 ６ 金属配線 ７ パッシベーション膜（絶縁膜） １０ 薄膜トランジスタ １１ ｐ型もしくはｎ型のソース領域，ドレイン領域 １２ 孔（コンタクト孔）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千田 耕司 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 石原 知明 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (1)
- 【請求項１】 絶縁基体の表面の所定部に半導体膜をパ
ターン形成する工程と、その半導体膜の所定部にゲート
絶縁膜およびゲート電極を順次パターン形成した後、前
記半導体膜の所定部に不純物をイオン注入してソース領
域およびドレイン領域を形成する工程と、前記絶縁基体
上に層間絶縁膜を形成し前記ソース領域およびドレイン
領域の所定部にコンタクト孔を形成した後水素ガスシン
ターを行う工程と、前記ソース領域およびドレイン領域
に接続する金属配線を行う工程と、その金属配線を含む
全表面に絶縁膜を形成する工程とを少なくとも有するこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4447092A JPH05243272A (ja) | 1992-03-02 | 1992-03-02 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4447092A JPH05243272A (ja) | 1992-03-02 | 1992-03-02 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243272A true JPH05243272A (ja) | 1993-09-21 |
Family
ID=12692403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4447092A Pending JPH05243272A (ja) | 1992-03-02 | 1992-03-02 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243272A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5807769A (en) * | 1993-10-06 | 1998-09-15 | Micron Technology, Inc. | Methods of making thin film transistors |
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
-
1992
- 1992-03-02 JP JP4447092A patent/JPH05243272A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US6376287B1 (en) | 1993-05-12 | 2002-04-23 | Micron Technology, Inc. | Method of making field effect |
| US5807769A (en) * | 1993-10-06 | 1998-09-15 | Micron Technology, Inc. | Methods of making thin film transistors |
| US5847406A (en) * | 1993-10-06 | 1998-12-08 | Micron Technology, Inc. | Thin film field effect transistor |
| US5923965A (en) * | 1993-10-06 | 1999-07-13 | Micron Technology, Inc. | Thin film transistors and method of making |
| US6025215A (en) * | 1993-10-06 | 2000-02-15 | Micron Technology, Inc. | Method of making field effect transistors |
| US6150201A (en) * | 1993-10-06 | 2000-11-21 | Micron Technology, Inc. | Methods of forming top-gated thin film field effect transistors |
| US6235562B1 (en) | 1993-10-06 | 2001-05-22 | Micron Technology, Inc. | Method of making field effect transistors |
| US6251714B1 (en) | 1993-10-06 | 2001-06-26 | Micron Technology, Inc. | Method of making thin film field effect transistors |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321341A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JPH05243272A (ja) | 薄膜トランジスタの製造方法 | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3453776B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JPH07131018A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06163572A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP3255752B2 (ja) | 半導体装置の製造方法 | |
| JP3166256B2 (ja) | 液晶表示装置 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JPH0555255A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06130413A (ja) | 液晶表示装置の製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPH05259457A (ja) | 薄膜トランジスタ |