JPH06130413A

JPH06130413A - 液晶表示装置の製造方法

Info

Publication number: JPH06130413A
Application number: JP27610292A
Authority: JP
Inventors: Katsumi Nagase; 克己長瀬
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-10-14
Filing date: 1992-10-14
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】非単結シリコンを用いたアクティブマトリッ
クス方式液晶表示装置の薄膜トランジスタと画素付加容
量の特性を安定させ、画面の表示品質を向上する。【構成】熱酸化工程を二回に分けて行う。一回目の熱
酸化終了後、画素付加容量の誘電体膜のみを選択的にエ
ッチング除去する。二回目の熱酸化を行うことにより、
薄膜トランジスタのゲート絶縁膜と画素付加容量の誘電
体膜がともに形成され、画素付加容量の誘電体膜を選択
的に薄膜化することができる。【効果】膜厚の制御性が良いため、薄膜トランジスタ
と画素付加容量の特性が安定する。また、ＭＯＳ界面が
清浄に保たれるため、素子の信頼性が高い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオカメラ用のビュ
ーファインダーやビデオプロジェクター用のライトバル
ブなどに用いられる、非単結晶シリコンを用いたアクテ
ィブマトリクス方式液晶表示装置の製造方法に関し、特
に、その熱酸化膜の成膜工程に関する。

【０００２】

【従来の技術】薄膜トランジスタを用いるアクティブマ
トリクス方式液晶表示装置は、画素ごとに所定の信号電
位を画素電極に印加することができるため鮮明な画面表
示が得られるが、市場の要求としてさらなる高精細化が
あり、各画素領域を微細化する傾向にある。微細化にと
もない液晶の持つ容量は減少するので画素付加容量を形
成して液晶の駆動電圧の保持特性の向上を図る必要があ
る。ところが、微細化が進むことにより画素付加容量の
占有面積が大きくなりすぎ、開口率（表示可能な画素領
域の割合）を低下させることが問題となってきた。画素
付加容量の誘電体膜は工程を簡便にするために薄膜トラ
ンジスタのゲート絶縁膜と同時に成膜されているため、
ゲート絶縁膜と同じ膜厚である。容量を増加させるため
には面積を増加させて対応をとらねばならない。液晶の
駆動電圧の保持特性を十分に得るために画素付加容量を
大面積化すると開口率が低くなり、画面が暗くなる。逆
に、開口率を十分に得るために画素付加容量を小さくす
ると液晶の駆動電圧の保持特性が低下して表示の保持が
悪くなり、画面のむらやちらつきが発生する。

【０００３】そこで、エクステンディット・アブストラ
クツ・オブ・ザ・１９９１・インターナショナル・コン
ファレンス・オン・ソリッド・ステイト・デバイシズ・
アンド・マテリアルズ（Extended Abstracts of the 19
91 International Conference on Solid State Devices
and Materials, pp.641-643）にあるように、画素付加
容量の誘電体膜を選択的に薄膜化することにより、開口
率を低下させることなく液晶の駆動電圧の保持特性を向
上させることが提案されている。その製造方法を以下に
示すと、まず、パターニングされた多結晶シリコン膜上
に第１のＨＴＯ膜（高温ＣＶＤ酸化シリコン膜）を堆積
して、フォトリソグラフィを用いることにより画素付加
容量部のみを選択的にエッチングする。その後、第２の
ＨＴＯ膜を堆積する。以上により、薄膜トランジスタの
ゲート絶縁膜は第１と第２の２層のＨＴＯ膜により形成
され、画素付加容量の誘電体膜は第２のＨＴＯ膜のみに
より形成される。ゲート絶縁膜と誘電体膜の膜厚が別々
に制御されるので画素付加容量の低面積化が可能であ
る。

【０００４】

【発明が解決しようとする課題】しかし、上記の従来技
術では、ゲート絶縁膜と誘電体膜の成膜にＣＶＤ法を用
いているためその成膜の特性上、以下のような課題があ
る。

【０００５】ＣＶＤ法を用いる限り、ある程度の膜
厚のばらつきを避けられない。薄膜トランジスタの特性
はそのゲート絶縁膜に大きく左右されることと、画素付
加容量はその誘電体膜の膜厚に反比例していることか
ら、ＨＴＯ膜の膜厚のばらつきは液晶の駆動電圧の保持
特性に大きな影響を及ぼし、画面のむらやちらつきが発
生する。

【０００６】ＨＴＯのようなＣＶＤ膜を用いた場合
には、大気中に晒された多結晶シリコン膜の表面上に酸
化シリコン膜を堆積するためにＭＯＳ（金属−酸化物−
半導体）界面を清浄に保つことが困難であるため、素子
の信頼性が低い。

【０００７】

【課題を解決するための手段】そこで、本発明の液晶表
示装置の製造方法は、上記の課題を解決するものであっ
て、非単結晶シリコンを用いたアクティブマトリクス方
式液晶表示装置の製造方法において、非単結晶シリコン
膜を堆積した後、所定のパターンにエッチングする工程
と、一回目の熱酸化をして、酸化膜を形成する工程と、
該酸化膜の一部を選択的にエッチング除去する工程と、
二回目の熱酸化を行う工程を有することを特徴とする。

【０００８】

【実施例】次に本発明の一実施例について添付図面を参
照して説明する。

【０００９】本発明の液晶表示装置は、基本的には図１
（ｄ）で示される構造をしている。図１（ｄ）は、図２
のＩ−Ｉ断面図である。図２に示すように、各画素は、
ソース線１１とゲート線１３とにより囲まれた画素領域
に、薄膜トランジスタと画素付加容量と画素電極１２と
から構成されている。図１（ｄ）に示すように、薄膜ト
ランジスタは、ゲート絶縁膜３とチャネル領域とソース
５とドレイン６とゲート８とにより構成されている。画
素付加容量は、誘電膜４と下電極７と上電極９とにより
構成されている。ゲート絶縁膜３と比較して誘電体膜４
を薄膜化している。電荷蓄積容量は、電極の面積に比例
し、誘電体膜の膜厚に反比例する。例えば、表示電圧の
保持特性が低く、画面のムラやちらつきが発生するた
め、保持特性を向上させるために容量を２倍にする必要
があるとする。工程の簡便化のためにゲート絶縁膜４と
誘電体膜３を同じ膜厚とする場合、電極面積を２倍にし
なければならない。そのため、開口率が大幅に低下して
画面が暗くなる。しかし、本発明のように誘電体膜３を
選択的に薄膜化して膜厚を１／２にする場合、開口率を
変化させることなく、画面のムラやちらつくをなくし、
表示品質を向上させることができる。また、表示電圧の
保持特性が十分に大きい場合には、膜厚を１／２にする
ことにより、保持特性を一定に保ちながら電極面積を１
／２にして、開口率を向上させ、画面を明るくすること
ができる。

【００１０】以下に、工程にしたがって説明を加える。
まず、透明な絶縁基板として石英を用いる。本発明の中
心となる熱酸化工程は、９００〜１２００℃の炉内で行
われるため、耐熱性の問題から高価な石英以外は使用で
きない。減圧ＣＶＤ装置またはプラズマＣＶＤ装置を用
いて、真性の多結晶シリコン膜または非晶質シリコン膜
を５００〜２０００Å堆積する。フォトリソグラフィを
用いて、薄膜トランジスタのチャネル領域およびソース
５、ドレイン６と画素付加容量の下電極７の形状にす
る。この後の二回の熱酸化工程が本発明の特徴である。
一回目の熱酸化により、図１（ａ）のように、２００〜
１５００Åの酸化シリコン膜１を成膜する。９００〜１
２００℃という高温で処理するため、堆積していた多結
晶シリコン膜または非晶質シリコン膜は、０．１〜２μ
ｍの粒径を持つ多結晶シリコン膜２へと成長する。画素
付加容量を形成する領域の酸化シリコン膜１をフォトリ
ソグラフィを用いて、図１（ｂ）のように除去する。二
回目の酸化を行うことにより、図１（ｃ）のように、３
００〜３０００Åのゲート絶縁膜３と１００〜２０００
Åの誘電体膜４を形成する。酸化により多結晶シリコン
膜の膜厚が減少するので、図１（ｃ）にあるように薄膜
トランジスタを形成する領域に比べて画素付加容量の下
電極７を形成する領域は薄くなる。そこをレジストでマ
スクして、ｎ型の不純物としてリンをイオン注入により
導入する。不純物がドープされた多結晶シリコンを１５
００〜８０００Å堆積して、薄膜トランジスタのゲート
８、画素付加容量の上電極９およびゲート線１３を形成
する。多結晶シリコンの代わりに、ＭｏＳｉ_x やＷＳｉ
_x 等の低抵抗材料を用いるとゲート信号の遅延にともな
う表示異常の低減に効果がある。薄膜トランジスタは、
真性の多結晶シリコンであるチャネル領域を除いて、ｎ
型の不純物としてリン（ｐ型を形成する場合はボロン）
を導入する。ここでリンの導入は、ゲート８をマスクと
するイオン注入を利用することにより、ソース５および
ドレイン６を自己整合的に形成する。こうして薄膜トラ
ンジスタと画素付加容量を形成した後、層間絶縁膜とし
て３０００〜１５０００ÅのＨＴＯ膜を堆積する。この
層間絶縁膜の焼き締めとリンなどの不純物の活性化のた
めに８００〜１１００℃の炉内での窒素雰囲気によるア
ニールを行う。コンタクトホールを開口後、ソース５に
はアルミニウムなどの低抵抗の金属膜からなるソース線
１１を、ドレイン６にはＩＴＯなどの透明電導膜からな
る画素電極１２を形成する。この上に、耐湿保護膜（図
示せず）を成膜して本発明の液晶表示装置の基板工程が
終了する。

【００１１】前述したように、薄膜トランジスタのゲー
ト絶縁膜の膜厚は素子の特性を決める上で非常に重要で
ある。膜厚が厚すぎるとオン電流が低下して、駆動回路
の動作不良が発生したり、液晶へのビデオ信号の書き込
みが不十分になり表示異常となる。逆に、薄すぎるとゲ
ートの絶縁耐圧が低下してリーク電流が大きくなり、画
面の保持特性が低下する。本発明によればゲート酸化膜
３と誘電体膜４を多結晶シリコンの熱酸化により形成す
るため、膜厚の制御性に優れているという特徴がある。
熱酸化反応は酸素の拡散律則であり、図３のグラフに示
すように酸化膜の膜厚は酸化時間の平方根と一次の関係
にある。本発明においては酸化工程を二回に分けて行っ
ているが、このような場合にも二回の合計の酸化時間に
より膜厚が決定されることが確認されている。膜厚を制
御するパラメータは、時間と温度と酸素分圧のみである
ため、容易に制御でき、ＣＶＤ法と比較して膜厚のばら
つきが少ない。また、酸化膜表面から拡散した酸素が酸
化膜とシリコンとの界面で酸化シリコンを形成するため
にＭＯＳ界面が大気中に晒されることはなく、常に清浄
に保たれるため、素子の信頼性が高い。

【００１２】

【発明の効果】以上のとおり、本発明の液晶表示装置に
おいては、下記のような効果がある。

【００１３】開口率を変化させることなく、表示電
圧の保持特性を向上させるため、画面のムラやちらちき
が発生しない。

【００１４】表示電圧の保持特性を変化させること
なく、開口率を向上させるため、明るい画面を得られ
る。

【００１５】酸化シリコン膜の膜厚の制御性が良
く、薄膜トランジスタと画素付加容量の特性が安定する
ため、画面のムラやちらちきが発生しない。

【００１６】ＭＯＳ界面が清浄に保たれるため、素
子の信頼性が高い。

【００１７】これらの効果により、画面の表示品質の向
上が得られる。

【図面の簡単な説明】

【図１】本発明の実施例による液晶表示装置の工程毎の
断面図。（図２のＩ−Ｉ断面）

【図２】本発明の実施例による液晶表示装置の平面図。

【図３】酸化時間と酸化膜の膜厚の関係を表すグラフ。

【符号の説明】

１・・・酸化シリコン膜２・・・真性の多結晶シリコン膜３・・・ゲート絶縁膜４・・・誘電体膜５・・・ソース６・・・ドレイン７・・・下電極８・・・ゲート９・・・上電極１０・・・層間絶縁膜１１・・・ソース線１２・・・画素電極

Claims

【特許請求の範囲】

【請求項１】非単結晶シリコンを用いたアクティブ
マトリクス方式液晶表示装置の製造方法において、非単
結晶シリコン膜を堆積した後、所定のパターンにエッチ
ングする工程と、一回目の熱酸化をして、酸化膜を形成
する工程と、該酸化膜の一部を選択的にエッチング除去
する工程と、二回目の熱酸化を行う工程を有することを
特徴とする液晶表示装置の製造方法。