JP3309517B2 - 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法及び液晶表示装置の製造方法Info
- Publication number
- JP3309517B2 JP3309517B2 JP24173293A JP24173293A JP3309517B2 JP 3309517 B2 JP3309517 B2 JP 3309517B2 JP 24173293 A JP24173293 A JP 24173293A JP 24173293 A JP24173293 A JP 24173293A JP 3309517 B2 JP3309517 B2 JP 3309517B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- resist
- silicon layer
- insulating film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ及び液
晶表示装置の製造方法に関する。
晶表示装置の製造方法に関する。
【０００２】
【従来の技術】液晶表示装置においては、画素信号を供
給するデ−タ線および走査信号を伝達するゲ−ト線が格
子状に配置されており各画素領域が区画形成された一方
側の透明絶縁基板と共通電極が形成された他方側の透明
絶縁基板との間に液晶が封入されており、共通電極と各
画素領域の画素電極との間に印加される電位を制御し
て、画素領域毎の液晶の配向状態を変化させるようにな
っている。このため、各画素領域から構成されたマトリ
クスアレイの一般的な構造は、垂直方向のデ−タ線と、
水平方向のゲ−ト線とによって区画形成された画素領域
にデ−タ線が導通接続するソ−スおよびゲ−ト線が導通
接続するゲ−トを有する薄膜トランジスタ（以下ＴＦＴ
と略す）が構成されており、そのドレインには、それら
の表面側に形成されたシリコン酸化膜からなる層間絶縁
膜の接続孔を介して画素電極が導通接続している。
給するデ−タ線および走査信号を伝達するゲ−ト線が格
子状に配置されており各画素領域が区画形成された一方
側の透明絶縁基板と共通電極が形成された他方側の透明
絶縁基板との間に液晶が封入されており、共通電極と各
画素領域の画素電極との間に印加される電位を制御し
て、画素領域毎の液晶の配向状態を変化させるようにな
っている。このため、各画素領域から構成されたマトリ
クスアレイの一般的な構造は、垂直方向のデ−タ線と、
水平方向のゲ−ト線とによって区画形成された画素領域
にデ−タ線が導通接続するソ−スおよびゲ−ト線が導通
接続するゲ−トを有する薄膜トランジスタ（以下ＴＦＴ
と略す）が構成されており、そのドレインには、それら
の表面側に形成されたシリコン酸化膜からなる層間絶縁
膜の接続孔を介して画素電極が導通接続している。
【０００３】従来、小型の液晶表示装置においては、開
口率を維持するためにデ−タ線と画素電極が別層に形成
されている構造をとる。その場合、層間絶縁膜を２層堆
積する必要があり、通常第１層目と第２層目の層間絶縁
膜の膜種は異なるため各層間絶縁膜のエッチングレ−ト
も異なる。ウェットエッチングにより接続孔を開口し、
直接画素電極がＴＦＴ素子と導通接続する場合、各層ご
とにエッチングする必要がある。しかし第１層目の層間
絶縁膜にＴＦＴのソ−ス及びドレインと導通接続するよ
うに接続孔を開口した後、デ−タ線（例えばＡｌ）をス
パッタ法により形成し、次に第２層目の層間絶縁膜を堆
積した後、第１の層間絶縁膜のドレイン側の接続孔を介
してＴＦＴのドレインと導通接続するように接続孔を開
口しようとすると、デ−タ線を形成する際のスパッタダ
メ−ジにより第１層目と第２層目の層間絶縁膜の密着不
良が発生し、その界面からエッチング液が染み込み第２
層目に開口された接続孔はオ−バ−エッチングされ逆テ
−パ−形状となる。その後その接続孔及び第１層目の層
間絶縁膜のドレイン側に開口された接続孔を介してＴＦ
Ｔのドレインに導通接続するように透明画素電極（例え
ばＩＴＯ膜）を形成すると、接続孔が逆テ−パ−形状の
ため画素電極が断線し表示欠陥の原因となる。そのた
め、デ−タ線を形成する前に画素側の接続孔をレジスト
で覆いスパッタダメ−ジを回避する必要がある。またレ
ジストが付着した状態でスパッタするためスパッタ中に
レジストからガスが発生し、デ−タ線とＴＦＴ素子との
コンタクト不良が起こる。よってＴＦＴ素子と良好なコ
ンタクト抵抗を得るためには３００℃程度の熱処理を行
いレジストをキュアする必要がある。
口率を維持するためにデ−タ線と画素電極が別層に形成
されている構造をとる。その場合、層間絶縁膜を２層堆
積する必要があり、通常第１層目と第２層目の層間絶縁
膜の膜種は異なるため各層間絶縁膜のエッチングレ−ト
も異なる。ウェットエッチングにより接続孔を開口し、
直接画素電極がＴＦＴ素子と導通接続する場合、各層ご
とにエッチングする必要がある。しかし第１層目の層間
絶縁膜にＴＦＴのソ−ス及びドレインと導通接続するよ
うに接続孔を開口した後、デ−タ線（例えばＡｌ）をス
パッタ法により形成し、次に第２層目の層間絶縁膜を堆
積した後、第１の層間絶縁膜のドレイン側の接続孔を介
してＴＦＴのドレインと導通接続するように接続孔を開
口しようとすると、デ−タ線を形成する際のスパッタダ
メ−ジにより第１層目と第２層目の層間絶縁膜の密着不
良が発生し、その界面からエッチング液が染み込み第２
層目に開口された接続孔はオ−バ−エッチングされ逆テ
−パ−形状となる。その後その接続孔及び第１層目の層
間絶縁膜のドレイン側に開口された接続孔を介してＴＦ
Ｔのドレインに導通接続するように透明画素電極（例え
ばＩＴＯ膜）を形成すると、接続孔が逆テ−パ−形状の
ため画素電極が断線し表示欠陥の原因となる。そのた
め、デ−タ線を形成する前に画素側の接続孔をレジスト
で覆いスパッタダメ−ジを回避する必要がある。またレ
ジストが付着した状態でスパッタするためスパッタ中に
レジストからガスが発生し、デ−タ線とＴＦＴ素子との
コンタクト不良が起こる。よってＴＦＴ素子と良好なコ
ンタクト抵抗を得るためには３００℃程度の熱処理を行
いレジストをキュアする必要がある。
【０００４】
【発明が解決しようとする課題】しかし、上記プロセス
のとおり画素側の接続孔をレジストで覆い、１５０℃程
度の温度で乾燥した後、一気に３００℃程度の熱処理を
施すと、レジストが変形しデ−タ線のパタ−ン部分にレ
ジストが入り込み、その上からデ−タ線を成膜しパタ−
ニングするとデ−タ線がレジストで挟まれた状態となり
レジスト剥離の際、デ−タ線が剥がれ断線となり歩留ま
り低下の原因となる。
のとおり画素側の接続孔をレジストで覆い、１５０℃程
度の温度で乾燥した後、一気に３００℃程度の熱処理を
施すと、レジストが変形しデ−タ線のパタ−ン部分にレ
ジストが入り込み、その上からデ−タ線を成膜しパタ−
ニングするとデ−タ線がレジストで挟まれた状態となり
レジスト剥離の際、デ−タ線が剥がれ断線となり歩留ま
り低下の原因となる。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜トランジスタの製造方法において講じ
た手段は、基板上に薄膜トランジスタのソース領域及び
ドレイン領域となるシリコン層を形成する工程と、前記
シリコン層上に絶縁膜を堆積する工程と、前記シリコン
層のソース領域上の前記絶縁膜に形成される第１接続孔
と、前記シリコン層のドレイン領域上の前記絶縁膜に形
成される第２接続孔とを同時に開口する工程と、前記第
２接続孔をレジストで覆う工程と、前記レジストを、所
定の温度に加熱した後、所定の昇温速度で段階的に昇温
して、温度が所定の熱処理温度に達した後、該熱処理温
度で一定時間保持する工程と、しかる後にソース電極を
形成する工程とを有することを特徴とする。さらに、本
発明の液晶表示装置の製造方法において講じた手段は、
基板上に薄膜トランジスタのソース領域及びドレイン領
域となるシリコン層を形成する工程と、前記シリコン層
上に絶縁膜を堆積する工程と、前記シリコン層のソース
領域上の前記絶縁膜に形成される第１接続孔と、前記シ
リコン層のドレイン領域上の前記絶縁膜に形成される第
２接続孔とを同時に開口する工程と、前記第２接続孔を
レジストで覆う工程と、前記レジストを、所定の温度に
加熱した後、所定の昇温速度で段階的に昇温して、温度
が所定の熱処理温度に達した後、該熱処理温度で一定時
間保持する工程と、しかる後にデータ線を形成する工程
とを有することを特徴とする。
に、本発明の薄膜トランジスタの製造方法において講じ
た手段は、基板上に薄膜トランジスタのソース領域及び
ドレイン領域となるシリコン層を形成する工程と、前記
シリコン層上に絶縁膜を堆積する工程と、前記シリコン
層のソース領域上の前記絶縁膜に形成される第１接続孔
と、前記シリコン層のドレイン領域上の前記絶縁膜に形
成される第２接続孔とを同時に開口する工程と、前記第
２接続孔をレジストで覆う工程と、前記レジストを、所
定の温度に加熱した後、所定の昇温速度で段階的に昇温
して、温度が所定の熱処理温度に達した後、該熱処理温
度で一定時間保持する工程と、しかる後にソース電極を
形成する工程とを有することを特徴とする。さらに、本
発明の液晶表示装置の製造方法において講じた手段は、
基板上に薄膜トランジスタのソース領域及びドレイン領
域となるシリコン層を形成する工程と、前記シリコン層
上に絶縁膜を堆積する工程と、前記シリコン層のソース
領域上の前記絶縁膜に形成される第１接続孔と、前記シ
リコン層のドレイン領域上の前記絶縁膜に形成される第
２接続孔とを同時に開口する工程と、前記第２接続孔を
レジストで覆う工程と、前記レジストを、所定の温度に
加熱した後、所定の昇温速度で段階的に昇温して、温度
が所定の熱処理温度に達した後、該熱処理温度で一定時
間保持する工程と、しかる後にデータ線を形成する工程
とを有することを特徴とする。
【０００６】
【作用】本発明の液晶表示装置の製造方法において、接
続孔を覆ったレジストは上記の処理方法を施すことによ
り、変形が抑制されデ−タ線下にレジストが入り込まず
断線する恐れはない。
続孔を覆ったレジストは上記の処理方法を施すことによ
り、変形が抑制されデ−タ線下にレジストが入り込まず
断線する恐れはない。
【０００７】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図１は本発明の実施例の製造方法を適
用した液晶表示装置における画素領域の構造断面図を工
程ごとに示したものである。
照して説明する。図１は本発明の実施例の製造方法を適
用した液晶表示装置における画素領域の構造断面図を工
程ごとに示したものである。
【０００８】この画素領域には、デ−タ線１２が導通接
続するソ−ス２、ゲ−ト線が導通接続するゲ−ト７、お
よび画素電極１５が導通接続するドレイン３によって、
ＴＦＴが形成されている。このＴＦＴの断面構造は、液
晶表示装置全体を支持する絶縁透明基板１の表面側にＳ
ｉＨ4ガスを600℃程度で熱分解させ、減圧下での化学気
相成長法（以下ＣＶＤ法と略す）により多結晶シリコン
層４を1000Å程度堆積した後所定の形状にパタ−ニング
し、次にこの多結晶シリコン層４の表面を1000〜1200℃
で熱酸化することによりゲ−ト酸化膜６を1200Å程度堆
積する。このとき多結晶シリコン層４は熱酸化により反
応するため膜厚は500Å程度となる。この多結晶シリコン
には、真性の多結晶シリコン領域であるチャネル領域５
を除いて、ｎ型の不純物としてリンが導入されて（ｐ型
を形成する場合はボロン）、ソ−ス２およびドレイン３
が形成されている。ここでリンの導入は、多結晶シリコ
ン層４の表面側に形成されたゲ−ト酸化膜６上のゲ−ト
７をマスクとするイオン注入を利用することにより、ソ
−ス２およびドレイン３がセルフアラインとなるように
行われる。ここでゲ−ト７は多結晶シリコン膜を3000〜
4000Å堆積した後、この多結晶シリコン膜中に酸素及び
窒素雰囲気中でオキシ塩化リン（ＰＯＣｌ3）を用い900
〜1000℃でリンを熱拡散するかあるいは、同等量のリン
をイオン打ち込みにより注入し、所定の形状にパタ−ニ
ングして形成する。このＴＦＴ８の表面側には、シリコ
ン酸化膜からなる第１の層間絶縁膜８がＳｉＨ4系ある
いはＴＥＯＳ系のガスを用い、常圧ＣＶＤ法あるいは減
圧ＣＶＤ法により8000〜10000Å程度堆積されており、
それには第１の接続孔９と第２の接続孔１０とがそれぞ
れＴＦＴのソ−ス及びドレインと導通接続するように開
口されている（ａ）。次にそのうちの第２の接続孔１０
のみをレジスト１１で覆った後、窒素雰囲気中で１５０
℃〜１６０℃で加熱し乾燥させる。なおこの際、接続孔
を覆うレジストはポジレジストでもネガレジストでも良
い。そしてここで３００℃の熱処理を一気に行うと図２
に示したように、レジストが変形しデ−タ線のパタ−ン
部分にまで入り込むため、熱処理方法を１５０℃〜３０
０℃まで段階的（例えば１０℃／分）に昇温させていき
３００℃で３０分以上保持する（ｂ）。そしてスパッタ
法によりデ−タ線となるアルミニウムを3000〜8000Å程
度堆積する（ｃ）。そして第１の接続孔を介して、この
アルミニウムがソ−ス２に導通接続するようにパタ−ニ
ングし、デ−タ線上のレジスト及び第２の接続孔１０を
覆っていたレジスト１１を同時に剥離しデ−タ線１２を
形成する（ｄ）。このとき、第２の接続孔１０のみをレ
ジストで覆う場合のフォトマスクは第２の接続孔１０の
みがレジスト覆われ、かつデ−タ線がレジストで覆われ
ないパタ−ンであれば良いから画素電極を形成するフォ
トマスクを共用して用いれば良い。あるいは画素電極の
周囲に不透明金属膜でブラックマトリクスを形成する構
造の場合には、そのブラックマトリクスを形成する際の
フォトマスクでレジストの極性を反転させて用いても良
い。つまりブラックマトリクスをパタ−ニングする際に
ポジレジストを用いたならばネガレジスト、逆にブラッ
クマトリクス形成時にネガレジストを用いたならばポジ
レジストを用いることによりドレイン側の接続孔のみを
レジストで覆うことができる。次にその上層に第２の層
間絶縁膜１３が第１の層間絶縁膜９と同様にＳｉＨ4系
あるいはＴＥＯＳ系のガスを用い、常圧ＣＶＤ法あるい
は減圧ＣＶＤ法により8000〜10000Å程度堆積されてお
り、接続孔１４を第１の層間絶縁膜の第２の接続孔１０
を介してドレイン３に導通接続されるように開孔した
後、画素電極１５となるＩＴＯ膜をスパッタ法により10
00Å〜2000Å堆積し、接続孔１４と第１の層間絶縁膜の
第２の接続孔１０を介してドレイン３に導通接続され、
画素電極の端部がデ−タ線の上方位置に配置されるよう
にパタ−ニングして形成し完成する（ｅ）。本実施例で
は画素電極にスパッタによるＩＴＯ膜を用いたが、金属
インジウムあるいはインジウム−スズ合金をスパッタ
法、蒸着法またはＣＶＤ法により堆積した後、３００℃
〜５００℃で酸素雰囲気あるいは空気中においてドライ
酸化または水蒸気を用いたウェット酸化を行うことによ
り、画素電極を形成しても良い。
続するソ−ス２、ゲ−ト線が導通接続するゲ−ト７、お
よび画素電極１５が導通接続するドレイン３によって、
ＴＦＴが形成されている。このＴＦＴの断面構造は、液
晶表示装置全体を支持する絶縁透明基板１の表面側にＳ
ｉＨ4ガスを600℃程度で熱分解させ、減圧下での化学気
相成長法（以下ＣＶＤ法と略す）により多結晶シリコン
層４を1000Å程度堆積した後所定の形状にパタ−ニング
し、次にこの多結晶シリコン層４の表面を1000〜1200℃
で熱酸化することによりゲ−ト酸化膜６を1200Å程度堆
積する。このとき多結晶シリコン層４は熱酸化により反
応するため膜厚は500Å程度となる。この多結晶シリコン
には、真性の多結晶シリコン領域であるチャネル領域５
を除いて、ｎ型の不純物としてリンが導入されて（ｐ型
を形成する場合はボロン）、ソ−ス２およびドレイン３
が形成されている。ここでリンの導入は、多結晶シリコ
ン層４の表面側に形成されたゲ−ト酸化膜６上のゲ−ト
７をマスクとするイオン注入を利用することにより、ソ
−ス２およびドレイン３がセルフアラインとなるように
行われる。ここでゲ−ト７は多結晶シリコン膜を3000〜
4000Å堆積した後、この多結晶シリコン膜中に酸素及び
窒素雰囲気中でオキシ塩化リン（ＰＯＣｌ3）を用い900
〜1000℃でリンを熱拡散するかあるいは、同等量のリン
をイオン打ち込みにより注入し、所定の形状にパタ−ニ
ングして形成する。このＴＦＴ８の表面側には、シリコ
ン酸化膜からなる第１の層間絶縁膜８がＳｉＨ4系ある
いはＴＥＯＳ系のガスを用い、常圧ＣＶＤ法あるいは減
圧ＣＶＤ法により8000〜10000Å程度堆積されており、
それには第１の接続孔９と第２の接続孔１０とがそれぞ
れＴＦＴのソ−ス及びドレインと導通接続するように開
口されている（ａ）。次にそのうちの第２の接続孔１０
のみをレジスト１１で覆った後、窒素雰囲気中で１５０
℃〜１６０℃で加熱し乾燥させる。なおこの際、接続孔
を覆うレジストはポジレジストでもネガレジストでも良
い。そしてここで３００℃の熱処理を一気に行うと図２
に示したように、レジストが変形しデ−タ線のパタ−ン
部分にまで入り込むため、熱処理方法を１５０℃〜３０
０℃まで段階的（例えば１０℃／分）に昇温させていき
３００℃で３０分以上保持する（ｂ）。そしてスパッタ
法によりデ−タ線となるアルミニウムを3000〜8000Å程
度堆積する（ｃ）。そして第１の接続孔を介して、この
アルミニウムがソ−ス２に導通接続するようにパタ−ニ
ングし、デ−タ線上のレジスト及び第２の接続孔１０を
覆っていたレジスト１１を同時に剥離しデ−タ線１２を
形成する（ｄ）。このとき、第２の接続孔１０のみをレ
ジストで覆う場合のフォトマスクは第２の接続孔１０の
みがレジスト覆われ、かつデ−タ線がレジストで覆われ
ないパタ−ンであれば良いから画素電極を形成するフォ
トマスクを共用して用いれば良い。あるいは画素電極の
周囲に不透明金属膜でブラックマトリクスを形成する構
造の場合には、そのブラックマトリクスを形成する際の
フォトマスクでレジストの極性を反転させて用いても良
い。つまりブラックマトリクスをパタ−ニングする際に
ポジレジストを用いたならばネガレジスト、逆にブラッ
クマトリクス形成時にネガレジストを用いたならばポジ
レジストを用いることによりドレイン側の接続孔のみを
レジストで覆うことができる。次にその上層に第２の層
間絶縁膜１３が第１の層間絶縁膜９と同様にＳｉＨ4系
あるいはＴＥＯＳ系のガスを用い、常圧ＣＶＤ法あるい
は減圧ＣＶＤ法により8000〜10000Å程度堆積されてお
り、接続孔１４を第１の層間絶縁膜の第２の接続孔１０
を介してドレイン３に導通接続されるように開孔した
後、画素電極１５となるＩＴＯ膜をスパッタ法により10
00Å〜2000Å堆積し、接続孔１４と第１の層間絶縁膜の
第２の接続孔１０を介してドレイン３に導通接続され、
画素電極の端部がデ−タ線の上方位置に配置されるよう
にパタ−ニングして形成し完成する（ｅ）。本実施例で
は画素電極にスパッタによるＩＴＯ膜を用いたが、金属
インジウムあるいはインジウム−スズ合金をスパッタ
法、蒸着法またはＣＶＤ法により堆積した後、３００℃
〜５００℃で酸素雰囲気あるいは空気中においてドライ
酸化または水蒸気を用いたウェット酸化を行うことによ
り、画素電極を形成しても良い。
【０００９】従って、本液晶表示装置において、デ−タ
線形成前にドレイン側の接続孔を覆うレジストの熱処理
を段階的に行うため、レジストの変形が抑制されデ−タ
線下へのレジストの入り込みがなくなり、デ−タ線の断
線が防止できるため歩留りを向上させることが可能であ
る。
線形成前にドレイン側の接続孔を覆うレジストの熱処理
を段階的に行うため、レジストの変形が抑制されデ−タ
線下へのレジストの入り込みがなくなり、デ−タ線の断
線が防止できるため歩留りを向上させることが可能であ
る。
【００１０】
【発明の効果】本発明の液晶表示装置の製造方法におい
て前記のとおり、デ−タ線形成前にドレイン側の接続孔
を覆うレジストの熱処理を段階的に行うことに特徴を有
するので、以下の効果を奏する。
て前記のとおり、デ−タ線形成前にドレイン側の接続孔
を覆うレジストの熱処理を段階的に行うことに特徴を有
するので、以下の効果を奏する。
【００１１】ソース電極あるいはデ−タ線形成前にド
レイン側の接続孔を覆っているレジストの熱処理は、連
続的に昇温させながら行うので、レジストの変形が抑制
され、デ−タ線下へのレジストの入り込みがなくなり、
ソース線あるいはデ−タ線の断線が防止されるため歩留
まりが向上する。
レイン側の接続孔を覆っているレジストの熱処理は、連
続的に昇温させながら行うので、レジストの変形が抑制
され、デ−タ線下へのレジストの入り込みがなくなり、
ソース線あるいはデ−タ線の断線が防止されるため歩留
まりが向上する。
【００１２】ドレイン側の接続孔をレジストで覆う場
合のフォトマスクは画素電極のフォトマスクと共用で
き、あるいは画素電極の周囲にブラックマトリクスを形
成する場合はそのブラックマトリクスのフォトマスクと
も共用して使用できるため、この工程専用に新規にフォ
トマスクを作成する必要はない。
合のフォトマスクは画素電極のフォトマスクと共用で
き、あるいは画素電極の周囲にブラックマトリクスを形
成する場合はそのブラックマトリクスのフォトマスクと
も共用して使用できるため、この工程専用に新規にフォ
トマスクを作成する必要はない。
【図１】（ａ）〜（ｅ）は本発明を各工程ごとに示した
図。 （ａ）第１層目の層間絶縁膜にＴＦＴのソ−ス及びドレ
インと導通接続するように接続孔を開口した図。 （ｂ）開口された接続孔のうちドレイン側の接続孔のみ
をレジストで覆った図。 （ｃ）ドレイン側の接続孔をレジストで覆ったままでデ
−タ線を堆積した図。 （ｄ）デ−タ線をパタ−ニングし、デ−タ線上のレジス
ト及びドレイン側の接続孔を覆っていたレジスト同時に
剥離し、デ−タ線を形成した図。 （ｅ）完成図。
図。 （ａ）第１層目の層間絶縁膜にＴＦＴのソ−ス及びドレ
インと導通接続するように接続孔を開口した図。 （ｂ）開口された接続孔のうちドレイン側の接続孔のみ
をレジストで覆った図。 （ｃ）ドレイン側の接続孔をレジストで覆ったままでデ
−タ線を堆積した図。 （ｄ）デ−タ線をパタ−ニングし、デ−タ線上のレジス
ト及びドレイン側の接続孔を覆っていたレジスト同時に
剥離し、デ−タ線を形成した図。 （ｅ）完成図。
【図２】図１のｂにおいて、急激な熱処理を行った場合
のレジストの状態を示した図。
のレジストの状態を示した図。
１ 透明絶縁基板 ２ ソ−ス ３ ドレイン ４ 多結晶シリコン膜 ５ チャネル ６ ゲ−ト酸化膜 ７ ゲ−ト電極 ８ 第１層目の層間絶縁膜 ９ 第１の接続孔 １０ 第２の接続孔 １１ レジスト １２ デ−タ線 １３ 第２層目の層間絶縁膜 １４ 接続孔 １５ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１６Ｋ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/027 H01L 21/336 H01L 29/78
Claims (2)
- 【請求項１】基板上に薄膜トランジスタのソース領域及
びドレイン領域となるシリコン層を形成する工程と、前
記シリコン層上に絶縁膜を堆積する工程と、前記シリコ
ン層のソース領域上の前記絶縁膜に形成される第１接続
孔と、前記シリコン層のドレイン領域上の前記絶縁膜に
形成される第２接続孔とを同時に開口する工程と、前記
第２接続孔をレジストで覆う工程と、前記レジストを、
所定の温度に加熱した後、所定の昇温速度で段階的に昇
温して、温度が所定の熱処理温度に達した後、該熱処理
温度で一定時間保持する工程と、しかる後にソース電極
を形成する工程とを有することを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項２】基板上に薄膜トランジスタのソース領域及
びドレイン領域となるシリコン層を形成する工程と、前
記シリコン層上に絶縁膜を堆積する工程と、前記シリコ
ン層のソース領域上の前記絶縁膜に形成される第１接続
孔と、前記シリコン層のドレイン領域上の前記絶縁膜に
形成される第２接続孔とを同時に開口する工程と、前記
第２接続孔をレジストで覆う工程と、前記レジストを、
所定の温度に加熱した後、所定の昇温速度で段階的に昇
温して、温度が所定の熱処理温度に達した後、該熱処理
温度で一定時間保持する工程と、しかる後にデータ線を
形成する工程とを有することを特徴とする液晶表示装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24173293A JP3309517B2 (ja) | 1993-09-28 | 1993-09-28 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24173293A JP3309517B2 (ja) | 1993-09-28 | 1993-09-28 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799197A JPH0799197A (ja) | 1995-04-11 |
| JP3309517B2 true JP3309517B2 (ja) | 2002-07-29 |
Family
ID=17078721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24173293A Expired - Lifetime JP3309517B2 (ja) | 1993-09-28 | 1993-09-28 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309517B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| JP3958344B2 (ja) | 2005-06-07 | 2007-08-15 | キヤノン株式会社 | インプリント装置、インプリント方法及びチップの製造方法 |
-
1993
- 1993-09-28 JP JP24173293A patent/JP3309517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799197A (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508851B2 (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
| US6166396A (en) | Semiconductor devices | |
| US6043859A (en) | Active matrix base with reliable terminal connection for liquid crystal display device | |
| JP2551724B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| US5994717A (en) | Thin-film transistor and method for fabricating same and liquid crystal display device | |
| US5523865A (en) | Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode | |
| US6087205A (en) | Method of fabricating staggered thin film transistor with an improved ohmic contact structure | |
| JPH08148693A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0282571A (ja) | アクティブマトリクス基板の製造方法 | |
| KR0129985B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR0124958B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| JP3309517B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP3127615B2 (ja) | 液晶装置の製造方法 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| EP0570928B1 (en) | Method of manufacturing thin film transistor panel | |
| KR100202236B1 (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| JPH07169973A (ja) | 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3217210B2 (ja) | 液晶表示装置の製造方法 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |