KR100202236B1 - 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 - Google Patents
액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 Download PDFInfo
- Publication number
- KR100202236B1 KR100202236B1 KR1019960010637A KR19960010637A KR100202236B1 KR 100202236 B1 KR100202236 B1 KR 100202236B1 KR 1019960010637 A KR1019960010637 A KR 1019960010637A KR 19960010637 A KR19960010637 A KR 19960010637A KR 100202236 B1 KR100202236 B1 KR 100202236B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- insulating film
- etch stopper
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 14
- 239000011159 matrix material Substances 0.000 title abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 66
- 239000010408 film Substances 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Natural products P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브 매트릭스 기판의 제조방법 및 그방법에 의해 제조되는 액티브 매트릭스 기판에 관한 것으로 소스버스 및 드레인배선과 반도체층을 동시에 패터닝하고, 소스전극 및 드레인전극은 보호절연막을 마스크로하여 형성함으로써 패턴형성을 위한 마스크 공정의 수를 줄여 비용을 절감하고 수율을 향상시켰다.
Description
제1a도는 액정표시장치를 회로도로 나타내는 도면이고,
제1b도는 TFT어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이다.
제2도는 종래의 액티브 매트릭스 기판의 제조과정을 나타내는 도면이다.
제3도는 본 발명의 실시예에 따른 액티브 매트릭스 기판의 제조 과정을 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
31 : 투명유리기판 47 : 화소 전극
13,33 : 게이트버스배선 14 : 소스배선
35 : 제1절연층 34 : 소스버스 및 드레인배선
37 : 반도체층 39 : 불순물 반도체층
40 : 에치스토퍼 43 : 제2 금속층
43a : 소스전극 43b : 드레인전극
45 : 보호절연막
본 발명은 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판에 관한 것이다.
액티브 매트릭스형 액정표시장치에서는 각 화소의 구동 및 제어를 위해 스위칭 장치로서 TFT와 같은 능동소자가 이용되고 있다.
TFT 어레이를 갖춘 일반적인 액정표시장치는 제1a도에 도시된 바와 같이 투명유리기판 상에 대략 장방형의 화소(47)가 행과 열로 근접 배열되어 있는데, 화소(47)의 각 행배열과 근접하고 또한 이들을 따라 다수의 게이트버스배선(어드레스라인)(13)이, 화소(47)의 각 열배열과 근접해서 그것을 따라 소스버스배선(데이터라인)(14)이 각각 형성되어 있다.
제1b도는 TFT 어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도로서, 투면유리기판 상에 게이트를 덮는 절연막이 형성되고, 이 절연막상에 각 게이트버스배선(13)과 교차하는 다수의 소스 버스배선(14)이 이 평행하게 형성되어 있다. 그리고 전술한 가 게이버스배선(13)과 각 소스버스배선(14)와 교점 부근에서 전술한 게이트버스배선(13)과 일체의 게이트전극상에 절연막을 끼워서 반도체층이 형성되고, 이 반도체층 상에 일체의 드레인전극 및 소스전극이 대향하도록 형성되어 능동소자로서의 TFT가 구성되어 있다.
다음은 종래의 액티브 매트릭스 기판의 제조방법을 제1b를 II-II선으로 절단한 단면공정도인 제2도를 이용하여 기술한다.
투명유리기판(31) 상에 제1 금속층을 증착한 후 패터닝하여 게이트버스배선(33)을 형성한다.(제2도a)
기판의 전면에 SiNx등으로 구성된 게이트절연층(35), a-Si의 반도체층(37) 및 에치스토퍼층을 연속증착한다.
이어서 에치스토퍼층을 패터닝하여 에치스토퍼(40)를 만든다(제2도 B)
기판의 전면에 n+ a-Si의 불순물 반도체층(39)을 증착한 후 불순물 반도체층(39)과 반도체층(35)을 패터닝한다.(제2도c)
기판의 전면에 제 2 금속층(43)을 스퍼터링법등으로 증착하고 제2 금속층(43)을 패터닝하여 소스버스배선 및 소스버스배선에서 분기하는 소스전극(43a)과 드레인전극(43b)을 형성한다.(제2도d)
질화실리콘막을 증착하여 콘택홀을 가지는 보호절연막(45)을 형성한다.
이어서 기판의 전면에 스퍼터링법으로 ITO막을 증팍하고 ITO막을 극 패터닝하여 화소전극(47)을 형성한다. 화소전극(47)은 콘택홀에 의해 드레인전극(43b) 과 전기적으로 연결된다(제2도 E)
이와 같은 종래의 박막 트랜지스터의 제조방법은 그 제조공정이 복잡하고 패턴형성을 위한 각각의 공정에 있어서, 마스크 패턴의 형성, 정확한 패턴 묘사를 위한 고도의 마스크 정렬, 레지스트 도포 및 현상 등의 여러 과정을 거치면서 많은 시간이 소요되고 불량이 발생하여 수율이 낮아지는 단점이 있다.
본 발명의 목적은 소스버스 및 드레인배선과 반도체층을 동시에 패터닝하고, 소스전극 및 드레인전극과 오믹 콘택층을, 보호절연막을 마스크로하여 전극분리영역을 에칭함으로써 패턴 형성을 위한 마스크공정의 수를 줄일 수 있는 액티브 매트릭스 기판의 제조방법을 제공하는 데 있으며, 또 그 방법에 의해 제조되는 액티브 매트릭스 기판을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 제조방법은 투명 유리기판 상에 제1 금속층을 증착한 후 패터닝하여 게이트버스배선을 형성하는 단계와 ; 상기 게이트버스배선과 상기 투명유리기판 상에 게이트절연층, 반도체층 및 에치스토퍼층을 연속증착하는 단계와 ; 상기 에치스토퍼층을 패터닝하여 에치스토퍼를 형성하는 단계와 ; 상기 에치스토퍼 및 상기 반도체층 상에 불순물 반도체층을 증착하는 단계와 ; 상기 불순물 반도체층 상에 제2금속층을 증착하는 단계와 ; 상기 제 2 금속층, 상기 불순물 반도체층 및 상기 반도체층을 에칭하여 반도체채널층과 소스버스 및 드레인배선을 형성하는 단계와 ; 상기 소스버스 및 드레인배선과 상기 게이트절연층 상에 보호절연막을 증착하는 단계와 ; 상기 보호절연막을 패터닝하여 콘택홀을 형성하고 상기 에치스토퍼상의 제2 금속층의 일부를 노출하는 단계와 : 상기 보호막절연막 상에 투명금속층을 증착한 후 패터닝하여 상기 소스버스 및 드레인배선과 상기 콘택홀을 통해 전기적으로 연결되는 화소전극을 형성하는 단계와 그리고 상기 보호절연막을 마스크로 하여 상기 소스버스 및 드레인배선과 상기 불순물 반도체층을 에칭하여 소스전극과 드레인전극을 형성하는 단계를 포함한다.
따라서, 본 발명에 의한 액티브 매트릭스 기판은 투명유리기판과 ; 상기 투명 유리 기판 상에 형성된 게이트버스배선과 ; 상기 게이트버스배선과 상기 투명유리가판 상에 형성된 게이트절연층과 ; 상기 게이트절연층 상에 형성된 반도체층과 ; 상기 반도체층상에 형성되고 일부가 노출된 에치스토퍼와 ; 상기 에치스토퍼 상에서 두 부분으로 분리되고 상기 반도체층 상에 형성된 불순물 반도체층과 ; 상기 분리된 불순물 반도체상의 각 부분에 형성된 소스전극 및 드레인전극을 포함하는 소스버스 및 드레인배선과 ; 상기 소스전극 및 드레인전극 상에 분리형성되고콘택홀을 가지는 보호절연막과 그리고 상기 드레인전극과 상기 콘택홀을 통해 전기적으로 연결되고 상기 보호절연막 상에 형성된 화소전극으로 이루어진 구조를 갖는다.
이하, 이러한 목적을 달성하는 본 발명에 따르는 방법을 도면을 참조하여 설명한다.
[실시예1]
먼저, 투명유리기판(31)의 위쪽 표면에, A1, 또는 A1계 합금인 A1-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu등으로 된 제 1 금속층을 스퍼터링법으로 증착한다. 포토처리후, 에칭용액으로 제 1 금속층을 선택적으로 에칭하여 게이트버스배선(33)을 형성한다. (제3도 a)
필요하다면, 내화학성 및 내열성, 특히 다음에 형성되는 게이트 절연층과의 결합성 등을 높이기 위해 게이트버스배선(33)을 양극산화사켜, 게이트버스배선 상에 양극산화막을 형성할 수 있는데, 이 양극산화막은 뒤에 형성되는 게이트 절연층의 질화실리콘층과 함께 2층 절연층으로 되어 게이트버스배선(33)과 신호선간의 층간절연을 개선하는 역할을 한다.
절연막 증착공정에 의해 상기 투명유리기판(31)에 플라즈마 CVD장치로 암모니아가스, 실란가스, 질소가스, 수소가스 등을 도입하여, 게이트절연증(35), 아몰퍼스 실리콘(α-Si)의 반도체층(37), 질화실리콘의 에치스토퍼층을 연속증착한다.(제3도b)
에치스토퍼층을 패터닝하여 에치스토퍼(40)를 형성한다.(제3도 c)
에치스토퍼(41) 및 반도체층(37) 상에 플라즈마 CVD장치로 수소가스, 포스핀가스를 도입하여, N(+)형 불순물 반도체층(39)을 증착한다.(제3도 d)
이어서 Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등의 금속으로 된 제 2 금속층(43)을 스퍼터링법으로 설치한다.(제3도 e)
제2 금속층(43) 상에 감광막을 도포하고 노광한 후 제 2 금속층(43), 불순물 반도체층(39) 및 반도체층(37)을 에칭하여 소스버스 및 드레인배선(34)과 반도체채널층을 형성한다.(제3도 f)
소스버스 및 드레인배선(34) 과 게이트절연막(35)상에 플라즈마 CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서 질화Si막으로 된 보호절연막(45)을 증작한다. 질화Si막을 패터닝하여, 콘택홀을 형성함과 동시에, 소스전극 및 드레인전극을 형성하기 위한 에칭공정에 의해 제거되는 부분, 즉 에치스토퍼(40) 상의 제2 금속층의 일부를 노출한다.(제3도 g)
보호절연막(45) 상에 ITO막을 증착한 후 패터닝하여 화소전극(47)을 형성하고 콘택홀을 통해 소스버스 및 드레인배선(43)과 전기적으로 연결한다.(제3도 h)
이어서 보호절연막(45)을 마스크로 하여 에칭을 행하여 노출된 소스버스 및 드레인배선과 불순물 반도체층을 제거하여 소스전극(43a)과 드레인전극(43b)을 형성한다. (제3도 i)
본 발명의 제조방법을 따라 제조되는 액티브 매트릭스 기판은, 게이트 버스배선은 투명유리기판 상에 형성된다. 게이트버스배선 및 투명유리기판은 게이트절연막으로 덮여 있다. 게이트절연막 상에 형성된 반도체층 상에는 에치스토퍼가 형성되어 있으며, 에치스토퍼 상에서 두 부분으로 분리되고 반도체층 상에 형성된 불순물 반도체상에서는 분리형성된 소스전극 및 드레인전극, 분리형성된 소스전극 및 드레인전극의 각 부분상에는 보호절연막의 일부분이 형성되어 있다. 보호절연막 상의 화소전극은 드레인전극 상의 콘택홀을 통해 드레인전극과 전기적으로 접속된다.
본 발명에 의하면 소스버스 및 드레인배선과 반도체층을 동시에 패터닝하고, 소스전극 및 드레인전극을 형성하기 위한 별도의 마스크공정이 필요없게 되어 비용이 절감되며, 제조시간이 단축되어 수율을 향상시킬 수 있다.
Claims (2)
- 투명유리기판 상에 제 1금속층을 증착한 후 패터닝하여 게이트버스배선을 형성하는 단계와 ; 상기 게이트버스배선과 상기 투명유리기판 상에 게이트절연층, 반도체층 및 에치스토퍼층을 연속증착하는 단계와 ; 상기 에치스토퍼층을 패터닝하여 에치스토퍼를 형성하는 단계와 ; 상기 에치스토퍼 및 상기 반도체층 상에 불순물 반도체층을 증착하는 단계와 ; 상기 불순물 반도체층 상에 제 2 금속층을 증착하는 단계와 ; 상기 제 2 금속층, 상기 불순물 반도체층 및 상기 반도체층을 패터닝하여 반도체 채널층과 소스버스 및 드레인배선을 형성하는 단계와 ; 상기 소스버스 및 드레인배선과 상기 게이트절연층 상에 보호절연막을 증착하는 단계와 ; 상기 보호절연막을 패터닝하여, 콘택홀을 형성하고 상기 에치스토퍼 상의 상기 제 2 금속층의 일부를 노출하는 단계와 ; 상기 보호막 절연막 상에 투명금속층을 증착한 후 패터닝하여 상기 소스버스 및 드레인배선과 상기 콘택홀을 통해 전기적으로 연결되는 화소전극을 형성하는 단계와 그리고 상기 보호절연막을 마스크로 하여 상기 소스버스 및 드레인배선과 상기 불순물 반도체층을 에칭하여 소스전극과 드레인전극을 형성하는 단게를 포함하는 액티브 매트릭스 기판의 제조 방법.
- 투명유리기판과 ; 상기 투명유리기판 상에 형성된 게이트버스배선과 ; 상기 게이트버스배선과 상기 투명유리기판 상에 형성된 게이트절연층과 ; 상기 게이트절연층 상에 형성된 반도체층과 ; 상기 반도체층 상에 형성되고 일부가 노출된 에치스토퍼와 ; 상기 에치스토퍼 상에서 두 부분으로 분리되고 상기 반도체층 상에 형성된 불순물 반도체층과 ; 상기 분리된 불순물 반도체 상의 각 부분에 형성된 소스전극 및 드레인전극을 포함하는 소스버스 및 드레인배선과 ; 상기 소스전극 및 드레인전극 상에 분리형성되고 콘택홀을 가지는 보호절연막과 그리고 상기 드레인전극과 상기 콘택홀을 통해 전기적으로 연결되고 상기 보호절연막 상에 형성된 화소전극으로 이루어진 액티브 매트릭스 기판.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010637A KR100202236B1 (ko) | 1996-04-09 | 1996-04-09 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
| FR9702841A FR2747237B1 (fr) | 1996-04-09 | 1997-03-11 | Dispositif d'affichage a cristal liquide et son procede de fabrication |
| GB9706824A GB2312092B (en) | 1996-04-09 | 1997-04-04 | Liquid crystal display and method of manufacturing the same |
| JP10525597A JP4034376B2 (ja) | 1996-04-09 | 1997-04-08 | アクティブマトリクス方式液晶表示装置の製造方法 |
| DE19714690A DE19714690C2 (de) | 1996-04-09 | 1997-04-09 | Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebaute Flüssigkristallanzeigevorrichtung |
| JP2007059644A JP4117369B2 (ja) | 1996-04-09 | 2007-03-09 | アクティブマトリクス方式液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010637A KR100202236B1 (ko) | 1996-04-09 | 1996-04-09 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072497A KR970072497A (ko) | 1997-11-07 |
| KR100202236B1 true KR100202236B1 (ko) | 1999-07-01 |
Family
ID=19455336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960010637A KR100202236B1 (ko) | 1996-04-09 | 1996-04-09 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JP4034376B2 (ko) |
| KR (1) | KR100202236B1 (ko) |
| DE (1) | DE19714690C2 (ko) |
| FR (1) | FR2747237B1 (ko) |
| GB (1) | GB2312092B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538293B1 (ko) * | 1998-04-03 | 2006-03-17 | 삼성전자주식회사 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| KR102183920B1 (ko) | 2013-12-16 | 2020-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104022126B (zh) * | 2014-05-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629743B2 (ja) * | 1987-10-08 | 1997-07-16 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| US5173753A (en) * | 1989-08-10 | 1992-12-22 | Industrial Technology Research Institute | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance |
| US5130263A (en) * | 1990-04-17 | 1992-07-14 | General Electric Company | Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer |
| EP0476701B1 (en) * | 1990-09-21 | 1995-12-13 | Casio Computer Company Limited | A thin-film transistor and a thin film transistor panel using thin-film transistors of this type |
| DE69116337T2 (de) * | 1990-10-05 | 1996-09-12 | Gen Electric | Dünnfilmtransistorstruktur mit verbesserten source/drainkontakten |
| KR920010885A (ko) * | 1990-11-30 | 1992-06-27 | 카나이 쯔또무 | 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치 |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| EP0566838A3 (en) * | 1992-02-21 | 1996-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
-
1996
- 1996-04-09 KR KR1019960010637A patent/KR100202236B1/ko not_active IP Right Cessation
-
1997
- 1997-03-11 FR FR9702841A patent/FR2747237B1/fr not_active Expired - Lifetime
- 1997-04-04 GB GB9706824A patent/GB2312092B/en not_active Expired - Lifetime
- 1997-04-08 JP JP10525597A patent/JP4034376B2/ja not_active Expired - Lifetime
- 1997-04-09 DE DE19714690A patent/DE19714690C2/de not_active Expired - Lifetime
-
2007
- 2007-03-09 JP JP2007059644A patent/JP4117369B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1039331A (ja) | 1998-02-13 |
| GB2312092B (en) | 1998-06-03 |
| JP4117369B2 (ja) | 2008-07-16 |
| DE19714690C2 (de) | 2003-12-11 |
| GB2312092A (en) | 1997-10-15 |
| DE19714690A1 (de) | 1997-10-30 |
| JP2007206712A (ja) | 2007-08-16 |
| GB9706824D0 (en) | 1997-05-21 |
| KR970072497A (ko) | 1997-11-07 |
| FR2747237A1 (fr) | 1997-10-10 |
| JP4034376B2 (ja) | 2008-01-16 |
| FR2747237B1 (fr) | 1999-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100270467B1 (ko) | 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법 | |
| JP4180575B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| US4816885A (en) | Thin-film transistor matrix for liquid crystal display | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US6025605A (en) | Aligned semiconductor structure | |
| JPH0580650B2 (ko) | ||
| JPH09266315A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| KR100580825B1 (ko) | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| KR100336897B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| JPH09186334A (ja) | トランジスタアレイの製造方法 | |
| KR101296485B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH01185521A (ja) | 表示装置用基板 | |
| JP2001311926A (ja) | アクティブマトリクス型液晶表示パネルの製造方法 | |
| JPS62169125A (ja) | 液晶表示パネルの製造方法 | |
| KR100236615B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 18 |
|
| EXPY | Expiration of term |