KR100980015B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100980015B1 KR100980015B1 KR1020030057295A KR20030057295A KR100980015B1 KR 100980015 B1 KR100980015 B1 KR 100980015B1 KR 1020030057295 A KR1020030057295 A KR 1020030057295A KR 20030057295 A KR20030057295 A KR 20030057295A KR 100980015 B1 KR100980015 B1 KR 100980015B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate line
- layer
- contact
- contact hole
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010408 film Substances 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000011651 chromium Substances 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 13
- 239000011733 molybdenum Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 112
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 239000004020 conductor Substances 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 9
- 229910001182 Mo alloy Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
기판 위에 게이트선을 형성하고, 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하고, 반도체층 위에 크롬의 도전막을 적층한다. 이어, 도전막 및 반도체층을 사진 식각한 다음, 보호막을 증착하고, 보호막을 사진 식각하여 도전막의 제1 부분과 제2 부분을 노출시킨다. 이어, 도전막의 제1 부분을 덮는 화소 전극을 형성하면서 도전막의 제2 부분을 제거하여 도전막으로 이루어진 데이터선 및 화소 전극과 연결된 드레인 전극을 완성하고 소스 전극 및 드레인 전극 사이의 반도체층의 일부를 노출시킨다. 이어, 반도체층의 노출된 부분 위에 간격재 기둥을 형성한다.
박막트랜지스터표시판, 간격재기둥, 크롬, 알루미늄, ITO, IZO
Description
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 도면이고,
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV 선을 따라 절단한 단면도이고,
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 절단한 단면도이고,
도 8은 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 절단한 단면도이고,
도 10은 도 9에 도시한 박막 트랜지스터 표시판을 X-X' 선을 따라 절단한 단면도이고,
도 11은 도 9에 도시한 박막 트랜지스터 표시판을 X-X' 선을 따라 절단한 단면도로서, 도 10의 다음 단계에서의 도면이고,
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 13a 및 도 13b는 도 1에 도시한 박막 트랜지스터 기판을 XIIIa-XIIIa' 선 및 XIIIb-XIIIb'선을 따라 잘라 도시한 단면도이고,
도 14, 도 16, 도 18 및 도 20은 도 12, 도 13a 및 도 13b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 도면이고,
도 15a 및 도 15b는 각각 도 14에 도시한 박막 트랜지스터 표시판을 XVa-XVa' 선 및 XVb-XVb' 선을 따라 절단한 단면도이고,
도 17a 및 도 17b는 각각 도 16에 도시한 박막 트랜지스터 표시판을 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 절단한 단면도이고,
도 19a 및 도 19b는 각각 도 18에 도시한 박막 트랜지스터 표시판을 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 절단한 단면도이고,
도 21a 및 도 21b는 각각 도 20에 도시한 박막 트랜지스터 표시판을 XXIa-XXIa' 선 및 XXIb-XXIb' 선을 따라 절단한 단면도이고,
도 22a 및 도 22b는 각각 도 20에 도시한 박막 트랜지스터 표시판을 XXIa-XXIa' 선 및 XXIb-XXIb' 선을 따라 절단한 단면도로서, 도 21a 및 도 21b의 다음 단계에서의 도면이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 121, 129 : 게이트선
124 : 게이트 전극 140 ; 게이트 절연막
151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재
171, 179 : 데이터선 173 : 소스 전극
175 : 드레인 전극 180 : 보호막
181, 182, 185 : 접촉 구멍 189 : 개구부
190 : 화소 전극 81, 82 : 접촉 보조 부재
320 : 간격재 기둥
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면 을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이와 같은 액정 표시 장치의 박막 트랜지스터 표시판은 여러 번에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가 제조 원가를 결정하는 중요한 요소이다.
본 발명의 기술적 과제는 제조 비용을 최소화할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
삭제
이러한 과제를 달성하기 위한 박막 트랜지스터 표시판의 제조 방법에서는, 기판 위에 게이트선을 형성한 다음, 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하고, 도전막을 증착한다. 도전막 및 상기 반도체층을 사진 식각하고, 그 상부에 보호막을 증착한 다음, 보호막을 사진 식각하여 도전막을 노출하는 개구부 및 제1 접촉 구멍을 형성합니다. 이어, 도전막의 제1 접촉 구멍을 통해서 도전막을 덮는 화소 전극을 형성하면서, 개구부를 통해서 노출되는 도전막을 제거하여 도전막으로 이루어진 데이터선 및 드레인 전극을 완성한다. 이때, 개구부를 통해서 도전막 아래의 반도체층이 노출된다.
이때, 반도체층의 노출된 부분을 덮는 간격재 기둥을 형성할 수 있으며, 간격재 기둥은 유기막 또는 무기막으로 형성하는 것이 바람직하다.
이때, 반도체층의 노출된 부분을 덮는 간격재 기둥을 형성할 수 있으며, 간격재 기둥은 유기막 또는 무기막으로 형성하는 것이 바람직하다.
보호막 사진 식각 단계에서 도전막을 노출하는 제2 접촉 구멍을 더 형성하고, 화소 전극 형성 단계에서 제2 접촉 구멍을 덮는 접촉 보조 부재를 형성하는 것이 바람직하다.
또한, 보호막 사진 식각 단계에서 게이트선의 일부를 노출할 수 있으며, 화소 전극 형성 단계에서 게이트선의 일부를 덮는 접촉 보조 부재를 형성하는 것이 바람직하다.
게이트선은 하부막과 상부막을 포함할 수 있으며, 보호막 사진 식각 단계에서 게이트 절연막을 함께 식각하여 게이트선의 상부막 일부를 노출하며, 노출된 게이트선 상부막을 함께 제거하여 게이트선 하부막의 일부를 노출할 수 있다.
도전막은 크롬으로 형성할 수 있으며, 이때, 화소 전극은 IZO로 형성하는 것이 바람직하며, 도전막은 알루미늄 또는 몰리브덴을 포함하여 형성할 수 있으며, 이때 화소 전극은 ITO로 형성하는 것이 바람직하다.
반도체층은 진성 반도체막과 불순물 반도체막을 포함하며, 도전막 제거 후 불순물 반도체막의 노출된 부분을 제거하는 단계를 더 포함하는 것이 바람직하다.
이러한 제조 공정을 통하여 완성된 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 기판 위에 게이트 전극을 포함하는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층, 저항성 접촉 부재 및 소스 전극을 가지는 데이터선 및 드레인 전극이 차례로 형성되어 있다. 데이터선 및 드레인 전극 위에는 드레인 전극을 노출시키는 제1 접촉 구멍 및 소스 전극 및 드레인 전극 사이의 반도체층 일부를 노출시키는 개구부를 가지는 보호막이 형성되어 있고, 보호막 위에는 제1 접촉 구멍을 통해 드레인 전극과 접촉하는 화소 전극이 형성되어 있다. 이때, 개구부에서 보호막의 경계선은 소스 전극 및 드레인 전극의 경계선과 일치한다.
이러한 제조 공정을 통하여 완성된 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 기판 위에 게이트 전극을 포함하는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층, 저항성 접촉 부재 및 소스 전극을 가지는 데이터선 및 드레인 전극이 차례로 형성되어 있다. 데이터선 및 드레인 전극 위에는 드레인 전극을 노출시키는 제1 접촉 구멍 및 소스 전극 및 드레인 전극 사이의 반도체층 일부를 노출시키는 개구부를 가지는 보호막이 형성되어 있고, 보호막 위에는 제1 접촉 구멍을 통해 드레인 전극과 접촉하는 화소 전극이 형성되어 있다. 이때, 개구부에서 보호막의 경계선은 소스 전극 및 드레인 전극의 경계선과 일치한다.
삭제
반도체층의 노출된 부분 위에 형성되어 있는 간격재 기둥을 더 포함할 수 있다.
개구부의 일부 경계는 저항성 접촉 부재의 경계와 일치하는 것이 바람직하다.
게이트선 하부막과 상부막을 포함하며, 하부막의 일부를 덮는 접촉 보조 부재를 더 포함하는 것이 바람직하며, 게이트선의 하부막은 Cr으로 이루어지고, 게이트선의 상부막은 Al을 포함하는 도전막으로 이루어질 수 있다.
데이터선 및 드레인 전극은 크롬의 도전막을 포함할 수 있는데, 이때, 화소 전극은 IZO로 이루어진 것이 바람직하며, 게이트선, 데이터선 및 드레인 전극은 알루미늄 또는 몰리브덴을 포함할 수 있는데, 이때에 화소 전극은 ITO로 이루어진 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1, 도 2를 참고로 하여 본 발명의 바람직한 한 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 각각 II-II'선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함한다. 상부막은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막과 상부막의 조합의 바람직한 예로는 Cr/Al, Cr/Al-Nd 합금 등의 두 층을 들 수 있다. 도 2에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로 표시되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165) 위에는 각각 복수의 데이터선(data line)(171) 과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)의 양쪽으로 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬의 단일막으로 이루어져 있다. 물론, 하부막과 그 위에 위치한 상부막으로 이루어질 수 있으며, 게이트선(121)의 경우와 마찬가지로, Cr/Al, Cr/Al-Nd 합금 등과 같이 서로 다른 식각 조건으로 식각되는 두 층을 들 수 있다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 약 30°~80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175)의 사이에만 존재하고 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다.
데이터선(171) 및 드레인 전극(175)의 상부에는 평탄화 특성이 우수하며 감 광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 구비되어 있다. 보호막(180)은 또한 반도체(151)의 돌출부(154) 일부를 노출하는 개구부(189)를 가진다. 이때, 보호막(180)의 개구부(189)는 반도체(151) 돌출부(154)의 노출된 부분과 그 경계가 일치한다. 한편, 본 발명의 다른 실시예에서 게이트선(121)은 끝 부분에 데이터선(171)의 끝 부분(179)과 동일하게 접촉부를 가질 수 있으며, 이때, 보호막(180)은 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분을 드러내는 접촉 구멍을 가지며, 접촉 구멍에서 알루미늄을 포함하는 상부막을 제거되어 하부막이 드러나 있다. 하지만, 본 실시예에서와 같이 게이트선(121)이 접촉부를 가지지 않는 실시예에서는 기판(110)의 상부에 게이트 구동 회로가 직접 형성되어 있으며, 게이트선의 끝 부분은 게이트 구동 회로의 출력단에 연결된다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있으며, 이들은 IZO, ITO 따위의 투명한 도전 물질로 이루어진다. 게이트선이 끝 부분에 데이터선과 같이 접촉부를 가질 때에는 화소 전극과 동일한 층에 게이트선의 하부막과 연결되는 게이트 접촉 보조 부재가 형성되어 있는 것이 바람직하다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage capacitor)"라 한다. 유지 축전기는 화소 전극(190)과 이에 인접한 다른 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]이나 별도로 형성된 유지 전극 등의 중첩 등으로 만들어진다. 유지 전극은 게이트선(121)과 동일한 층으로 만들어지며 게이트선(121)과 분리되어 공통 전압 등의 전압을 인가 받는다. 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위해서 중첩 부분의 면적을 크게 하거나 화소 전극(190)과 연결되고 전단 게이트선 또는 유지 전극과 중첩되는 도전체를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 할 수 있다.
데이터 접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 데이터 접촉 보조 부재(82)는 데이터선(171)의 각 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
마지막으로 보호막(180) 및 반도체(151) 돌출부(154)의 노출된 부분 위에는 간격재 기둥(320)이 형성되어 있다. 간격재 기둥(320)은 액정 표시 장치의 두 표시판 사이의 간격을 일정하게 유지하고 반도체(151)의 노출된 부분을 보호하기 위한 것으로서 감광성 유기막 따위로 만들어질 수 있으며, 반도체(151)의 노출된 부분을 보호하기 위해 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 무기막을 포함할 수 있다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(82)는 화소 전극(190)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.
그러면, 도 1, 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 11과 도 1, 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3, 도 4에 도시한 바와 같이, 투명한 유리등의 절연 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 사진 식각 공정으로 형성한다. 게이트선(121)은 하부막과 상부막의 이중막으로 이루어지며, 하부막은 약 500Å 두께의 Cr, 상부막은 약 1,000 Å 내지 3,000 Å, 바람직하게는 2,500Å 정도 두께의 Al 또는 Al alloy으로 이루어지며, 124p, 124q의 도면 부호로 표시되어 있다. 기판(110)의 상부에 게이트 구동 회로를 직접 형성하는 경우에는 게이트선(121)과 동일한 층의 게이트 구동 회로의 일부도 함께 형성한다.
도 5, 도 6에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)을 화학 기상 증착법(chemical vapor deposition, CVD)으로, 크롬(Cr)의 도전막을 스퍼터링 따위로 적층한 다음, 도전막, 불순물 비정질 규소층 및 진성 비정질 규소층의 네 층을 사진 식각하여, 복수의 도전체(174), 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 복수의 선형 진성 반도체(151)를 형성한다.
게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다. 진성 반도체(151) 및 불순물 반도체(164)의 두께는 각각 500 Å 내지 1,500 Å, 300 Å 내지 600 Å 정도인 것이 바람직하다. 크롬의 도전체(174)는 약 1,000 Å 내지 3,000 Å, 바람직하게는 2,500Å 정도 두께로 이루어진다.
다음으로, 도 7, 도 8에 도시한 바와 같이, 3,000 Å 이상의 두께를 가지는 보호막(180)을 적층하고 그 위에 감광막(40)을 형성한 다음 게이트 절연막(140)과 함께 건식 식각하여 복수의 접촉 구멍(182, 185) 및 복수의 개구부(189)를 형성한다. 접촉 구멍(182, 185)과 개구부(189)는 도전체(174)의 일부, 즉 도 1, 도 2를 참고로 설명하면, 데이터선(171) 끝 부분(179)의 일부, 드레인 전극(175)의 일부, 그리고 소스 전극(173)과 드레인 전극(175) 사이 영역을 각각 드러낸다.
이때, 게이트선(121)이 데이터선(171)과 같이 끝 부분에 접촉부를 가지는 실시예에서는 게이트선(121)의 끝 부분을 드러내는 보호막(180) 및 게이트 절연막(140)에 접촉 구멍을 함께 형성한다. 물론, 이러한 실시예에서는 감광막(40)을 그대로 두거나 제거한 상태에서 게이트선(121)의 끝 부분에서 상부막을 제거하는 공정을 추가한다.
다음으로, 도 9 및 도 10에 도시된 바와 같이, 400 Å 내지 500 Å 두께의 IZO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 데이터 접촉 보조 부재(82)를 형성한다. 이때, 접촉 보조 부재(82)와 화소 전극(190)은 접촉 구멍(182, 185)을 통하여 노출되어 있는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)에 접촉하며, 그 주변의 게이트 절연막(140) 일부를 덮는다. 그러나 개구부(189)를 통하여 노출된 하부 도전체(174, 도 7 및 도 8 참조) 부분은 덮이지 않고 그대로 노출된 상태인데, IZO막을 패터닝하기 위한 식각액을 크롬막을 패터닝하기 위한 식각액을 이용하므로, 도전체(174)의 노출된 부분을 IZO막을 식각할 때 함께 제거하여 불순물 반도체(164)를 노출시키는 한편 데이터선(171) 및 드레인 전극(175)을 완성한다. 화소 전극(190)과 데이터 접촉 보조 부재(82)의 재료가 IZO인 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15 atomic% ~20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다. IZO는 옥살산 등의 약산으로 식각할 수 있다.
다음으로, 도 9 및 도 10에 도시된 바와 같이, 400 Å 내지 500 Å 두께의 IZO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 데이터 접촉 보조 부재(82)를 형성한다. 이때, 접촉 보조 부재(82)와 화소 전극(190)은 접촉 구멍(182, 185)을 통하여 노출되어 있는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)에 접촉하며, 그 주변의 게이트 절연막(140) 일부를 덮는다. 그러나 개구부(189)를 통하여 노출된 하부 도전체(174, 도 7 및 도 8 참조) 부분은 덮이지 않고 그대로 노출된 상태인데, IZO막을 패터닝하기 위한 식각액을 크롬막을 패터닝하기 위한 식각액을 이용하므로, 도전체(174)의 노출된 부분을 IZO막을 식각할 때 함께 제거하여 불순물 반도체(164)를 노출시키는 한편 데이터선(171) 및 드레인 전극(175)을 완성한다. 화소 전극(190)과 데이터 접촉 보조 부재(82)의 재료가 IZO인 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15 atomic% ~20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다. IZO는 옥살산 등의 약산으로 식각할 수 있다.
삭제
이어, 도 11에서 보는 바와 같이, 불순물 반도체(164)의 노출된 부분을 전면 식각으로 제거하여 저항성 접촉 부재(161,165)를 완성하고 소스 전극(173)과 드레 인 전극(175) 사이의 반도체의 돌출부(154) 부분을 노출시킨다.반도체(151)의 노출된 부분의 표면을 안정화시키기 위하여 산소 플라스마 처리하는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 4매의 마스크를 이용한 사진 식각 공정으로 완성할 수 있어, 제조 공정을 단순화할 수 있으며, 이를 통하여 제조 비용을 최소화할 수 있다. 특히, 화소 전극(190)을 패터닝할 때, 동일한 식각 조건으로 채널부 상부의 도전체를 식각하여 데이터선(171)과 드레인 전극(175)을 완성함으로써 제조 공정을 단순화하고 제조 비용을 최소화할 수 있다.
마지막으로, 도 1, 도 2에 도시한 바와 같이, 반도체(151)의 노출된 부분 위에 유기막 또는 무기막을 포함하는 간격재 기둥(320)을 형성한다. 간격재 기둥(320)의 유기막을 감광막으로 형성할 경우 스핀 코팅 장치의 회전 속도만으로 감광막의 두께 조절이 가능하므로 공정이 쉬워진다.
앞의 실시예에서는 화소 전극을 IZO막으로 형성하였으나, ITO막으로 형성할 수 있으며, 이러한 실시예에서는 데이터선은 알루미늄 또는 몰리브덴 또는 이들의 합금으로 이루어진 도전막으로 이루어지는 것이 바람직하며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
먼저, 도 12, 도 13a 및 도 13b를 참고로 하여 본 발명의 바람직한 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 13a 및 도 13b는 도 12의 박막 트랜지스터 표시판을 각각 XIIIa-XIIIa'선과 XIIIb-XIIIb'선을 따라 잘라 도시한 단면도이다.
도 12 내지 도 13a에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 및 배치 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 상부에는 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
하지만, 게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함하는데, 게이트선(121)은 외부의 구동 회로 등과 접촉하기 위한 끝 부분(129)이 형성되어 있으며, 끝 부분(129)의 하부막과 상부막은 각각 도면 부호 129p, 129q로 표시되어 있다. 이때, 게이트선(121)의 하부막(124p, 129p)은 알루미늄 또는 알루미늄 합금으로 이루어져 있으며, 상부막(124q, 129q)은 몰리브덴 또는 몰리브덴 합금으로 이루어져 있다.
데이터선(171) 및 드레인 전극(175)은 하부막(171p, 175p)과 그 위에 위치한 상부막(171r, 175r) 및 이들 사이에 위치하는 중간막(171q, 171q)으로 이루어진다. 하부막(171p, 175p)과 상부막(171r, 175r)은 몰리브덴 또는 몰리브덴 합금 또는 크롬 등과 같이 접촉 특성이 우수한 도전 물질로 이루어지며, 중간막(171q, 175q)은 저저항을 가지는 도전 물질로 이루어지는 것이 바람직하며, 바람직한 예로는 Mo 또는 Mo alloy/Al/Mo 또는 Mo alloy, Mo 또는 Mo alloy/Al alloy/Mo 또는 Mo alloy 등과 같이 서로 동일한 식각 조건으로 식각되는 세 층을 들 수 있다. 도 13b에서 소스 전극(173)의 하부막과 상부막은 각각 도면 부호 173p, 173q로, 다른 부분과의 접촉을 위한 데이터(171)의 끝 부분(179)의 하부막과 상부막은 각각 도면 부호 179p, 179q로 표시되어 있다.
데이터선(171) 및 드레인 전극(175)의 하부막(171p, 175p)과 중간막(171q, 175q)과 상부막(171r, 175r)도 게이트선(121)과 마찬가지로 그 측면이 약 30°~80°의 각도로 각각 경사져 있다.
보호막(180)에는 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 구비되어 있다. 접촉 구멍(181)은 게이트선(121)의 끝 부분(129)의 경계를 드러내는데, 접촉 구멍(185, 182) 또한 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 경계선을 드러낼 수도 있다.
게이트 접촉 보조 부재(81)는 접촉 구멍(181)을 통하여 게이트선의 끝 부분(129)과 연결되어 있다.
이때, 화소 전극(190) 및 접촉 보조 부재(81, 82)는 앞의 실시예와 달리 ITO(indium tin oxide)막으로 이루어져 있다.
그러면, 도 12, 도 13a 및 도 13b에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 14 내지 도 22b와 도 12, 도 13a 및 도 13b를 참고로 하여 상세히 설명한다.
먼저, 도 14, 도 15a 및 도 15b에 도시한 바와 같이, 투명한 유리등의 절연 기판(110) 위에 알루미늄을 포함하는 하부막과 몰리브덴을 포함하는 상부막을 차례로 적층한 다음, 이들을 패터닝하여 복수의 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)을 형성한다. 이때, 알루미늄을 포함하는 하부막과 몰리브덴을 포함하는 상부막은 알루미늄을 식각하기 위한 알루미늄 식각액을 이용하여 동일한 식각액으로 패터닝하며, 테이퍼 구조로 형성한다.
도 16, 도 17a 및 도 17b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)을 화학 기상 증착법(chemical vapor deposition, CVD)으로, 하부 금속막, 중간 금속막 및 상부 금속막을 스퍼터링 따위로 연속하여 적층한 다음, 상부, 중간 및 하부 금속막, 불순물 비정질 규소층 및 진성 비정질 규소층의 네 층을 사진 식각하여, 복수의 상부 및 하부 도전체(174r, 174q, 174p), 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 복수의 선형 진성 반도체(151)를 형성한다.
하부 및 상부 도전체(174p, 174r)는 약 500Å 두께의 몰리브덴 또는 몰리브덴 합금, 중간 도전체(174q)는 약 1,000 Å 내지 3,000 Å, 바람직하게는 2,500Å 정도 두께의 알루미늄 또는 알루미늄 합금으로 이루어진다. 중간 도전체(174q)의 표적 재료로는 알루미늄 또는 2 atomic%의 Nd를 포함하는 Al-Nd 합금이 적절하며, 스퍼터링 온도는 150℃ 정도가 바람직하다.
다음으로, 도 18, 도 19a 및 도 19b에 도시한 바와 같이, 3,000 Å 이상의 두께를 가지는 보호막(180)을 적층하고 그 위에 감광막(40)을 형성한 다음 게이트 절연막(140)과 함께 건식 식각하여 복수의 접촉 구멍(181, 182, 185) 및 복수의 개구부(189)를 형성한다. 접촉 구멍(181)은 게이트선(121) 끝 부분(129)의 상부막(129q)을 드러내고, 접촉 구멍(182, 185)과 개구부(189)는 상부 도전체(174r)의 일부,
이어, 도 20, 도 21a 및 도 21b에 도시된 바와 같이, 400 Å 내지 500 Å 두께의 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다. 이때, 접촉 보조 부재(81, 82)와 화소 전극(190)은 접촉 구멍(181, 182, 185)을 통하여 노출되어 있는 게이트선(121) 끝 부분(129)의 상부막(129q) 및 도전체(174)를 덮고 있으나, 개구부(189)를 통하여 노출된 도전체(174) 부분은 덮이지 않고 그대로 노출된 상태이다. 또한, ITO막을 식각하기 위한 식각액에 대하여 알루미늄 또는 몰리브덴을 포함하는 도전막을 식각되므로, 도 21a 및 도 21b에 도시된 바와 같이, 도전체(174)의 노출된 부분을 전면 식각으로 제거하여 불순물 반도체(164)를 노출시키는 한편 데이터선(171) 및 드레인 전극(175)의 하부막(171p, 171q)을 완성한다.
그런 후, 도 22a 및 도 22b에서 보는 바와 같이, 불순물 반도체(164)의 노 출된 부분을 전면 식각으로 제거하여 저항성 접촉 부재(161, 165)를 완성하고 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154) 부분을 노출시킨다. 반도체(151)의 노출된 부분의 표면을 안정화시키기 위하여 산소 플라스마 처리하는 것이 바람직하다.
이러한 실시예에서도 화소 전극(190) 및 접촉 부재(81, 82)를 형성할 때 도전체(174)를 패터닝하여 데이터선(171) 및 드레인 전극(175)을 완성함으로써 제조 공정을 단순화하고 이를 통하여 제조 비용을 최소화할 수 있다. 또한 본 실시예에서는 접촉 구멍(181, 182, 185)에서 알루미늄을 포함하는 도전막이 노출되지 않아 알루미늄 전면 식각을 생략할 수 있어 제조 공정을 단순화할 수 있다.
마지막으로, 도 12, 도 13a 및 도 13b에 도시한 바와 같이, 간격재 기둥(320)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 보호막 및 화소 전극, 접촉 보조 부재를 이용하여 소스 전극을 가지는 데이터선과 드레인 전극을 완성함으로써 사진 공정의 수를 줄이고, 공정을 단순화하여 제조 원가를 낮추고 수율도 높여준다.
Claims (25)
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막, 불순물 반도체층 및 진성 반도체층을 연속하여 적층하는 단계,상기 진성 반도체층 위에 도전막을 증착하는 단계,상기 도전막, 불순물 반도체층 및 진성 반도체층을 사진 식각하는 단계,상기 도전막 위에 보호막을 증착하는 단계,상기 보호막을 사진 식각하여 상기 도전막을 노출하는 개구부 및 제1 접촉 구멍을 형성하는 단계,상기 제1 접촉 구멍을 통해서 상기 도전막과 접촉하는 화소 전극을 형성하는 단계,상기 개구부를 통해서 노출되는 상기 도전막 및 불순물 반도체층을 식각하여 상기 진성 반도체층을 노출하여 데이터선 및 드레인 전극을 완성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 개구부와 대응하는 상기 진성 반도체층 위에 간격재 기둥을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제2항에서,상기 간격재 기둥은 유기막 또는 무기막으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 개구부 및 제1 접촉 구멍을 형성하는 단계에서 상기 도전막을 노출하는 제2 접촉 구멍을 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 화소 전극 형성 단계에서 상기 제2 접촉 구멍을 통해서 상기 도전막과 연결되는 제1 접촉 보조 부재를 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 개구부 및 제1 접촉 구멍을 형성하는 단계에서 상기 게이트선을 노출하는 제4 접촉 구멍을 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서,상기 화소 전극 형성 단계에서 상기 제4 접촉 구멍을 통해서 상기 게이트선과 접촉하는 제2 접촉 보조 부재를 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 게이트선은 하부막과 상부막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제8항에서,상기 개구부 및 제1 접촉 구멍을 형성하는 단계에서 상기 게이트 절연막을 함께 식각하여 상기 게이트선을 노출하는 제4 접촉 구멍을 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 제4 접촉 구멍을 통해서 상기 게이트선의 상부막을 제거하는 단계를 더 포함하고,상기 화소 전극 형성 단계에서 상기 제4 접촉 구멍을 통해서 상기 게이트선의 하부막과 접촉하는 제2 접촉 보조 부재를 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 도전막은 크롬으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 화소 전극은 IZO로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 게이트선 및 상기 도전막은 알루미늄 또는 몰리브덴을 포함하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제13항에서,상기 게이트선 및 상기 도전막은 알루미늄 또는 몰리브덴을 포함하여 이루어진 이중막 또는 삼중막으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제13항에서,상기 화소 전극은 ITO로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
- 기판,상기 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 진성 반도체층,상기 진성 반도체증 위에 형성되어 있는 저항성 접촉 부재,상기 저항성 접촉 부재 위에 형성되어 있으며, 소스 전극을 가지는 데이터선 및 드레인 전극,상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극을 노출시키는 제1 접촉 구멍 및 상기 소스 전극 및 상기 드레인 전극 사이의 상기 진성 반도체층을 노출시키는 개구부를 가지는 보호막, 그리고상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함하고,상기 개구부에서 상기 보호막의 경계선은 상기 소스 전극 및 상기 드레인 전극의 경계선과 일치하는 박막 트랜지스터 표시판.
- 제17항에서,상기 개구부를 통해서 노출되는 상기 진성 반도체층 위에 형성되어 있는 간격재 기둥을 더 포함하는 박막 트랜지스터 표시판.
- 제18항에서,상기 개구부의 경계는 상기 저항성 접촉 부재의 경계와 일치하는 박막 트랜지스터 표시판.
- 제17항에서,상기 게이트선 하부막과 상부막을 포함하며, 상기 하부막을 덮는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
- 제20항에서,상기 게이트선의 하부막은 Cr으로 이루어지고, 상기 게이트선의 상부막은 Al을 포함하는 도전막으로 이루어진 박막 트랜지스터 표시판.
- 제17항에서,상기 데이터선 및 드레인 전극은 크롬의 도전막을 포함하는 박막 트랜지스터 표시판.
- 제22항에서,상기 화소 전극은 IZO로 이루어진 박막 트랜지스터 표시판.
- 제17항에서,상기 게이트선, 상기 데이터선 및 상기 드레인 전극은 알루미늄 또는 몰리브덴을 포함하는 박막 트랜지스터 표시판.
- 제24항에서,상기 화소 전극은 ITO로 이루어진 박막 트랜지스터 표시판.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030057295A KR100980015B1 (ko) | 2003-08-19 | 2003-08-19 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2004239167A JP4732722B2 (ja) | 2003-08-19 | 2004-08-19 | 薄膜トランジスタ表示板及びその製造方法 |
| CN2004100584803A CN1584720B (zh) | 2003-08-19 | 2004-08-19 | 薄膜晶体管阵列面板的制造方法 |
| US10/922,343 US7320906B2 (en) | 2003-08-19 | 2004-08-19 | Thin film transistor array panel and manufacturing method thereof |
| TW093124976A TW200528898A (en) | 2003-08-19 | 2004-08-19 | Thin film transistor array panel and manufacturing method thereof |
| US11/958,230 US7566906B2 (en) | 2003-08-19 | 2007-12-17 | Thin film transistor array panel and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030057295A KR100980015B1 (ko) | 2003-08-19 | 2003-08-19 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050019492A KR20050019492A (ko) | 2005-03-03 |
| KR100980015B1 true KR100980015B1 (ko) | 2010-09-03 |
Family
ID=34374123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030057295A KR100980015B1 (ko) | 2003-08-19 | 2003-08-19 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7320906B2 (ko) |
| JP (1) | JP4732722B2 (ko) |
| KR (1) | KR100980015B1 (ko) |
| CN (1) | CN1584720B (ko) |
| TW (1) | TW200528898A (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
| JP2007191761A (ja) | 2006-01-19 | 2007-08-02 | Idemitsu Kosan Co Ltd | 積層構造、それを用いた電気回路用電極及びその製造方法 |
| US8957313B2 (en) | 2006-01-25 | 2015-02-17 | Idemitsu Kosan Co., Ltd. | Multilayer structure, and electrode for electrical circuit using the same |
| KR101251995B1 (ko) * | 2006-01-27 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100461433C (zh) * | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| KR101308459B1 (ko) | 2007-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 박막트랜지스터기판 및 그 제조방법 |
| KR101469026B1 (ko) * | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
| KR100959106B1 (ko) * | 2008-11-05 | 2010-05-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| TWI497708B (zh) * | 2010-08-11 | 2015-08-21 | Au Optronics Corp | 有機電激發光元件及其製造方法 |
| TWI446539B (zh) * | 2011-12-23 | 2014-07-21 | Au Optronics Corp | 半導體結構 |
| CN104124278B (zh) * | 2013-07-22 | 2017-02-08 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| JP6295543B2 (ja) * | 2013-08-22 | 2018-03-20 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
| CN104241345B (zh) * | 2014-07-31 | 2017-11-28 | 京东方科技集团股份有限公司 | 铝电极、形成铝电极的方法及其电子设备 |
| CN109545751B (zh) * | 2018-10-15 | 2022-02-22 | Tcl华星光电技术有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN111883582A (zh) * | 2020-07-30 | 2020-11-03 | 北海惠科光电技术有限公司 | 一种栅极、薄膜晶体管的制作方法和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100202236B1 (ko) * | 1996-04-09 | 1999-07-01 | 구자홍 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
| KR20000038604A (ko) * | 1998-12-08 | 2000-07-05 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR20020092719A (ko) * | 2001-06-05 | 2002-12-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
| KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585162B1 (fr) * | 1985-07-19 | 1991-03-08 | Gen Electric | Structure de maintien d'ecartement d'une cellule et de blocage de lumiere pour affichages matriciels a cristaux liquides |
| JPS62229231A (ja) * | 1986-03-31 | 1987-10-08 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
| JP2672524B2 (ja) * | 1987-10-02 | 1997-11-05 | 株式会社日立製作所 | 薄膜トランジスタ |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| US6025605A (en) * | 1996-07-26 | 2000-02-15 | Lg Electronics Inc. | Aligned semiconductor structure |
| TW400556B (en) * | 1997-02-26 | 2000-08-01 | Samsung Electronics Co Ltd | Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2001051297A (ja) * | 1999-08-06 | 2001-02-23 | Toshiba Corp | アレイ基板及びその製造方法 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100646792B1 (ko) * | 2000-07-27 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
| US7023016B2 (en) * | 2003-07-02 | 2006-04-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR100980020B1 (ko) * | 2003-08-28 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
-
2003
- 2003-08-19 KR KR1020030057295A patent/KR100980015B1/ko active IP Right Grant
-
2004
- 2004-08-19 CN CN2004100584803A patent/CN1584720B/zh active Active
- 2004-08-19 US US10/922,343 patent/US7320906B2/en active Active
- 2004-08-19 TW TW093124976A patent/TW200528898A/zh unknown
- 2004-08-19 JP JP2004239167A patent/JP4732722B2/ja active Active
-
2007
- 2007-12-17 US US11/958,230 patent/US7566906B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100202236B1 (ko) * | 1996-04-09 | 1999-07-01 | 구자홍 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
| KR20000038604A (ko) * | 1998-12-08 | 2000-07-05 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR20020092719A (ko) * | 2001-06-05 | 2002-12-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
| KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050019492A (ko) | 2005-03-03 |
| JP2005062889A (ja) | 2005-03-10 |
| JP4732722B2 (ja) | 2011-07-27 |
| US7566906B2 (en) | 2009-07-28 |
| CN1584720B (zh) | 2011-03-02 |
| CN1584720A (zh) | 2005-02-23 |
| TW200528898A (en) | 2005-09-01 |
| US20080093600A1 (en) | 2008-04-24 |
| US7320906B2 (en) | 2008-01-22 |
| US20050110014A1 (en) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100980020B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101012792B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4675588B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20050014060A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070052823A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050002231A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100961951B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100980014B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060004718A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050017898A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR102390967B1 (ko) | 표시 장치의 제조 방법 | |
| KR20060020171A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050034115A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060020895A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20050079717A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050114399A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20170045404A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20060058404A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 10 |