JP4732722B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP4732722B2 JP4732722B2 JP2004239167A JP2004239167A JP4732722B2 JP 4732722 B2 JP4732722 B2 JP 4732722B2 JP 2004239167 A JP2004239167 A JP 2004239167A JP 2004239167 A JP2004239167 A JP 2004239167A JP 4732722 B2 JP4732722 B2 JP 4732722B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor array
- array panel
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 239000010408 film Substances 0.000 claims description 202
- 239000004065 semiconductor Substances 0.000 claims description 49
- 230000001681 protective effect Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 239000011651 chromium Substances 0.000 claims description 19
- 229910052750 molybdenum Inorganic materials 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- 239000011733 molybdenum Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910001182 Mo alloy Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Description
本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く用いられている平板表示装置の一つであって、電界生成電極が形成されている２枚の表示板とその間に注入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって液晶層を通過する光の透過率を調節する表示装置である。
液晶表示装置の中でも現在主に利用されているものは、電界生成電極が２つの表示板に各々備えられたものである。その中でも一方の表示板には複数の画素電極が行列状に配列され、もう一方の表示板には１つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流である。この液晶表示装置における画像表示は、各画素電極に別途の電圧を印加することによってなされる。そのために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線を表示板に設ける。
このような液晶表示装置の薄膜トランジスタ表示板は、数回にわたる薄膜の成膜及び写真エッチング工程によって製造されており、少ない回数の写真エッチング工程で如何に安定した素子を形成できるかが製造コストを決める重要な要素である。
本発明の技術的課題は、製造コストを最少化できる薄膜トランジスタ表示板及びその製造方法を提供することにある。
このような課題を達成するために、本願発明は、
第１のマスクを用いて、基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜と半導体層とを連続して積層する段階と、
前記半導体層上に導電膜を蒸着する段階と、
第２のマスクを用いて、前記導電膜及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜上部に形成される画素電極と前記導電膜との接続のための第１開口部と、薄膜トランジスタのチャンネル部となり得る第２開口部と、に対応する部分に少なくとも開口を有する感光膜を前記保護膜の上部に形成する段階と、
前記感光膜を第３のマスクとして用いて、前記保護膜を写真エッチングして、前記第１開口部に対応する前記導電膜の第１部分及び前記チャンネル部となり得る第２開口部に対応する第２部分を露出させる段階と、
第４のマスクを用いて、前記画素電極のエッチング液により、前記導電膜の第１部分を覆う前記画素電極を形成しつつ前記導電膜の第２部分を除去して、前記導電膜からなるデータ線及びドレーン電極を完成する段階と、
前記第２部分の下部の前記半導体層の一部を露出する段階と、
を含む薄膜トランジスタ表示板の製造方法を提供する。
第１のマスクを用いて、基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜と半導体層とを連続して積層する段階と、
前記半導体層上に導電膜を蒸着する段階と、
第２のマスクを用いて、前記導電膜及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜上部に形成される画素電極と前記導電膜との接続のための第１開口部と、薄膜トランジスタのチャンネル部となり得る第２開口部と、に対応する部分に少なくとも開口を有する感光膜を前記保護膜の上部に形成する段階と、
前記感光膜を第３のマスクとして用いて、前記保護膜を写真エッチングして、前記第１開口部に対応する前記導電膜の第１部分及び前記チャンネル部となり得る第２開口部に対応する第２部分を露出させる段階と、
第４のマスクを用いて、前記画素電極のエッチング液により、前記導電膜の第１部分を覆う前記画素電極を形成しつつ前記導電膜の第２部分を除去して、前記導電膜からなるデータ線及びドレーン電極を完成する段階と、
前記第２部分の下部の前記半導体層の一部を露出する段階と、
を含む薄膜トランジスタ表示板の製造方法を提供する。
この方法では、薄膜トランジスタ表示板が４枚のマスクを用いた写真エッチング工程によって完成されるので、製造工程を単純化し、製造コストを減少させることができる。また、画素電極をパターニングする時、同じエッチング条件でチャンネル部の上部の導電体をエッチングしてデータ線とドレーン電極を完成するので、製造工程を単純化し、製造コストを減少させることができる。
前記薄膜トランジスタ表示板の製造方法は、前記半導体層の露出された部分を覆うスペーサを形成する段階をさらに含むことが好ましい。スペーサは、液晶表示装置の２つの表示板間の間隔を一定に維持し、半導体の露出された部分を保護する。
前記薄膜トランジスタ表示板の製造方法において、前記スペーサを有機膜または無機膜で形成するとよい。スペーサの有機膜を感光膜で形成する場合、スピンコーティング装置の回転速度のみで感光膜の膜厚調節が可能であり工程が容易になる。
前記薄膜トランジスタ表示板の製造方法は、前記感光膜は、前記保護膜上部に形成される接触補助部材と前記導電膜との接続のための第３開口部に対応する開口をさらに有しており、
前記保護膜を写真エッチングする段階において、前記第３開口部に対応する前記導電膜の第３部分をさらに露出する。
前記保護膜を写真エッチングする段階において、前記第３開口部に対応する前記導電膜の第３部分をさらに露出する。
前記薄膜トランジスタ表示板の製造方法は、前記画素電極を形成する段階において、前記導電膜の前記第３部分を覆う接触補助部材を形成するとよい。前記接触補助部材は、データ線の各端部と外部装置との接着性を補完し、これらを保護する役割をする。
前記薄膜トランジスタ表示板の製造方法は、前記保護膜を写真エッチングする段階において前記ゲート線の一部を露出することができる。
前記薄膜トランジスタ表示板の製造方法は、前記画素電極を形成する段階において、前記ゲート線の一部を覆う接触補助部材を形成すると好適である。接触補助部材は、ゲート線の各端部と外部装置との接着性を補完し、これらを保護する役割をする。
前記薄膜トランジスタ表示板の製造方法は、前記ゲート線を形成する段階において、下部膜及び上部膜を含むゲート線を形成すると好ましい。
上部膜はゲート信号の遅延や電圧降下を減らせるように、低い比抵抗の金属、例えばアルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属で形成すると良い。一方下部膜は、他の物質、特にITO（indium tin oxide）またはIZO（indium zinc oxide）との物理的・化学的・電気的接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン-タングステン（MoW）合金）、クロム（Cr）などで形成することができる。
前記薄膜トランジスタ表示板の製造方法は、前記保護膜を写真エッチングする段階において、前記ゲート絶縁膜を共にエッチングして前記ゲート線の前記上部膜の一部を露出することができる。
前記薄膜トランジスタ表示板の製造方法は、露出された前記ゲート線の上部膜を共に除去して前記ゲート線の下部膜の一部を露出する段階をさらに含むことができる。
前記薄膜トランジスタ表示板の製造方法において、前記導電膜をクロムで形成することができる。
前記薄膜トランジスタ表示板の製造方法において、前記画素電極をIZO(Indium Zinc Oxide)で形成することができる。
前記薄膜トランジスタ表示板の製造方法は、前記ゲート線及び前記導電膜を、アルミニウムまたはモリブデンを含んで形成すると好ましい。
具体的には、前記ゲート線及び前記導電膜を、アルミニウムを含む第１導電膜またはモリブデンを含む第２導電膜からなる二重膜または三重膜で形成するのが好適である。
上部膜はゲート信号の遅延や電圧降下を減らせるように、低い比抵抗の金属、例えばアルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属で形成すると良い。一方下部膜は、他の物質、特にITO（indium tin oxide）またはIZO（indium zinc oxide）との物理的・化学的・電気的接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン-タングステン（MoW）合金）、クロム（Cr）などで形成することができる。
前記薄膜トランジスタ表示板の製造方法において、前記画素電極をITO(Indium Tin Oxide)で形成することができる。
前記薄膜トランジスタ表示板の製造方法において、前記半導体層は真性半導体膜及び不純物半導体膜を含み、前記導電膜の除去後、前記不純物半導体膜の露出された部分を除去する段階をさらに含むとよい。
本発明による薄膜トランジスタ表示板の製造方法は、保護膜及び画素電極、接触補助部材を用いてソース電極を有するデータ線及びドレーン電極を完成することによって、写真工程の回数を減らし、工程を単純化して製造コストを節減し、収率も向上する。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
＜第１実施例＞
以下、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について図面を参考にして詳細に説明する。
［構成］
まず、図１、図２を参考にして本発明の好ましい一実施例による薄膜トランジスタ表示板の構造について詳細に説明する。
＜第１実施例＞
以下、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について図面を参考にして詳細に説明する。
［構成］
まず、図１、図２を参考にして本発明の好ましい一実施例による薄膜トランジスタ表示板の構造について詳細に説明する。
図１は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２は図１の薄膜トランジスタ表示板のII-II’線による断面図である。
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は上方に突出して複数のゲート電極１２４をなす。
ゲート線１２１は、物理的な性質が異なる２つの膜、即ち下部膜とその上の上部膜を含む。上部膜はゲート信号の遅延や電圧降下を減らせるように、低い比抵抗の金属、例えばアルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属からなる。これとは異なって、下部膜は、他の物質、特にITO（indium tin oxide）またはIZO（indium zinc oxide）との物理的、化学的、電気的接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン-タングステン（MoW）合金）、クロム（Cr）などからなる。下部膜と上部膜の組み合わせの好適な例としては、Cr/Al、Cr/Al-Nd合金など２つの層が挙げられる。図２で、ゲート電極１２４の下部膜と上部膜は各々図面符号１２４p、１２４qで示されている。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンは略称a-Siと言う）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向にのびておりここから複数の突出部１５４がゲート電極１２４に向けてのびている。半導体１５１の側面は傾斜しており、その傾斜角は３０〜８０°である。半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレーン電極１７５及びその下部の抵抗性接触部材１６１、１６５と実質的に同じ平面形状を有している。
半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた複数の線状及び島状抵抗性接触部材１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有し、この突出部１６３と島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。抵抗性接触部材１６１、１６５の側面は傾斜しており、その傾斜角は３０〜８０°である。抵抗性接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレーン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くする役割をする。
抵抗性接触部材１６１、１６５上には、各々複数のデータ線１７１と複数のドレーン電極１７５が形成されている。
データ線１７１は主に縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレーン電極１７５の両側にのびた複数の分枝がソース電極１７３をなす。一対のソース電極１７３とドレーン電極１７５は互いに分離されている。ゲート電極１２４、ソース電極１７３及びドレーン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは、ソース電極１７３とドレーン電極１７５の間の突出部１５４に形成される。
データ線１７１及びドレーン電極１７５は、クロムの単一膜で形成されている。勿論、下部膜とその上に位置した上部膜からなることができ、ゲート線１２１の場合と同様に、Cr/Al、Cr/Al-Nd合金などのように、互いに異なるエッチング条件でエッチングされる２つの層を挙げられる。
データ線１７１及びドレーン電極１７５もゲート線１２１と同様に、その側面が約３０〜８０°の角度で各々傾斜している。
データ線１７１及びドレーン電極１７５の上部には、平坦化特性が優れており感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０には、データ線１７１の端部１７９及びドレーン電極１７５を各々露出する複数の接触孔１８２、１８５が備えられている。保護膜１８０はまた半導体１５１の突出部１５４の一部を露出する開口部１８９を有する。この時、保護膜１８０の開口部１８９は、半導体１５１の突出部１５４の露出された部分とその境界が一致している。一方、本発明の他の実施例におけるゲート線１２１は、端部にデータ線１７１の端部１７９と同様に接触部を有することができ、この時保護膜１８０は、ゲート絶縁膜１４０と共にゲート線１２１の端部を露出する接触孔を持ち、接触孔からアルミニウムを含む上部膜が除去されて下部膜が露出されている。しかし、本実施例のように、ゲート線１２１が接触部を有しない実施例では、基板１１０の上部にゲート駆動回路が直接形成されており、ゲート線の端部はゲート駆動回路の出力端に連結されている。
保護膜１８０上には、複数の画素電極１９０及び複数の接触補助部材８２が形成されており、これらはIZO、ITOなどの透明な導電物質からなる。ゲート線が端部においてデータ線のような接触部を有する場合には、画素電極と同一の層にゲート線の下部膜と連結されるゲート接触補助部材が形成されるのが好ましい。本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマーなどが用いられており、反射型液晶表示装置の場合、不透明な反射性金属を用いても良い。この時、接触補助部材８２は、画素電極１９０と異なる物質、特にITOまたはIZOで作られる。
画素電極１９０は、接触孔１８５を通じてドレーン電極１７５と物理的、電気的に連結されてドレーン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、２つの電極間の液晶分子を再配列する。
なお、画素電極１９０及び共通電極は、蓄電器（以下、“液晶蓄電器”と言う）を構成して薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶蓄電器と並列に連結された他の蓄電器を設ける。これを“維持蓄電器”と言う。維持蓄電器は、画素電極１９０とこれに隣接する他のゲート線１２１（これを“前段ゲート線”と言う）や別途に形成された維持電極などの重畳などで構成される。維持電極は、ゲート線１２１と同一の層で作られ、ゲート線１２１と分離され共通電圧などの電圧の印加を受ける。維持蓄電器の静電容量、即ち保持容量を増加させるために重畳部分の面積を拡大したり、画素電極１９０と連結され、前段ゲート線または維持電極と重なる導電体を保護膜１８０の下に配設して２つの間の距離を短くする。
データ接触補助部材８２は、接触孔１８２を通じてデータ線の端部１７９と各々連結される。データ接触補助部材８２は、データ線１７１の各端部１７９と外部装置との接着性を補完し、これらを保護する役割をするものであって、これらの適用は必須ではなく選択的である。
最後に、保護膜１８０及び半導体１５１の突出部１５４の露出された部分の上にはスペーサ３２０が形成されている。スペーサ３２０は、液晶表示装置の２つの表示板間の間隔を一定に維持し、半導体１５１の露出された部分を保護するためのものであって感光性有機膜などで作られており、半導体１５１の露出された部分を保護するために、有機膜の下部に窒化ケイ素または酸化ケイ素からなる無機膜を含むことができる。
［製造方法］
以下、図１、図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３乃至図１１と図１、図２を参考にして詳細に説明する。
［製造方法］
以下、図１、図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３乃至図１１と図１、図２を参考にして詳細に説明する。
まず、図３、図４に示したように、透明なガラス等の絶縁基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１を写真エッチング工程で形成する。ゲート線１２１は、下部膜と上部膜の二重膜からなり、下部膜は厚さ約５００ÅのCr、上部膜は厚さ約１，０００Å〜３，０００Å、好ましくは２，５００Å程度のAlまたはAl合金からなり、１２４p、１２４qの図面符号で示している。基板１１０の上部にゲート駆動回路を直接形成する場合には、ゲート線１２１と同一の層のゲート駆動回路の一部も共に形成する。
図５、図６に示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層を化学気相蒸着法（CVD）によって、クロム（Cr）の導電膜をスパッタリング法で積層した後、導電膜、不純物非晶質シリコン層及び真性非晶質シリコン層を写真エッチングして、複数の導電体１７４と、複数の線状不純物半導体１６４と、複数の突出部１５４を各々含む複数の線状真性半導体１５１とを形成する。
ゲート絶縁膜１４０の材料としては、窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２，０００〜５，０００Å程度とするのが好ましい。真性半導体１５１及び不純物半導体１６４の厚さは、各々５００Å〜１、５００Å、３００Å〜６００Å程度とするのが好ましい。クロムの導電体１７４は、約１，０００Å〜３，０００Å、好ましくは２，５００Å程度で形成される。
次に、図７、図８に示したように、３，０００Å以上の厚さを有する保護膜１８０を積層し、その上に感光膜４０を形成した後、ゲート絶縁膜１４０と共に乾式エッチングして複数の接触孔１８２、１８５及び複数の開口部１８９を形成する。図１、図２を参考にして説明すれば、接触孔１８２、１８５及び開口部１８９は導電体１７４の一部、即ちデータ線１７１の端部１７９の一部、ドレーン電極１７５の一部、そしてソース電極１７３とドレーン電極１７５の間の領域を各々露出する。
この時、ゲート線１２１がデータ線１７１のように端部に接触部を有する実施例では、ゲート線１２１の端部を露出する保護膜１８０及びゲート絶縁膜１４０に接触孔を共に形成する。勿論、このような実施例では、感光膜４０をそのままにしたり除去した状態で、ゲート線１２１の端部から上部膜を除去する工程を追加する。
次に、図９及び図１０に示されたように、４００Å〜５００Åの厚さのIZO膜をスパッタリング法で積層し写真エッチングして複数の画素電極１９０と複数のデータ接触補助部材８２を形成する。この時、接触補助部材８２及び画素電極１９０は、接触孔１８２、１８５を通じて露出されているドレーン電極１７５及びデータ線１７１の端部１７９に接触し、その周辺のゲート絶縁膜１４０の一部を覆う。しかし、開口部１８９を通じて露出された下部導電体１７４（図７及び図８参照）部分は覆われず露出された状態であるが、IZO膜をパターニングするためのエッチング液をクロム膜をパターニングするためのエッチング液に用いるので、導電体１７４の露出された部分をIZO膜をエッチングする時に共に除去し、不純物半導体１６４を露出させる一方、データ線１７１及びドレーン電極１７５を完成する。
画素電極１９０及びデータ接触補助部材８２の材料がIZOである場合、エッチング液として日本出光（Idemitsu）社のIDIXO（indium x-metal oxide：商品名）が用いられ、In２O３及びZnOを含み、インジウム及び亜鉛の総量で亜鉛の占める含有量は約１５〜２０atomic％範囲にすることが好ましい。また、IZOのスパッタリング温度を２５０℃以下にすることが接触抵抗の最少化のために好ましい。IZOはシュウ酸などの弱酸でエッチングすることができる。
次に、図１１のように、不純物半導体１６４の露出された部分を全面エッチングで除去して抵抗性接触部材１６１、１６５を完成し、ソース電極１７３とドレーン電極１７５の間の半導体の突出部１５４部分を露出させる。半導体１５１の露出された部分の表面を安定化するために酸素プラズマ処理を行うことが好ましい。
このような本発明の実施例による薄膜トランジスタ表示板の製造方法では、４枚のマスクを用いた写真エッチング工程によって完成されるので製造工程を単純化し、製造コストを最少化することができる。特に、画素電極１９０をパターニングする時、同じエッチング条件でチャンネル部の上部の導電体をエッチングしてデータ線１７１とドレーン電極１７５を完成することによって、製造工程を単純化し製造コストを最少化することができる。
最後に、図１、図２に示したように、半導体１５１の露出された部分上に有機膜または無機膜を含むスペーサ３２０を形成する。スペーサ３２０の有機膜を感光膜で形成する場合、スピンコーティング装置の回転速度のみで感光膜の膜厚調節が可能であり工程が容易になる。
＜第２実施例＞
前記実施例では、画素電極をIZO膜で形成したが、ITO膜で形成することもでき、そのような実施例では、データ線がアルミニウムまたはモリブデンまたはそれらの合金からなる導電膜で形成されることが好ましく、これについて図面を参照して具体的に説明する。
［構成］
まず、図１２、図１３a及び図１３bを参考にして本発明の好ましい他の実施例による薄膜トランジスタ表示板について詳細に説明する。
＜第２実施例＞
前記実施例では、画素電極をIZO膜で形成したが、ITO膜で形成することもでき、そのような実施例では、データ線がアルミニウムまたはモリブデンまたはそれらの合金からなる導電膜で形成されることが好ましく、これについて図面を参照して具体的に説明する。
［構成］
まず、図１２、図１３a及び図１３bを参考にして本発明の好ましい他の実施例による薄膜トランジスタ表示板について詳細に説明する。
図１２は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１３a及び図１３bは、図１２の薄膜トランジスタ表示板の各々のXIIIa-XIIIa’線及びXIIIb-XIIIb’線による断面図である。
図１２乃至図１３aのように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状及び配置構造は、大概図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同一である。即ち、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成され、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島状抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０の上には、複数のソース電極１５３を含む複数のデータ線１７１、複数のドレーン電極１７５が形成され、その上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には、複数の接触孔１８２、１８５、１８７が形成されており、保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材８２が形成されている。
ゲート線１２１は物理的性質の異なる２つの膜、即ち下部膜とその上の上部膜を含み、ゲート線１２１は、外部の駆動回路などと接触するための端部１２９が形成されており、端部１２９の下部膜及び上部膜は、各々図面符号１２９p、１２９qで示されている。この時、ゲート線１２１の下部膜１２４p、１２９pは、アルミニウムまたはアルミニウム合金からなり、上部膜１２４q、１２９qは、モリブデンまたはモリブデン合金からなっている。
データ線１７１及びドレーン電極１７５は、下部膜１７１p、１７５pとその上に位置した上部膜１７１r、１７５r及びこれらの間に位置する中間膜１７１q、１７５qからなる。下部膜１７１p、１７５p及び上部膜１７１r、１７５rは、モリブデンまたはモリブデン合金またはクロムなどのように接触特性が優れた導電物質からなり、中間膜１７１q、１７５qは、低抵抗を有する導電物質からなることが好ましい。好ましい例には、MoまたはMo合金/Al/MoまたはMo合金、MoまたはMo合金/Al合金/MoまたはMo合金などのように、互いに同じエッチング条件でエッチングされる３つの層が挙げられる。図１３bで、ソース電極１７３の下部膜、中間膜及び上部膜を、各々図面符号１７３p、１７３q、１７３ｒで示している。また、他の部分との接触のためのデータ１７１の端部１７９の下部膜、中間膜及び上部膜を、各々図面符号１７９p、１７９q、１７９ｒで示している。データ線１７１及びドレーン電極１７５の下部膜１７１p、１７５p、中間膜１７１q、１７５q、上部膜１７１r、１７５rもゲート線１２１と同様にその側面が約３０〜８０°の角度で傾斜している。
保護膜１８０には、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する複数の接触孔１８１が備えられている。接触孔１８１はゲート線１２１の端部１２９の境界を露出するが、接触孔１８５、１８２もドレーン電極１７５及びデータ線１７１の端部１７９の境界線を露出することもできる。ゲート接触補助部材８１は、接触孔１８１を通じてゲート線の端部１２９と連結されている。この時、画素電極１９０及び接触補助部材８１、８２は、前記実施例と異なってITO（indium tin oxide）膜からなっている。
［製造方法］
以下、図１２、図１３a及び図１３bに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について図１４乃至図２２b、図１２、図１３a及び図１３bを参考にして詳細に説明する。
［製造方法］
以下、図１２、図１３a及び図１３bに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について図１４乃至図２２b、図１２、図１３a及び図１３bを参考にして詳細に説明する。
まず、図１４、図１５a及び図１５bに示したように、透明なガラス等の絶縁基板１１０上にアルミニウムを含む下部膜、モリブデンを含む上部膜を順次に積層した後、これらをパターニングして複数のゲート電極１２４及び端部１２９を含む複数のゲート線１２１を形成する。この時、アルミニウムを含む下部膜とモリブデンを含む上部膜は、アルミニウムをエッチングするためのアルミニウムエッチング液を用いて同一なエッチング液でパターニングし、テーパ構造に形成する。
図１６、図１７a及び図１７bに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層を化学気相蒸着法（CVD）によって、下部金属膜、中間金属膜、及び上部金属膜をスパッタリング法などで連続して積層した後、上部・中間及び下部の金属膜と、不純物非晶質シリコン層と、真性非晶質シリコン層とを写真エッチングして、複数の上部・中間及び下部導電体１７４r、１７４q、１７４pと、複数の線状不純物半導体１６４と、複数の突出部１５４を各々含む複数の線状真性半導体１５１とを形成する。
下部及び上部導電体１７４p、１７４rは、約５００Åの厚さのモリブデンまたはモリブデン合金、中間導電体１７４qは、約１，０００Å〜３，０００Å、好ましくは２，５００Å程度の厚さのアルミニウムまたはアルミニウム合金からなる。中間導電体１７４qの材料としては、アルミニウムまたは２atomic％のNdを含むAl-Nd合金が適しており、スパッタリング温度は１５０℃程度とするのが好ましい。
次に、図１８、図１９a及び図１９bに示したように、３，０００Å以上の厚さを有する保護膜１８０を積層してその上に感光膜４０を形成した後、ゲート絶縁膜１４０と共に乾式エッチングして複数の接触孔１８１、１８２、１８５及び複数の開口部１８９を形成する。接触孔１８１は、ゲート線１２１の端部１２９の上部膜１２９qを露出し、接触孔１８２、１８５及び開口部１８９は上部導電体１７４rの一部を露出する。
次に、図２０、図２１a及び図２１bに示されたように、４００Å〜５００Å厚さのITO膜をスパッタリング法で積層し写真エッチングして複数の画素電極１９０と複数の接触補助部材８１、８２を形成する。この時、接触補助部材８１、８２及び画素電極１９０は、接触孔１８１、１８２、１８５を通じて露出されているゲート線１２１の端部１２９の上部膜１２９q及び導電体１７４を覆っているが、開口部１８９を通じて露出された導電体１７４部分は覆われずそのまま露出された状態である。なお、ITO膜をエッチングするためのエッチング液に対してアルミニウムまたはモリブデンを含む導電膜がエッチングされるので、図２１a及び図２１bに示したように、導電体１７４の露出された部分を全面エッチングで除去して不純物半導体１６４を露出させる一方、データ線１７１及びドレーン電極１７５の下部膜１７１p、１７１qを完成する。
その後、図２２a及び図２２bのように、不純物半導体１６４の露出された部分を全面エッチングで除去して抵抗性接触部材１６１、１６５を完成し、ソース電極１７３とドレーン電極１７５の間の半導体の突出部１５４を露出させる。半導体１５１の露出された部分の表面を安定化するために酸素プラズマ処理を行うことが好ましい。
このような実施例においても、画素電極１９０及び接触部材８１、８２を形成する時に導電体１７４をパターニングしてデータ線１７１及びドレーン電極１７５を完成することによって製造工程を単純化し、それによって製造コストを最少化することができる。そして、本実施例では、接触孔１８１、１８２、１８５からアルミニウムを含む導電膜が露出されず、アルミニウム全面エッチングを省略し、製造工程を単純化することができる。
最後に、図１２、図１３a及び図１３bに示したように、スペーサ３２０を形成する。
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものでなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１８９ 開口部
１９０ 画素電極
８１、８２ 接触補助部材
３２０ スペーサ
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１８９ 開口部
１９０ 画素電極
８１、８２ 接触補助部材
３２０ スペーサ
Claims (16)
- 第１のマスクを用いて、基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜と半導体層とを連続して積層する段階と、
前記半導体層上に導電膜を蒸着する段階と、
第２のマスクを用いて、前記導電膜及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜上部に形成される画素電極と前記導電膜との接続のための第１開口部と、薄膜トランジスタのチャンネル部となり得る第２開口部と、に対応する部分に少なくとも開口を有する感光膜を前記保護膜の上部に形成する段階と、
前記感光膜を第３のマスクとして用いて、前記保護膜を写真エッチングして、前記第１開口部に対応する前記導電膜の第１部分及び前記チャンネル部となり得る第２開口部に対応する第２部分を露出させる段階と、
第４のマスクを用いて、前記画素電極のエッチング液により、前記導電膜の第１部分を覆う前記画素電極を形成しつつ前記導電膜の第２部分を除去して、前記導電膜からなるデータ線及びドレーン電極を完成する段階と、
前記第２部分の下部の前記半導体層の一部を露出する段階と、
を含む薄膜トランジスタ表示板の製造方法。 - 前記半導体層の露出された部分を覆うスペーサを形成する段階をさらに含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記スペーサを有機膜または無機膜で形成する、請求項２に記載の薄膜トランジスタ表示板の製造方法。
- 前記感光膜は、前記保護膜上部に形成される接触補助部材と前記導電膜との接続のための第３開口部に対応する開口をさらに有しており、
前記保護膜を写真エッチングする段階において、前記第３開口部に対応する前記導電膜の第３部分をさらに露出する、請求項１に記載の薄膜トランジスタ表示板の製造方法。 - 前記画素電極を形成する段階において、前記導電膜の前記第３部分を覆う前記接触補助部材を形成する、請求項４に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜を写真エッチングする段階において前記ゲート線の一部を露出する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極を形成する段階において、前記ゲート線の一部を覆う接触補助部材を形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線を形成する段階において、下部膜及び上部膜を含むゲート線を形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜を写真エッチングする段階において、前記ゲート絶縁膜を共にエッチングして前記ゲート線の前記上部膜の一部を露出する、請求項８に記載の薄膜トランジスタ表示板の製造方法。
- 露出された前記ゲート線の上部膜を共に除去して前記ゲート線の下部膜の一部を露出する段階をさらに含む、請求項９に記載の薄膜トランジスタ表示板の製造方法。
- 前記導電膜をクロムで形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極をIZO(Indium Zinc Oxide)で形成する、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線及び前記導電膜を、アルミニウムまたはモリブデンを含んで形成する請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線及び前記導電膜を、アルミニウムを含む第１導電膜またはモリブデンを含む第２導電膜からなる二重膜または三重膜で形成する、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極をITO(Indium Tin Oxide)で形成する、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記半導体層は真性半導体膜及び不純物半導体膜を含み、
前記導電膜の除去後、前記不純物半導体膜の露出された部分を除去する段階をさらに含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030057295A KR100980015B1 (ko) | 2003-08-19 | 2003-08-19 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR2003-057295 | 2003-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005062889A JP2005062889A (ja) | 2005-03-10 |
| JP4732722B2 true JP4732722B2 (ja) | 2011-07-27 |
Family
ID=34374123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004239167A Active JP4732722B2 (ja) | 2003-08-19 | 2004-08-19 | 薄膜トランジスタ表示板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7320906B2 (ja) |
| JP (1) | JP4732722B2 (ja) |
| KR (1) | KR100980015B1 (ja) |
| CN (1) | CN1584720B (ja) |
| TW (1) | TW200528898A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
| JP2007191761A (ja) | 2006-01-19 | 2007-08-02 | Idemitsu Kosan Co Ltd | 積層構造、それを用いた電気回路用電極及びその製造方法 |
| WO2007086280A1 (ja) | 2006-01-25 | 2007-08-02 | Idemitsu Kosan Co., Ltd. | 積層構造及びそれを用いた電気回路用電極 |
| KR101251995B1 (ko) * | 2006-01-27 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100461433C (zh) * | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| KR101308459B1 (ko) | 2007-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 박막트랜지스터기판 및 그 제조방법 |
| KR101469026B1 (ko) * | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
| KR100959106B1 (ko) | 2008-11-05 | 2010-05-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| TWI497708B (zh) * | 2010-08-11 | 2015-08-21 | Au Optronics Corp | 有機電激發光元件及其製造方法 |
| TWI446539B (zh) * | 2011-12-23 | 2014-07-21 | Au Optronics Corp | 半導體結構 |
| CN104124278B (zh) * | 2013-07-22 | 2017-02-08 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| JP6295543B2 (ja) * | 2013-08-22 | 2018-03-20 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
| CN104241345B (zh) | 2014-07-31 | 2017-11-28 | 京东方科技集团股份有限公司 | 铝电极、形成铝电极的方法及其电子设备 |
| CN109545751B (zh) * | 2018-10-15 | 2022-02-22 | Tcl华星光电技术有限公司 | 薄膜晶体管阵列基板制造方法 |
| US11901420B2 (en) | 2020-07-30 | 2024-02-13 | Beihai Hkc Optoelectronics Technology Co., Ltd. | Manufacturing method for gate electrode and thin film transistor and display panel |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242127A (ja) * | 1985-07-19 | 1987-02-24 | ゼネラル・エレクトリツク・カンパニイ | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 |
| JPS62229231A (ja) * | 1986-03-31 | 1987-10-08 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH0794753A (ja) * | 1993-04-23 | 1995-04-07 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた表示装置 |
| JPH10240150A (ja) * | 1997-02-26 | 1998-09-11 | Samsung Electron Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001051297A (ja) * | 1999-08-06 | 2001-02-23 | Toshiba Corp | アレイ基板及びその製造方法 |
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2002353465A (ja) * | 2001-02-26 | 2002-12-06 | Samsung Electronics Co Ltd | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 |
| US20050030440A1 (en) * | 2003-07-02 | 2005-02-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100202236B1 (ko) * | 1996-04-09 | 1999-07-01 | 구자홍 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
| US6025605A (en) * | 1996-07-26 | 2000-02-15 | Lg Electronics Inc. | Aligned semiconductor structure |
| KR100623974B1 (ko) * | 1998-12-08 | 2006-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100443829B1 (ko) * | 2001-06-05 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
| KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
-
2003
- 2003-08-19 KR KR1020030057295A patent/KR100980015B1/ko active IP Right Grant
-
2004
- 2004-08-19 CN CN2004100584803A patent/CN1584720B/zh active Active
- 2004-08-19 JP JP2004239167A patent/JP4732722B2/ja active Active
- 2004-08-19 US US10/922,343 patent/US7320906B2/en active Active
- 2004-08-19 TW TW093124976A patent/TW200528898A/zh unknown
-
2007
- 2007-12-17 US US11/958,230 patent/US7566906B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242127A (ja) * | 1985-07-19 | 1987-02-24 | ゼネラル・エレクトリツク・カンパニイ | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 |
| JPS62229231A (ja) * | 1986-03-31 | 1987-10-08 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH0794753A (ja) * | 1993-04-23 | 1995-04-07 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた表示装置 |
| JPH10240150A (ja) * | 1997-02-26 | 1998-09-11 | Samsung Electron Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001051297A (ja) * | 1999-08-06 | 2001-02-23 | Toshiba Corp | アレイ基板及びその製造方法 |
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2002353465A (ja) * | 2001-02-26 | 2002-12-06 | Samsung Electronics Co Ltd | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 |
| US20050030440A1 (en) * | 2003-07-02 | 2005-02-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050019492A (ko) | 2005-03-03 |
| US20080093600A1 (en) | 2008-04-24 |
| KR100980015B1 (ko) | 2010-09-03 |
| TW200528898A (en) | 2005-09-01 |
| JP2005062889A (ja) | 2005-03-10 |
| CN1584720A (zh) | 2005-02-23 |
| CN1584720B (zh) | 2011-03-02 |
| US20050110014A1 (en) | 2005-05-26 |
| US7320906B2 (en) | 2008-01-22 |
| US7566906B2 (en) | 2009-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107504B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4481759B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| JP2007294951A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4731897B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4722468B2 (ja) | 薄膜トランジスタ表示板 | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4675588B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2005049877A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2007102225A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20070052823A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100961951B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100980014B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060004718A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050017898A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060020895A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20050034115A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050068539A (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20050079717A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060020171A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4732722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |