JP2002353465A - 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 - Google Patents
低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法Info
- Publication number
- JP2002353465A JP2002353465A JP2002049861A JP2002049861A JP2002353465A JP 2002353465 A JP2002353465 A JP 2002353465A JP 2002049861 A JP2002049861 A JP 2002049861A JP 2002049861 A JP2002049861 A JP 2002049861A JP 2002353465 A JP2002353465 A JP 2002353465A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- thin film
- pattern
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010408 film Substances 0.000 title claims abstract description 475
- 239000010409 thin film Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 98
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 304
- 239000000758 substrate Substances 0.000 claims description 164
- 239000004065 semiconductor Substances 0.000 claims description 112
- 238000003860 storage Methods 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 46
- 230000001681 protective effect Effects 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 41
- 239000004973 liquid crystal related substance Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 7
- 239000007800 oxidant agent Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 52
- 239000011651 chromium Substances 0.000 description 23
- 229910000838 Al alloy Inorganic materials 0.000 description 21
- 239000007789 gas Substances 0.000 description 18
- 229910001316 Ag alloy Inorganic materials 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 239000010949 copper Substances 0.000 description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 13
- 229910052804 chromium Inorganic materials 0.000 description 13
- 229910001182 Mo alloy Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- 239000011733 molybdenum Substances 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 238000007740 vapor deposition Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910000599 Cr alloy Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- QVHWOZCZUNPZPW-UHFFFAOYSA-N 1,2,3,3,4,4-hexafluorocyclobutene Chemical compound FC1=C(F)C(F)(F)C1(F)F QVHWOZCZUNPZPW-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 102100029777 Eukaryotic translation initiation factor 3 subunit M Human genes 0.000 description 1
- 101001012700 Homo sapiens Eukaryotic translation initiation factor 3 subunit M Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 101150016011 RR11 gene Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Abstract
(57)【要約】
【課題】高開口率を有すると共に寄生容量問題のない薄
膜トランジスタ基板を提供することにある。 【解決手段】 絶縁基板１０上にゲート配線が形成され
ており、ゲート配線２２、２４、２６と絶縁されて交差
するデータ配線６５、６６、６８が形成されており、ゲ
ート配線及びデータ配線と連結されている薄膜トランジ
スタが形成されている。薄膜トランジスタ上にはＰＥＣ
ＶＤを通じて蒸着したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓ
ｉ:Ｏ:Ｆ膜からなる保護膜７０が形成されており、保護
膜上には薄膜トランジスタと連結されている画素電極８
２が形成されている。このようにすると、寄生容量問題
を解消して高開口率構造を実現することができ、工程時
間を短縮することができる。
膜トランジスタ基板を提供することにある。 【解決手段】 絶縁基板１０上にゲート配線が形成され
ており、ゲート配線２２、２４、２６と絶縁されて交差
するデータ配線６５、６６、６８が形成されており、ゲ
ート配線及びデータ配線と連結されている薄膜トランジ
スタが形成されている。薄膜トランジスタ上にはＰＥＣ
ＶＤを通じて蒸着したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓ
ｉ:Ｏ:Ｆ膜からなる保護膜７０が形成されており、保護
膜上には薄膜トランジスタと連結されている画素電極８
２が形成されている。このようにすると、寄生容量問題
を解消して高開口率構造を実現することができ、工程時
間を短縮することができる。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ基
板及びその製造方法に関するものである。
板及びその製造方法に関するものである。
【０００２】
【従来の技術】薄膜トランジスタ基板は液晶表示装置や
有機ＥＬ（electro luminescence）表示装置等で各画素
を独立的に駆動するための回路基板として用いられる。
薄膜トランジスタ基板には走査信号を伝達する走査信号
配線またはゲート配線と、画像信号を伝達する画像信号
線またはデータ配線とが形成されており、ゲート配線及
びデータ配線と連結されている薄膜トランジスタ、薄膜
トランジスタと連結されている画素電極、ゲート配線を
覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデ
ータ配線を覆って絶縁する保護膜等からなっている。薄
膜トランジスタはゲート配線の一部であるゲート電極と
チャンネルを形成する半導体層、データ配線の一部であ
るソース電極とドレーン電極及びゲート絶縁膜と保護膜
等からなる。薄膜トランジスタはゲート配線を通じて伝
達される走査信号により、データ配線を通じて伝達され
る画像信号を画素電極に伝達または遮断するスイッチン
グ素子である。
有機ＥＬ（electro luminescence）表示装置等で各画素
を独立的に駆動するための回路基板として用いられる。
薄膜トランジスタ基板には走査信号を伝達する走査信号
配線またはゲート配線と、画像信号を伝達する画像信号
線またはデータ配線とが形成されており、ゲート配線及
びデータ配線と連結されている薄膜トランジスタ、薄膜
トランジスタと連結されている画素電極、ゲート配線を
覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデ
ータ配線を覆って絶縁する保護膜等からなっている。薄
膜トランジスタはゲート配線の一部であるゲート電極と
チャンネルを形成する半導体層、データ配線の一部であ
るソース電極とドレーン電極及びゲート絶縁膜と保護膜
等からなる。薄膜トランジスタはゲート配線を通じて伝
達される走査信号により、データ配線を通じて伝達され
る画像信号を画素電極に伝達または遮断するスイッチン
グ素子である。
【０００３】このような薄膜トランジスタ基板を用いる
代表的装置として液晶表示装置があるが、液晶表示装置
が次第に大型化、高精細化して行くことに伴い、各種寄
生容量の増加による信号歪曲問題を至急解決しなければ
ならない。また、ノートブックコンピュータでの消費電
力減少とＴＶ用液晶表示装置での可視聴距離を増加させ
るための輝度向上が必要となって、開口率の増大要求が
大きくなっている。ところが、開口率を増大させるため
には画素電極をデータ配線の上にまで重なるように形成
する必要があるが、このようにすると画素電極とデータ
線の間の寄生容量が増加してしまう。寄生容量増加によ
る問題を解決するためには画素電極とデータ線の間の垂
直離隔を十分に確保しなければならない。そこで、垂直
離隔確保のために従来は主に有機絶縁膜で保護膜を形成
していた。しかし、有機絶縁膜を利用する工程は次のよ
うな短所を有する。まず、材料費が高い。特に、スピン
コーティングの際に損失される量が多いため材料費の増
加をもたらす。次は、有機絶縁膜は耐熱性が劣っていて
後続工程が多くの制約を受ける。また、材料の固まりな
どによって不純物粒子が発生する頻度が高く、上部膜及
び下部膜との接着力が脆弱である。最後に、保護膜の上
に形成される画素電極の形成時のエッチング誤差が非常
に大きい。
代表的装置として液晶表示装置があるが、液晶表示装置
が次第に大型化、高精細化して行くことに伴い、各種寄
生容量の増加による信号歪曲問題を至急解決しなければ
ならない。また、ノートブックコンピュータでの消費電
力減少とＴＶ用液晶表示装置での可視聴距離を増加させ
るための輝度向上が必要となって、開口率の増大要求が
大きくなっている。ところが、開口率を増大させるため
には画素電極をデータ配線の上にまで重なるように形成
する必要があるが、このようにすると画素電極とデータ
線の間の寄生容量が増加してしまう。寄生容量増加によ
る問題を解決するためには画素電極とデータ線の間の垂
直離隔を十分に確保しなければならない。そこで、垂直
離隔確保のために従来は主に有機絶縁膜で保護膜を形成
していた。しかし、有機絶縁膜を利用する工程は次のよ
うな短所を有する。まず、材料費が高い。特に、スピン
コーティングの際に損失される量が多いため材料費の増
加をもたらす。次は、有機絶縁膜は耐熱性が劣っていて
後続工程が多くの制約を受ける。また、材料の固まりな
どによって不純物粒子が発生する頻度が高く、上部膜及
び下部膜との接着力が脆弱である。最後に、保護膜の上
に形成される画素電極の形成時のエッチング誤差が非常
に大きい。
【０００４】
【発明が解決しようとする課題】本発明が目的とする技
術的課題は、高開口率を有すると共に寄生容量問題のな
い薄膜トランジスタ基板を提供することにある。
術的課題は、高開口率を有すると共に寄生容量問題のな
い薄膜トランジスタ基板を提供することにある。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明では低誘電率ＣＶＤ膜を利用する。具体
的には、絶縁基板、前記絶縁基板の上に形成されている
第１信号線、前記第１信号線の上に形成されている第１
絶縁膜、前記第１絶縁膜の上に形成されており、前記第
１信号線と交差している第２信号線、前記第１信号線及
び前記第２信号線と連結されている薄膜トランジスタ、
低誘電率ＣＶＤ膜であって前記薄膜トランジスタの上に
形成されており、前記薄膜トランジスタの所定の電極を
露出させる第１接触孔を有する第２絶縁膜、前記第２絶
縁膜の上に形成されており、前記第１接触孔を通じて前
記薄膜トランジスタの所定の電極と連結されている第１
画素電極を含む薄膜トランジスタ基板を用意する。
るために本発明では低誘電率ＣＶＤ膜を利用する。具体
的には、絶縁基板、前記絶縁基板の上に形成されている
第１信号線、前記第１信号線の上に形成されている第１
絶縁膜、前記第１絶縁膜の上に形成されており、前記第
１信号線と交差している第２信号線、前記第１信号線及
び前記第２信号線と連結されている薄膜トランジスタ、
低誘電率ＣＶＤ膜であって前記薄膜トランジスタの上に
形成されており、前記薄膜トランジスタの所定の電極を
露出させる第１接触孔を有する第２絶縁膜、前記第２絶
縁膜の上に形成されており、前記第１接触孔を通じて前
記薄膜トランジスタの所定の電極と連結されている第１
画素電極を含む薄膜トランジスタ基板を用意する。
【０００６】この時、前記第１絶縁膜は低誘電率ＣＶＤ
膜である下部膜と窒化シリコン膜である上部膜とからな
り、前記第１画素電極は光を反射させる不透明な導電物
質からなり、前記第２絶縁膜は表面に凹凸パターンを有
することができる。また、低誘電率ＣＶＤ膜であって前
記第１画素電極の上に形成されており、前記第１画素電
極の所定部分を露出させる第２接触孔を有する第３絶縁
膜、及び前記第３絶縁膜の上に形成されており、前記第
２接触孔を通じて前記第１画素電極と連結されており、
光を反射させる不透明な導電物質からなっている第２画
素電極をさらに含み、前記第１画素電極は透明な導電物
質からなっており、前記第２画素電極は前記第１画素電
極を透過した光が通過できる所定の切除部を有すること
ができる。前記低誘電率ＣＶＤ膜はａ−Ｓｉ：Ｃ：Ｏま
たはａ−Ｓｉ：Ｏ：Ｆからなることができる。また、前
記低誘電率ＣＶＤ膜の誘電率は２ないし４の間の値を有
するのが好ましい。
膜である下部膜と窒化シリコン膜である上部膜とからな
り、前記第１画素電極は光を反射させる不透明な導電物
質からなり、前記第２絶縁膜は表面に凹凸パターンを有
することができる。また、低誘電率ＣＶＤ膜であって前
記第１画素電極の上に形成されており、前記第１画素電
極の所定部分を露出させる第２接触孔を有する第３絶縁
膜、及び前記第３絶縁膜の上に形成されており、前記第
２接触孔を通じて前記第１画素電極と連結されており、
光を反射させる不透明な導電物質からなっている第２画
素電極をさらに含み、前記第１画素電極は透明な導電物
質からなっており、前記第２画素電極は前記第１画素電
極を透過した光が通過できる所定の切除部を有すること
ができる。前記低誘電率ＣＶＤ膜はａ−Ｓｉ：Ｃ：Ｏま
たはａ−Ｓｉ：Ｏ：Ｆからなることができる。また、前
記低誘電率ＣＶＤ膜の誘電率は２ないし４の間の値を有
するのが好ましい。
【０００７】一方、絶縁基板の上に形成されているデー
タ線を含むデータ配線、前記絶縁基板の上に形成されて
いる赤、緑、青の色フィルター、低誘電率ＣＶＤ膜であ
って前記データ配線及び前記色フィルターの上に形成さ
れており、前記データ配線の所定部分を露出させる第１
接触孔を有するバッファー層、前記バッファー層の上に
形成されており、前記データ線と交差して画素を定義す
るゲート線、及び前記ゲート線と連結されているゲート
電極を含むゲート配線、前記ゲート配線の上に形成され
ており、前記第１接触孔の少なくとも一部分を露出させ
る第２接触孔を有するゲート絶縁膜、前記ゲート電極上
部の前記ゲート絶縁膜の上に形成されている半導体層、
前記第１接触孔及び前記第２接触孔を通じて前記データ
線と連結されており、少なくとも一部分が前記半導体層
と接しているソース用電極、前記半導体層の上で前記ソ
ース用電極と相接しているドレーン用電極、及び前記ド
レーン用電極と連結されている画素電極を含む画素配線
を含む薄膜トランジスタ基板を用意し、色フィルターを
薄膜トランジスタアレイの下に形成することもできる。
タ線を含むデータ配線、前記絶縁基板の上に形成されて
いる赤、緑、青の色フィルター、低誘電率ＣＶＤ膜であ
って前記データ配線及び前記色フィルターの上に形成さ
れており、前記データ配線の所定部分を露出させる第１
接触孔を有するバッファー層、前記バッファー層の上に
形成されており、前記データ線と交差して画素を定義す
るゲート線、及び前記ゲート線と連結されているゲート
電極を含むゲート配線、前記ゲート配線の上に形成され
ており、前記第１接触孔の少なくとも一部分を露出させ
る第２接触孔を有するゲート絶縁膜、前記ゲート電極上
部の前記ゲート絶縁膜の上に形成されている半導体層、
前記第１接触孔及び前記第２接触孔を通じて前記データ
線と連結されており、少なくとも一部分が前記半導体層
と接しているソース用電極、前記半導体層の上で前記ソ
ース用電極と相接しているドレーン用電極、及び前記ド
レーン用電極と連結されている画素電極を含む画素配線
を含む薄膜トランジスタ基板を用意し、色フィルターを
薄膜トランジスタアレイの下に形成することもできる。
【０００８】ここで、前記半導体層パターンは、第１非
晶質シリコン膜と前記第１非晶質シリコン膜よりバンド
ギャップの低い第２非晶質シリコン膜の二重層構造であ
り、前記データ線と同一な層及び同一な物質で形成され
ており、前記半導体層パターンに対応する部分に位置す
る光遮断部をさらに含むことができる。
晶質シリコン膜と前記第１非晶質シリコン膜よりバンド
ギャップの低い第２非晶質シリコン膜の二重層構造であ
り、前記データ線と同一な層及び同一な物質で形成され
ており、前記半導体層パターンに対応する部分に位置す
る光遮断部をさらに含むことができる。
【０００９】このような薄膜トランジスタ基板は、絶縁
基板の上にデータ線を含むデータ配線を形成する第１段
階、前記基板上部に赤、緑、青の色フィルターを形成す
る第２段階、低誘電率ＣＶＤ膜を蒸着して、前記データ
配線及び前記色フィルターを覆うバッファー層を形成す
る第３段階、前記絶縁膜上部にゲート線及びゲート電極
を含むゲート配線を形成する第４段階、前記ゲート配線
を覆うゲート絶縁膜を形成する第５段階、前記ゲート絶
縁膜の上に島模様の抵抗性接触層と半導体層パターンを
形成すると同時に、前記ゲート絶縁膜と前記バッファー
層に前記データ線の一部を露出する第１接触孔を形成す
る第６段階、前記島模様の抵抗性接触層パターン上に互
いに分離して形成されており、同一な層で作られたソー
ス用電極及びドレーン用電極と、前記ドレーン用電極と
連結された画素電極を含む画素配線を形成する第７段
階、前記ソース用電極と前記ドレーン用電極の間に位置
する前記抵抗性接触層パターンの露出部分を除去して、
前記抵抗性接触層パターンを両側に分離する第８段階を
含む方法で製造する。
基板の上にデータ線を含むデータ配線を形成する第１段
階、前記基板上部に赤、緑、青の色フィルターを形成す
る第２段階、低誘電率ＣＶＤ膜を蒸着して、前記データ
配線及び前記色フィルターを覆うバッファー層を形成す
る第３段階、前記絶縁膜上部にゲート線及びゲート電極
を含むゲート配線を形成する第４段階、前記ゲート配線
を覆うゲート絶縁膜を形成する第５段階、前記ゲート絶
縁膜の上に島模様の抵抗性接触層と半導体層パターンを
形成すると同時に、前記ゲート絶縁膜と前記バッファー
層に前記データ線の一部を露出する第１接触孔を形成す
る第６段階、前記島模様の抵抗性接触層パターン上に互
いに分離して形成されており、同一な層で作られたソー
ス用電極及びドレーン用電極と、前記ドレーン用電極と
連結された画素電極を含む画素配線を形成する第７段
階、前記ソース用電極と前記ドレーン用電極の間に位置
する前記抵抗性接触層パターンの露出部分を除去して、
前記抵抗性接触層パターンを両側に分離する第８段階を
含む方法で製造する。
【００１０】ここで、前記第６段階は、前記ゲート絶縁
膜の上に非晶質シリコン膜、不純物がドーピングされた
非晶質シリコン膜を順次に蒸着する段階、前記ゲート電
極上の所定の面積を覆っている第１部分、前記第１接触
孔が形成される部分を除いた残りの部分を覆っており、
前記第１部分より薄い第２部分からなる感光膜パターン
を形成する段階、前記感光膜の第１部分及び第２部分を
マスクとしてその下部の前記不純物がドーピングされた
非晶質シリコン膜、前記非晶質シリコン膜、前記ゲート
絶縁膜及び前記バッファー層をエッチングして前記第１
接触孔を形成する段階、前記感光膜パターンの第２部分
を除去する段階、前記感光膜パターンの第１部分をマス
クとしてその下部の前記不純物がドーピングされた非晶
質シリコン膜及び前記非晶質シリコン膜をエッチングし
て、前記島模様の半導体層パターンと前記抵抗性接触層
パターンを形成する段階、前記感光膜パターンの第１部
分を除去する段階を含むことができる。
膜の上に非晶質シリコン膜、不純物がドーピングされた
非晶質シリコン膜を順次に蒸着する段階、前記ゲート電
極上の所定の面積を覆っている第１部分、前記第１接触
孔が形成される部分を除いた残りの部分を覆っており、
前記第１部分より薄い第２部分からなる感光膜パターン
を形成する段階、前記感光膜の第１部分及び第２部分を
マスクとしてその下部の前記不純物がドーピングされた
非晶質シリコン膜、前記非晶質シリコン膜、前記ゲート
絶縁膜及び前記バッファー層をエッチングして前記第１
接触孔を形成する段階、前記感光膜パターンの第２部分
を除去する段階、前記感光膜パターンの第１部分をマス
クとしてその下部の前記不純物がドーピングされた非晶
質シリコン膜及び前記非晶質シリコン膜をエッチングし
て、前記島模様の半導体層パターンと前記抵抗性接触層
パターンを形成する段階、前記感光膜パターンの第１部
分を除去する段階を含むことができる。
【００１１】また、絶縁基板、前記基板の上に形成され
ており、ゲート線、ゲート電極及びゲートパッドを含む
ゲート配線、前記ゲート配線の上に形成されており、少
なくとも前記ゲートパッドを露出させる接触孔を有する
ゲート絶縁膜、前記ゲート絶縁膜の上に形成されている
半導体層パターン、前記半導体層パターンの上に形成さ
れている接触層パターン、前記接触層パターンの上に形
成されており、前記接触層パターンと実質的に同一な形
態を有し、ソース電極、ドレーン電極、データ線及びデ
ータパッドを含むデータ配線、前記データ配線の上が形
成されており、前記ゲートパッド、前記データパッド及
び前記ドレーン電極を露出させる接触孔を有し、低誘電
率ＣＶＤ膜からなる保護膜パターン、露出している前記
ゲートパッド、データパッド及びドレーン電極と各々電
気的に連結される透明電極層パターンを含む液晶表示装
置用薄膜トランジスタ基板を用意する。
ており、ゲート線、ゲート電極及びゲートパッドを含む
ゲート配線、前記ゲート配線の上に形成されており、少
なくとも前記ゲートパッドを露出させる接触孔を有する
ゲート絶縁膜、前記ゲート絶縁膜の上に形成されている
半導体層パターン、前記半導体層パターンの上に形成さ
れている接触層パターン、前記接触層パターンの上に形
成されており、前記接触層パターンと実質的に同一な形
態を有し、ソース電極、ドレーン電極、データ線及びデ
ータパッドを含むデータ配線、前記データ配線の上が形
成されており、前記ゲートパッド、前記データパッド及
び前記ドレーン電極を露出させる接触孔を有し、低誘電
率ＣＶＤ膜からなる保護膜パターン、露出している前記
ゲートパッド、データパッド及びドレーン電極と各々電
気的に連結される透明電極層パターンを含む液晶表示装
置用薄膜トランジスタ基板を用意する。
【００１２】この時、前記絶縁基板上の前記ゲート配線
と同一層に形成されている保持容量線、前記保持容量と
重なっており、前記半導体パターンと同一層に形成され
ている維持蓄電器用半導体パターン、前記維持蓄電器用
半導体パターンの上に形成されており、前記維持蓄電器
用半導体パターンと同一な平面的模様を有する維持蓄電
器用接触層パターン及び前記維持蓄電器用接触層パター
ンの上に形成されており、前記維持蓄電器用半導体パタ
ーンと同一な平面的模様を有する維持蓄電器用導電体パ
ターンをさらに含み、前記維持蓄電器用導電体パターン
は前記透明電極パターンの一部と連結されていることが
できる。
と同一層に形成されている保持容量線、前記保持容量と
重なっており、前記半導体パターンと同一層に形成され
ている維持蓄電器用半導体パターン、前記維持蓄電器用
半導体パターンの上に形成されており、前記維持蓄電器
用半導体パターンと同一な平面的模様を有する維持蓄電
器用接触層パターン及び前記維持蓄電器用接触層パター
ンの上に形成されており、前記維持蓄電器用半導体パタ
ーンと同一な平面的模様を有する維持蓄電器用導電体パ
ターンをさらに含み、前記維持蓄電器用導電体パターン
は前記透明電極パターンの一部と連結されていることが
できる。
【００１３】このような薄膜トランジスタ基板は、絶縁
基板上のゲート線、前記ゲート線と連結されているゲー
ト電極及び前記ゲート線と連結されているゲートパッド
を含むゲート配線を形成する段階、ゲート絶縁膜を形成
する段階、半導体層を形成する段階、導電物質を積層し
パターニングして、前記ゲート線と交差するデータ線、
前記データ線と連結されているデータパッド、前記デー
タ線と連結されており前記ゲート電極に隣接するソース
電極、及び前記ゲート電極に対して前記ソース電極の対
向側に位置するドレーン電極を含むデータ配線を形成す
る段階、低誘電率ＣＶＤ膜を蒸着して保護膜を形成する
段階、前記ゲート絶縁膜と共に前記保護膜をパターニン
グして、前記ゲートパッド、前記データパッド及び前記
ドレーン電極を各々露出する接触孔を形成する段階、透
明導電膜を積層しパターニングして、前記接触孔を通じ
て前記ゲートパッド、前記データパッド及び前記ドレー
ン電極と各々連結される補助ゲートパッド、補助データ
パッド及び画素電極を形成する段階を含んだ方法で製造
する。
基板上のゲート線、前記ゲート線と連結されているゲー
ト電極及び前記ゲート線と連結されているゲートパッド
を含むゲート配線を形成する段階、ゲート絶縁膜を形成
する段階、半導体層を形成する段階、導電物質を積層し
パターニングして、前記ゲート線と交差するデータ線、
前記データ線と連結されているデータパッド、前記デー
タ線と連結されており前記ゲート電極に隣接するソース
電極、及び前記ゲート電極に対して前記ソース電極の対
向側に位置するドレーン電極を含むデータ配線を形成す
る段階、低誘電率ＣＶＤ膜を蒸着して保護膜を形成する
段階、前記ゲート絶縁膜と共に前記保護膜をパターニン
グして、前記ゲートパッド、前記データパッド及び前記
ドレーン電極を各々露出する接触孔を形成する段階、透
明導電膜を積層しパターニングして、前記接触孔を通じ
て前記ゲートパッド、前記データパッド及び前記ドレー
ン電極と各々連結される補助ゲートパッド、補助データ
パッド及び画素電極を形成する段階を含んだ方法で製造
する。
【００１４】この時、前記保護膜を形成する段階は、気
体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ 2（ＣＨ3）4、（Ｓ
ｉＨ）4Ｏ4（ＣＨ3）4のうちの少なくともいずれか一つ
を基本ソースとして使用し、Ｎ2ＯまたはＯ2を酸化剤と
して使用してＰＥＣＶＤ法により蒸着したり、気体状態
のＳｉＨ4、ＳｉＦ4のうちの少なくともいずれか一つと
ＣＦ4及びＯ2を添加した気体とを使用し、ＰＥＣＶＤ法
により蒸着する段階であり得る。またこの時、フッ素の
補助ソースとしてＣＦ4を添加することもできる。
体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ 2（ＣＨ3）4、（Ｓ
ｉＨ）4Ｏ4（ＣＨ3）4のうちの少なくともいずれか一つ
を基本ソースとして使用し、Ｎ2ＯまたはＯ2を酸化剤と
して使用してＰＥＣＶＤ法により蒸着したり、気体状態
のＳｉＨ4、ＳｉＦ4のうちの少なくともいずれか一つと
ＣＦ4及びＯ2を添加した気体とを使用し、ＰＥＣＶＤ法
により蒸着する段階であり得る。またこの時、フッ素の
補助ソースとしてＣＦ4を添加することもできる。
【００１５】また、前記データ配線及び前記半導体層
は、第１部分、前記第１部分より厚さの厚い第２部分、
前記第１部分より厚さの薄い第３部分を有する感光膜パ
ターンを利用する写真エッチング工程で共に形成するこ
とができ、前記写真エッチング工程で、前記第１部分は
前記ソース電極と前記ドレーン電極の間に位置するよう
に形成し、前記第２部分は前記データ配線上部に位置す
るように形成するのが好ましい。また、前記ゲート絶縁
膜を形成する段階は、低誘電率ＣＶＤ膜を蒸着する第１
段階及び窒化シリコン膜を蒸着する第２段階からなり、
前記第１段階と前記第２段階は真空の維持される状態で
行う。前記低誘電率ＣＶＤ膜の誘電率は２ないし４の値
を有する。
は、第１部分、前記第１部分より厚さの厚い第２部分、
前記第１部分より厚さの薄い第３部分を有する感光膜パ
ターンを利用する写真エッチング工程で共に形成するこ
とができ、前記写真エッチング工程で、前記第１部分は
前記ソース電極と前記ドレーン電極の間に位置するよう
に形成し、前記第２部分は前記データ配線上部に位置す
るように形成するのが好ましい。また、前記ゲート絶縁
膜を形成する段階は、低誘電率ＣＶＤ膜を蒸着する第１
段階及び窒化シリコン膜を蒸着する第２段階からなり、
前記第１段階と前記第２段階は真空の維持される状態で
行う。前記低誘電率ＣＶＤ膜の誘電率は２ないし４の値
を有する。
【００１６】
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例による低抵抗配線の構造を適用した薄膜
トランジスタ基板及びその製造方法について、本発明の
属する技術分野にて通常の知識を有する者が容易に実施
できるように詳細に説明する。
本発明の実施例による低抵抗配線の構造を適用した薄膜
トランジスタ基板及びその製造方法について、本発明の
属する技術分野にて通常の知識を有する者が容易に実施
できるように詳細に説明する。
【００１７】まず、図１及び図２を参考として本発明の
第１実施例による液晶表示装置用薄膜トランジスタ基板
の構造について詳細に説明する。
第１実施例による液晶表示装置用薄膜トランジスタ基板
の構造について詳細に説明する。
【００１８】図１は本発明の第１実施例による液晶表示
装置用薄膜トランジスタ基板であり、図２は図１に示し
た薄膜トランジスタ基板のII−II線による断面図であ
る。
装置用薄膜トランジスタ基板であり、図２は図１に示し
た薄膜トランジスタ基板のII−II線による断面図であ
る。
【００１９】絶縁基板１０の上にクロム（Cr）またはモ
リブデン（Mo）合金などからなる第１ゲート配線層２２
１、２４１、２６１と、アルミニウム（Al）または銀
（Ag）合金などからなる第２ゲート配線層２２２、２４
２、２６２の二重層からなるゲート配線が形成されてい
る。ゲート配線は横方向にのびているゲート線２２、ゲ
ート線２２の端に連結されていて外部からのゲート信号
の印加を受けてゲート線に伝達するゲートパッド２４、
及びゲート線２２に連結されている薄膜トランジスタの
ゲート電極２６を含む。
リブデン（Mo）合金などからなる第１ゲート配線層２２
１、２４１、２６１と、アルミニウム（Al）または銀
（Ag）合金などからなる第２ゲート配線層２２２、２４
２、２６２の二重層からなるゲート配線が形成されてい
る。ゲート配線は横方向にのびているゲート線２２、ゲ
ート線２２の端に連結されていて外部からのゲート信号
の印加を受けてゲート線に伝達するゲートパッド２４、
及びゲート線２２に連結されている薄膜トランジスタの
ゲート電極２６を含む。
【００２０】基板１０の上には窒化シリコン（SiNx）な
どからなるゲート絶縁膜３０がゲート配線２２、２４、
２６を覆っている。
どからなるゲート絶縁膜３０がゲート配線２２、２４、
２６を覆っている。
【００２１】ゲート電極２４のゲート絶縁膜３０の上部
には非晶質シリコンなどの半導体からなる半導体層４０
が島模様に形成されており、半導体層４０の上部にはシ
リサイドまたはｎ形不純物が高濃度にドーピングされて
いるｎ+水素化非晶質シリコンなどの物質で作られた抵
抗性接触層５５、５６が各々形成されている。
には非晶質シリコンなどの半導体からなる半導体層４０
が島模様に形成されており、半導体層４０の上部にはシ
リサイドまたはｎ形不純物が高濃度にドーピングされて
いるｎ+水素化非晶質シリコンなどの物質で作られた抵
抗性接触層５５、５６が各々形成されている。
【００２２】抵抗性接触層５５、５６及びゲート絶縁膜
３０の上にはＣｒまたはＭｏ合金などからなる第１デー
タ配線層６２１、６５１、６６１、６８１と、Ａｌまた
はＡｇ合金などからなる第２データ配線層６２２、６５
２、６６２、６８２の二重層からなるデータ配線６２、
６５、６６、６８が形成されている。データ配線６２、
６５、６６、６８は縦方向に形成され、ゲート線２２と
交差して画素を定義するデータ線６２、データ線６２の
分枝であり、抵抗性接触層５５の上部まで延びているソ
ース電極６５、データ線６２の一端に連結されており、
外部からの画像信号の印加を受けるデータパッド６８、
ソース電極６５と分離されており、ゲート電極２６に対
してソース電極６５の反対側抵抗性接触層５６の上部に
形成されているドレーン電極６６を含む。
３０の上にはＣｒまたはＭｏ合金などからなる第１デー
タ配線層６２１、６５１、６６１、６８１と、Ａｌまた
はＡｇ合金などからなる第２データ配線層６２２、６５
２、６６２、６８２の二重層からなるデータ配線６２、
６５、６６、６８が形成されている。データ配線６２、
６５、６６、６８は縦方向に形成され、ゲート線２２と
交差して画素を定義するデータ線６２、データ線６２の
分枝であり、抵抗性接触層５５の上部まで延びているソ
ース電極６５、データ線６２の一端に連結されており、
外部からの画像信号の印加を受けるデータパッド６８、
ソース電極６５と分離されており、ゲート電極２６に対
してソース電極６５の反対側抵抗性接触層５６の上部に
形成されているドレーン電極６６を含む。
【００２３】データ配線６２、６５、６６、６８及びこ
れらが遮らない半導体層４０の上部には、ＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０
が形成されている。ＰＥＣＶＤ方法によって蒸着された
ａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率Ｃ
ＶＤ膜）は誘電定数が４以下（誘電定数は２ないし４の
間の値を有する。）であって誘電率が非常に低い。従っ
て、厚さが薄くても寄生容量問題が発生しない。さら
に、他の膜との接着性及びステップカバレージ（step c
overage）が優れている。また、無機質ＣＶＤ膜である
ので耐熱性が有機絶縁膜に比べて優れている。同時に、
ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜
とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度
やエッチング速度が窒化シリコン膜に比べて４〜１０倍
速いので、工程時間面からも非常に有利である。
れらが遮らない半導体層４０の上部には、ＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０
が形成されている。ＰＥＣＶＤ方法によって蒸着された
ａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率Ｃ
ＶＤ膜）は誘電定数が４以下（誘電定数は２ないし４の
間の値を有する。）であって誘電率が非常に低い。従っ
て、厚さが薄くても寄生容量問題が発生しない。さら
に、他の膜との接着性及びステップカバレージ（step c
overage）が優れている。また、無機質ＣＶＤ膜である
ので耐熱性が有機絶縁膜に比べて優れている。同時に、
ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜
とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度
やエッチング速度が窒化シリコン膜に比べて４〜１０倍
速いので、工程時間面からも非常に有利である。
【００２４】保護膜７０にはドレーン電極６６及びデー
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。この時、パッド
２４、６８を露出する接触孔７４、７８は角を有したり
円形の様々な模様で形成されることができ、面積は２ｍ
ｍ×６０μｍを超えず、０.５ｍｍ×１５μｍ以上であ
るのが好ましい。
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。この時、パッド
２４、６８を露出する接触孔７４、７８は角を有したり
円形の様々な模様で形成されることができ、面積は２ｍ
ｍ×６０μｍを超えず、０.５ｍｍ×１５μｍ以上であ
るのが好ましい。
【００２５】保護膜７０の上には接触孔７６を通じてド
レーン電極６６と電気的に連結されており、画素に位置
する画素電極８２が形成されている。また、保護膜７０
の上には接触孔７４、７８を通じて各々ゲートパッド２
４及びデータパッド６８と連結されている補助ゲートパ
ッド８６及び補助データパッド８８が形成されている。
ここで、画素電極８２と補助ゲート及びデータパッド８
６、８８はＩＴＯ（indium tin oxide）またはＩＺＯ
（indium zinc oxide）からなっている。
レーン電極６６と電気的に連結されており、画素に位置
する画素電極８２が形成されている。また、保護膜７０
の上には接触孔７４、７８を通じて各々ゲートパッド２
４及びデータパッド６８と連結されている補助ゲートパ
ッド８６及び補助データパッド８８が形成されている。
ここで、画素電極８２と補助ゲート及びデータパッド８
６、８８はＩＴＯ（indium tin oxide）またはＩＺＯ
（indium zinc oxide）からなっている。
【００２６】ここで、画素電極８２は図１及び図２のよ
うに、ゲート線２２と重なって維持蓄電器をなし、保持
容量が足りない場合には、ゲート配線２２、２４、２６
と同一層に保持容量用配線を追加することもできる。
うに、ゲート線２２と重なって維持蓄電器をなし、保持
容量が足りない場合には、ゲート配線２２、２４、２６
と同一層に保持容量用配線を追加することもできる。
【００２７】また、画素電極８２はデータ線６２とも重
なるように形成して開口率を極大化している。このよう
に開口率を極大化するために画素電極８２をデータ線６
２と重ねて形成しても、保護膜７０の誘電率が低いため
これらの間で形成される寄生容量は問題にならない程度
に小さい。
なるように形成して開口率を極大化している。このよう
に開口率を極大化するために画素電極８２をデータ線６
２と重ねて形成しても、保護膜７０の誘電率が低いため
これらの間で形成される寄生容量は問題にならない程度
に小さい。
【００２８】以下、このような本発明の第１実施例によ
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて、図１及び図２と図３Ａ乃至図７Ｂを参考として詳
細に説明する。
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて、図１及び図２と図３Ａ乃至図７Ｂを参考として詳
細に説明する。
【００２９】まず、図３Ａ及び３Ｂに示したように、基
板１０の上に物理化学的特性に優れたＣｒまたはＭｏ合
金などを蒸着して第１ゲート配線層２２１、２４１、２
６１を積層し、抵抗の小さいＡｌまたはＡｇ合金などを
蒸着して第２ゲート配線層２２２、２４２、２６２を積
層した後にパターニングして、ゲート線２２、ゲート電
極２６及びゲートパッド２４を含む横方向にのびている
ゲート配線を形成する。
板１０の上に物理化学的特性に優れたＣｒまたはＭｏ合
金などを蒸着して第１ゲート配線層２２１、２４１、２
６１を積層し、抵抗の小さいＡｌまたはＡｇ合金などを
蒸着して第２ゲート配線層２２２、２４２、２６２を積
層した後にパターニングして、ゲート線２２、ゲート電
極２６及びゲートパッド２４を含む横方向にのびている
ゲート配線を形成する。
【００３０】この時、第１ゲート配線層２２１、２４
１、２６１をＭｏ合金で形成し、第２ゲート配線層２２
２、２４２、２６２をＡｇ合金で形成した場合には、こ
れら二つの層が全てＡｇ合金エッチング剤であるリン
酸、硝酸、酢酸及び超純粋（deionized water）を混合
した物質によってエッチングされる。従って、一回のエ
ッチング工程により二重層のゲート配線２２、２４、２
６を形成することができる。また、リン酸、硝酸、酢酸
及び超純粋混合物によるＡｇ合金とＭｏ合金に対するエ
ッチング比はＡｇ合金に対するエッチング比がより大き
いので、ゲート配線に必要な３０゜程度のテーパー（ta
per）角が得られる。
１、２６１をＭｏ合金で形成し、第２ゲート配線層２２
２、２４２、２６２をＡｇ合金で形成した場合には、こ
れら二つの層が全てＡｇ合金エッチング剤であるリン
酸、硝酸、酢酸及び超純粋（deionized water）を混合
した物質によってエッチングされる。従って、一回のエ
ッチング工程により二重層のゲート配線２２、２４、２
６を形成することができる。また、リン酸、硝酸、酢酸
及び超純粋混合物によるＡｇ合金とＭｏ合金に対するエ
ッチング比はＡｇ合金に対するエッチング比がより大き
いので、ゲート配線に必要な３０゜程度のテーパー（ta
per）角が得られる。
【００３１】次に、図４Ａ及び図４Ｂに示したように、
窒化シリコンからなるゲート絶縁膜３０、非晶質シリコ
ンからなる半導体層４０、ドーピングされた非晶質シリ
コン層５０の３層膜を連続して積層し、半導体層４０と
ドーピングされた非晶質シリコン層５０を写真エッチン
グして、ゲート電極２４上部のゲート絶縁膜３０の上に
島模様の半導体層４０と抵抗性接触層となるドーピング
された非晶質シリコン層５０を形成する。
窒化シリコンからなるゲート絶縁膜３０、非晶質シリコ
ンからなる半導体層４０、ドーピングされた非晶質シリ
コン層５０の３層膜を連続して積層し、半導体層４０と
ドーピングされた非晶質シリコン層５０を写真エッチン
グして、ゲート電極２４上部のゲート絶縁膜３０の上に
島模様の半導体層４０と抵抗性接触層となるドーピング
された非晶質シリコン層５０を形成する。
【００３２】次に、図５Ａ乃至図５Ｂに示したように、
ＣｒまたはＭｏ合金などを蒸着して第１データ配線層６
５１、６６１、６８１を積層し、ＡｌまたはＡｇ合金な
どを蒸着して第２データ配線層６５２、６６２、６８２
を積層した後に写真エッチングして、ゲート線２２と交
差するデータ線６２、データ線６２と連結されてゲート
電極２６の上部まで延びているソース電極６５、データ
線６２の一端に連結されているデータパッド６８、及び
ソース電極６４と分離されており、ゲート電極２６を中
心にソース電極６５と対向するドレーン電極６６を含む
データ配線を形成する。
ＣｒまたはＭｏ合金などを蒸着して第１データ配線層６
５１、６６１、６８１を積層し、ＡｌまたはＡｇ合金な
どを蒸着して第２データ配線層６５２、６６２、６８２
を積層した後に写真エッチングして、ゲート線２２と交
差するデータ線６２、データ線６２と連結されてゲート
電極２６の上部まで延びているソース電極６５、データ
線６２の一端に連結されているデータパッド６８、及び
ソース電極６４と分離されており、ゲート電極２６を中
心にソース電極６５と対向するドレーン電極６６を含む
データ配線を形成する。
【００３３】次に、データ配線６２、６５、６６、６８
で遮らないドーピングされた非晶質シリコン層５０をエ
ッチングしてゲート電極２６を中心に両側に分離させる
一方、両側のドーピングされた非晶質シリコン層５５、
５６の間の半導体層４０を露出させる。次に、露出され
た半導体層４０の表面を安定化させるために酸素プラズ
マを実施するのが好ましい。
で遮らないドーピングされた非晶質シリコン層５０をエ
ッチングしてゲート電極２６を中心に両側に分離させる
一方、両側のドーピングされた非晶質シリコン層５５、
５６の間の半導体層４０を露出させる。次に、露出され
た半導体層４０の表面を安定化させるために酸素プラズ
マを実施するのが好ましい。
【００３４】次に、図６Ａ及び６Ｂのように、ａ−Ｓ
ｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着
（ＣＶＤ）法によって成長させて保護膜７０を形成す
る。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合には気体状態の
ＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ
4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとし
て使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨ
ｅなどを混合した気体を落としながら蒸着する。また、
ａ−Ｓｉ：Ｏ：Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ
2を添加した気体を落としながら蒸着する。この時、フ
ッ素の補助ソースとしてＣＦ4を添加することもでき
る。
ｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着
（ＣＶＤ）法によって成長させて保護膜７０を形成す
る。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合には気体状態の
ＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ
4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとし
て使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨ
ｅなどを混合した気体を落としながら蒸着する。また、
ａ−Ｓｉ：Ｏ：Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ
2を添加した気体を落としながら蒸着する。この時、フ
ッ素の補助ソースとしてＣＦ4を添加することもでき
る。
【００３５】次に、写真エッチング工程でゲート絶縁膜
３０と共に保護膜７０をパターニングして、ゲートパッ
ド２４、ドレーン電極６６及びデータパッド６８を露出
する接触孔７４、７６、７８を形成する。ここで、接触
孔７４、７６、７８は角を有する模様または円形の模様
に形成することもでき、パッド２４、６８を露出する接
触孔７４、７８の面積は２ｍｍ×６０μｍを越えない
し、０.５ｍｍ×１５μｍ以上であるのが好ましい。
３０と共に保護膜７０をパターニングして、ゲートパッ
ド２４、ドレーン電極６６及びデータパッド６８を露出
する接触孔７４、７６、７８を形成する。ここで、接触
孔７４、７６、７８は角を有する模様または円形の模様
に形成することもでき、パッド２４、６８を露出する接
触孔７４、７８の面積は２ｍｍ×６０μｍを越えない
し、０.５ｍｍ×１５μｍ以上であるのが好ましい。
【００３６】次に、最後に図１及び２に示したように、
ＩＴＯまたはＩＺＯ膜を蒸着し写真エッチングして、第
１接触孔７６を通じてドレーン電極６６と連結される画
素電極８２と第２及び第３接触孔７４、７８を通じてゲ
ートパッド２４及びデータパッド６８と各々連結される
補助ゲートパッド８６、及び補助データパッド８８を形
成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heat
ing）工程で使用する気体は窒素を利用するのが好まし
い。これは接触孔７４、７６、７８を通じて露出してい
る金属膜２４、６６、６８の上部に金属酸化膜が形成さ
れるのを防止するためである。
ＩＴＯまたはＩＺＯ膜を蒸着し写真エッチングして、第
１接触孔７６を通じてドレーン電極６６と連結される画
素電極８２と第２及び第３接触孔７４、７８を通じてゲ
ートパッド２４及びデータパッド６８と各々連結される
補助ゲートパッド８６、及び補助データパッド８８を形
成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heat
ing）工程で使用する気体は窒素を利用するのが好まし
い。これは接触孔７４、７６、７８を通じて露出してい
る金属膜２４、６６、６８の上部に金属酸化膜が形成さ
れるのを防止するためである。
【００３７】以上のようにＰＥＣＶＤで形成したａ−Ｓ
ｉ：Ｃ：Ｏまたはａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁
膜（低誘電率ＣＶＤ膜）を保護膜７０として使用するこ
とにより寄生容量問題を解決することができ、従って、
開口率を極大化することができる。それだけでなく、蒸
着及びエッチング速度が速くなるので工程時間を縮小す
ることができる。
ｉ：Ｃ：Ｏまたはａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁
膜（低誘電率ＣＶＤ膜）を保護膜７０として使用するこ
とにより寄生容量問題を解決することができ、従って、
開口率を極大化することができる。それだけでなく、蒸
着及びエッチング速度が速くなるので工程時間を縮小す
ることができる。
【００３８】このような方法は前述したように、５枚の
マスクを利用する製造方法に適用することができるが、
４枚マスクを利用する液晶表示装置用薄膜トランジスタ
基板の製造方法でも同一に適用することができる。これ
について図面を参照して詳細に説明する。
マスクを利用する製造方法に適用することができるが、
４枚マスクを利用する液晶表示装置用薄膜トランジスタ
基板の製造方法でも同一に適用することができる。これ
について図面を参照して詳細に説明する。
【００３９】まず、図７乃至図９を参考として、本発明
の実施例による４枚マスクを利用して完成した液晶表示
装置用薄膜トランジスタ基板の単位画素構造について詳
細に説明する。
の実施例による４枚マスクを利用して完成した液晶表示
装置用薄膜トランジスタ基板の単位画素構造について詳
細に説明する。
【００４０】図７は本発明の第２実施例による液晶表示
装置用薄膜トランジスタ基板の配置図であり、図８及び
図９は各々図７に示した薄膜トランジスタ基板をVIII−
VIII´線及びIX−IX´線による断面図である。
装置用薄膜トランジスタ基板の配置図であり、図８及び
図９は各々図７に示した薄膜トランジスタ基板をVIII−
VIII´線及びIX−IX´線による断面図である。
【００４１】まず、絶縁基板１０の上に、第１実施例と
同一にＣｒまたはＭｏ合金などからなる第１ゲート配線
層２２１、２４１、２６１とＡｌまたはＡｇ合金などか
らなる第２ゲート配線層２２２、２４２、２６２の二重
層からなるゲート配線が形成されている。ゲート配線は
ゲート線２２、ゲートパッド２４及びゲート電極２６を
含む。
同一にＣｒまたはＭｏ合金などからなる第１ゲート配線
層２２１、２４１、２６１とＡｌまたはＡｇ合金などか
らなる第２ゲート配線層２２２、２４２、２６２の二重
層からなるゲート配線が形成されている。ゲート配線は
ゲート線２２、ゲートパッド２４及びゲート電極２６を
含む。
【００４２】基板１０の上にはゲート線２２と平行に維
持電極線２８が形成されている。維持電極線２８もまた
第１ゲート配線層２８１と第２ゲート配線層２８２の二
重層からなっている。維持電極線２８は後述する画素電
極８２と連結された維持蓄電器用導電体パターン６４と
重なって画素の電荷保存能力を向上させる維持蓄電器を
なし、後述する画素電極８２とゲート線２２の重なりで
発生する保持容量が十分である場合には形成しないこと
もある。維持電極線２８には通常、上部基板の共通電極
と同一な電圧が印加される。
持電極線２８が形成されている。維持電極線２８もまた
第１ゲート配線層２８１と第２ゲート配線層２８２の二
重層からなっている。維持電極線２８は後述する画素電
極８２と連結された維持蓄電器用導電体パターン６４と
重なって画素の電荷保存能力を向上させる維持蓄電器を
なし、後述する画素電極８２とゲート線２２の重なりで
発生する保持容量が十分である場合には形成しないこと
もある。維持電極線２８には通常、上部基板の共通電極
と同一な電圧が印加される。
【００４３】ゲート配線２２、２４、２６及び維持電極
線２８の上には窒化シリコン（SiNx）などからなるゲー
ト絶縁膜３０が形成されてゲート配線２２、２４、２
６、２８を覆っている。
線２８の上には窒化シリコン（SiNx）などからなるゲー
ト絶縁膜３０が形成されてゲート配線２２、２４、２
６、２８を覆っている。
【００４４】ゲート絶縁膜３０の上には水素化非晶質シ
リコン（hydrogenated amorphous silicon）などの半導
体からなる半導体パターン４２、４８が形成されてお
り、半導体パターン４２、４８の上にはリン（P）など
のｎ形不純物が高濃度にドーピングされている非晶質シ
リコンなどからなる抵抗性接触層（ohmic contact laye
r）パターンまたは中間層パターン５５、５６、５８が
形成されている。
リコン（hydrogenated amorphous silicon）などの半導
体からなる半導体パターン４２、４８が形成されてお
り、半導体パターン４２、４８の上にはリン（P）など
のｎ形不純物が高濃度にドーピングされている非晶質シ
リコンなどからなる抵抗性接触層（ohmic contact laye
r）パターンまたは中間層パターン５５、５６、５８が
形成されている。
【００４５】抵抗性接触層パターン５５、５６、５８の
上にはＣｒまたはＭｏ合金などからなる第１データ配線
層６２１、６４１、６５１、６６１、６８１と、Ａｌま
たはＡｇ合金などからなる第２データ配線層６２２、６
４２、６５２、６６２、６８２の二重層からなるデータ
配線６２、６４、６５、６６、６８が形成されている。
データ配線は縦方向に形成されているデータ線６２、デ
ータ線６２の一端に連結されて外部からの画像信号の印
加を受けるデータパッド６８、及びデータ線６２の分枝
である薄膜トランジスタのソース電極６５からなるデー
タ線部６２、６８、６５を含み、また、データ線部６
２、６８、６５と分離されておりゲート電極２６または
薄膜トランジスタのチャンネル部Ｃに対してソース電極
６５の反対側に位置する薄膜トランジスタのドレーン電
極６６と維持電極線２８上に位置している維持蓄電器用
導電体パターン６４も含む。維持電極線２８を形成しな
い場合には維持蓄電器用導電体パターン６４も形成しな
い。
上にはＣｒまたはＭｏ合金などからなる第１データ配線
層６２１、６４１、６５１、６６１、６８１と、Ａｌま
たはＡｇ合金などからなる第２データ配線層６２２、６
４２、６５２、６６２、６８２の二重層からなるデータ
配線６２、６４、６５、６６、６８が形成されている。
データ配線は縦方向に形成されているデータ線６２、デ
ータ線６２の一端に連結されて外部からの画像信号の印
加を受けるデータパッド６８、及びデータ線６２の分枝
である薄膜トランジスタのソース電極６５からなるデー
タ線部６２、６８、６５を含み、また、データ線部６
２、６８、６５と分離されておりゲート電極２６または
薄膜トランジスタのチャンネル部Ｃに対してソース電極
６５の反対側に位置する薄膜トランジスタのドレーン電
極６６と維持電極線２８上に位置している維持蓄電器用
導電体パターン６４も含む。維持電極線２８を形成しな
い場合には維持蓄電器用導電体パターン６４も形成しな
い。
【００４６】データ配線６２、６４、６５、６６、６８
は第１実施例と同様にＡｌまたはＡｇの単一層で形成す
ることもできる。
は第１実施例と同様にＡｌまたはＡｇの単一層で形成す
ることもできる。
【００４７】接触層パターン５５、５６、５８はその下
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８の接触抵抗を低くする役
割を果たし、データ配線６２、６４、６５、６６、６８
と完全に同一な形態を有する。つまり、データ線部中間
層パターン５５はデータ線部６２、６８、６５と同一
で、ドレーン電極用中間層パターン５６はドレーン電極
６６と同一で、維持蓄電器用中間層パターン５８は維持
蓄電器用導電体パターン６４と同一である。
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８の接触抵抗を低くする役
割を果たし、データ配線６２、６４、６５、６６、６８
と完全に同一な形態を有する。つまり、データ線部中間
層パターン５５はデータ線部６２、６８、６５と同一
で、ドレーン電極用中間層パターン５６はドレーン電極
６６と同一で、維持蓄電器用中間層パターン５８は維持
蓄電器用導電体パターン６４と同一である。
【００４８】一方、半導体パターン４２、４８は薄膜ト
ランジスタのチャンネル部Ｃを除いてデータ配線６２、
６４、６５、６６、６８及び抵抗性接触層パターン５
５、５６、５８と同一な形態を有している。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６４及び維持蓄電器用接触層パターン５８
は同一な形態であるが、薄膜トランジスタ用半導体パタ
ーン４２はデータ配線及び接触層パターンの残りの部分
と多少異なる。つまり、薄膜トランジスタのチャンネル
部Ｃでデータ線部６２、６８、６５、特にソース電極６
５とドレーン電極６６が分離されておりデータ線部中間
層５５とドレーン電極用接触層パターン５６も分離され
ているが、薄膜トランジスタ用半導体パターン４２はこ
のところで途絶えないで連結されて薄膜トランジスタの
チャンネルを生成する。
ランジスタのチャンネル部Ｃを除いてデータ配線６２、
６４、６５、６６、６８及び抵抗性接触層パターン５
５、５６、５８と同一な形態を有している。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６４及び維持蓄電器用接触層パターン５８
は同一な形態であるが、薄膜トランジスタ用半導体パタ
ーン４２はデータ配線及び接触層パターンの残りの部分
と多少異なる。つまり、薄膜トランジスタのチャンネル
部Ｃでデータ線部６２、６８、６５、特にソース電極６
５とドレーン電極６６が分離されておりデータ線部中間
層５５とドレーン電極用接触層パターン５６も分離され
ているが、薄膜トランジスタ用半導体パターン４２はこ
のところで途絶えないで連結されて薄膜トランジスタの
チャンネルを生成する。
【００４９】データ配線６２、６４、６５、６６、６８
上にはＰＥＣＶＤ（plasma enhanced chemical vapor d
eposition）方法によって蒸着されたａ−Ｓｉ： Ｃ：
Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）か
らなる保護膜７０が形成されている。ＰＥＣＶＤ方法に
よって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：
Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下であって
誘電率が非常に低い。従って、厚さが薄くても寄生容量
問題が発生しない。また、他の膜との接着性及びステッ
プカバレージ（step coverage）が優れている。さら
に、無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比
べて優れている。同時に、ＰＥＣＶＤ方法によって蒸着
されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘
電率ＣＶＤ膜）は蒸着速度やエッチング速度が窒化シリ
コン膜に比べて４〜１０倍速いので工程時間面でも非常
に有利である。
上にはＰＥＣＶＤ（plasma enhanced chemical vapor d
eposition）方法によって蒸着されたａ−Ｓｉ： Ｃ：
Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）か
らなる保護膜７０が形成されている。ＰＥＣＶＤ方法に
よって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：
Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下であって
誘電率が非常に低い。従って、厚さが薄くても寄生容量
問題が発生しない。また、他の膜との接着性及びステッ
プカバレージ（step coverage）が優れている。さら
に、無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比
べて優れている。同時に、ＰＥＣＶＤ方法によって蒸着
されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘
電率ＣＶＤ膜）は蒸着速度やエッチング速度が窒化シリ
コン膜に比べて４〜１０倍速いので工程時間面でも非常
に有利である。
【００５０】保護膜７０はドレーン電極６６、データパ
ッド６４及び維持蓄電器用導電体パターン６８を露出さ
せる接触孔７６、７８、７２を有しており、また、ゲー
ト絶縁膜３０と共にゲートパッド２４を露出させる接触
孔７４を有している。
ッド６４及び維持蓄電器用導電体パターン６８を露出さ
せる接触孔７６、７８、７２を有しており、また、ゲー
ト絶縁膜３０と共にゲートパッド２４を露出させる接触
孔７４を有している。
【００５１】保護膜７０上には薄膜トランジスタから画
像信号を受けて上板の電極と共に電界を生成する画素電
極８２が形成されている。画素電極８２はＩＴＯまたは
ＩＺＯ（indium tin oxide）などの透明な導電物質で形
成され、接触孔７６を通じてドレーン電極６６と物理
的、電気的に連結されて画像信号の伝達を受ける。ま
た、画素電極８２は隣接するゲート線２２及びデータ線
６２と重なって開口率を高めているが、重ならないこと
もある。また、画素電極８２は接触孔７２を通じて維持
蓄電器用導電体パターン６４とも連結されて導電体パタ
ーン６４に画像信号を伝達する。一方、ゲートパッド２
４及びデータパッド６８上には接触孔７４、７８を通じ
て各々これらと連結される補助ゲートパッド８６及び補
助データパッド８８が形成されており、これらはパッド
２４、６８と外部回路装置との接着性を補完しパッドを
保護する役割を果たすものであって必須なものではな
く、これらの適用如何は選択的である。
像信号を受けて上板の電極と共に電界を生成する画素電
極８２が形成されている。画素電極８２はＩＴＯまたは
ＩＺＯ（indium tin oxide）などの透明な導電物質で形
成され、接触孔７６を通じてドレーン電極６６と物理
的、電気的に連結されて画像信号の伝達を受ける。ま
た、画素電極８２は隣接するゲート線２２及びデータ線
６２と重なって開口率を高めているが、重ならないこと
もある。また、画素電極８２は接触孔７２を通じて維持
蓄電器用導電体パターン６４とも連結されて導電体パタ
ーン６４に画像信号を伝達する。一方、ゲートパッド２
４及びデータパッド６８上には接触孔７４、７８を通じ
て各々これらと連結される補助ゲートパッド８６及び補
助データパッド８８が形成されており、これらはパッド
２４、６８と外部回路装置との接着性を補完しパッドを
保護する役割を果たすものであって必須なものではな
く、これらの適用如何は選択的である。
【００５２】以下、図７乃至図９の構造を有する液晶表
示装置用薄膜トランジスタ基板を４枚のマスクを用いて
製造する方法について、詳細に図８乃至図１０と図１０
Ａ乃至図１７Ｃを参照して説明する。
示装置用薄膜トランジスタ基板を４枚のマスクを用いて
製造する方法について、詳細に図８乃至図１０と図１０
Ａ乃至図１７Ｃを参照して説明する。
【００５３】まず、図１０Ａ乃至１０Ｃに示したよう
に、第１実施例と同一に物理化学的特性に優れたＣｒま
たはＭｏ合金などを蒸着して第１ゲート配線層２２１、
２４１、２６１、２８１を積層し、抵抗の小さいＡｌま
たはＡｇ合金などを蒸着して第２ゲート配線層２２２、
２４２、２６２、２８２を積層した後、写真エッチング
してゲート線２２、ゲートパッド２４、ゲート電極２６
を含むゲート配線と維持電極線２８を形成する。
に、第１実施例と同一に物理化学的特性に優れたＣｒま
たはＭｏ合金などを蒸着して第１ゲート配線層２２１、
２４１、２６１、２８１を積層し、抵抗の小さいＡｌま
たはＡｇ合金などを蒸着して第２ゲート配線層２２２、
２４２、２６２、２８２を積層した後、写真エッチング
してゲート線２２、ゲートパッド２４、ゲート電極２６
を含むゲート配線と維持電極線２８を形成する。
【００５４】その後、図１１Ａ及び１１Ｂに示したよう
に、窒化シリコンからなるゲート絶縁膜３０、半導体層
４０、中間層５０を化学気相蒸着法を用いて各々１，５
００Å乃至５，０００Å、５００Å乃至２，０００Å、
３００Å乃至６００Åの厚さで連続蒸着し、次いで、Ｃ
ｒまたはＭｏ合金などからなる第１導電膜６０１とＡｌ
またはＡｇ合金からなる第２導電膜６０２をスパッタリ
ングなどの方法で蒸着して導電体層６０を形成した後、
その上に感光膜１１０を１μｍ乃至２μｍの厚さで塗布
する。
に、窒化シリコンからなるゲート絶縁膜３０、半導体層
４０、中間層５０を化学気相蒸着法を用いて各々１，５
００Å乃至５，０００Å、５００Å乃至２，０００Å、
３００Å乃至６００Åの厚さで連続蒸着し、次いで、Ｃ
ｒまたはＭｏ合金などからなる第１導電膜６０１とＡｌ
またはＡｇ合金からなる第２導電膜６０２をスパッタリ
ングなどの方法で蒸着して導電体層６０を形成した後、
その上に感光膜１１０を１μｍ乃至２μｍの厚さで塗布
する。
【００５５】その後、マスクを通して感光膜１１０に光
を照射した後、現像して、図１２Ｂ及び１２Ｃに示した
ように、感光膜パターン１１２、１１４を形成する。こ
の時、感光膜パターン１１２、１１４中の薄膜トランジ
スタのチャンネル部Ｃ、即ち、ソース電極６５とドレー
ン電極６６の間に位置した第１部分１１４はデータ配線
部Ａ、即ち、データ配線６２、６４、６５、６６、６８
が形成される部分に位置した第２部分１１２より厚さが
薄くなるようにし、その他の部分Ｂの感光膜は全て除去
する。この時、チャンネル部Ｃに残っている感光膜１１
４の厚さとデータ配線部Ａに残っている感光膜１１２の
厚さの比は後述するエッチング工程での工程条件によっ
て異なるようにしなければならないし、第１部分１１４
の厚さを第２部分１１２の厚さの１／２以下とするのが
好ましく、例えば、４，０００Å以下であるのがよい。
を照射した後、現像して、図１２Ｂ及び１２Ｃに示した
ように、感光膜パターン１１２、１１４を形成する。こ
の時、感光膜パターン１１２、１１４中の薄膜トランジ
スタのチャンネル部Ｃ、即ち、ソース電極６５とドレー
ン電極６６の間に位置した第１部分１１４はデータ配線
部Ａ、即ち、データ配線６２、６４、６５、６６、６８
が形成される部分に位置した第２部分１１２より厚さが
薄くなるようにし、その他の部分Ｂの感光膜は全て除去
する。この時、チャンネル部Ｃに残っている感光膜１１
４の厚さとデータ配線部Ａに残っている感光膜１１２の
厚さの比は後述するエッチング工程での工程条件によっ
て異なるようにしなければならないし、第１部分１１４
の厚さを第２部分１１２の厚さの１／２以下とするのが
好ましく、例えば、４，０００Å以下であるのがよい。
【００５６】このように、位置によって感光膜の厚さを
異にする方法としては多様なものが有り得、Ａ領域の光
透過量を調節するために主にスリット（slit）または格
子形態のパターンを形成したり半透明膜を使用する。
異にする方法としては多様なものが有り得、Ａ領域の光
透過量を調節するために主にスリット（slit）または格
子形態のパターンを形成したり半透明膜を使用する。
【００５７】この時、スリットの間に位置したパターン
の線幅やパターンの間の間隔、即ち、スリットの幅は露
光時に使用する露光器の分解能より小さいのが好まし
く、半透明膜を利用する場合にはマスクを製作する時に
透過率を調節するために異なる透過率を有する薄膜を利
用したり厚さの異なる薄膜を利用することができる。
の線幅やパターンの間の間隔、即ち、スリットの幅は露
光時に使用する露光器の分解能より小さいのが好まし
く、半透明膜を利用する場合にはマスクを製作する時に
透過率を調節するために異なる透過率を有する薄膜を利
用したり厚さの異なる薄膜を利用することができる。
【００５８】このようなマスクを通して感光膜に光を照
射すると光に直接露出される部分では高分子が完全に分
解され、スリットパターンまたは半透明膜が形成されて
いる部分では光の照射量が少ないので高分子は完全分解
されていない状態であり、遮光幕で遮った部分では高分
子が殆ど分解されない。次いで、感光膜を現像すると、
高分子の分子が分解されない部分のみが残り、光が少な
く照射された中央部分には光に全く照射されない部分よ
り薄い厚さの感光膜を残すことができる。この時、露光
時間を長くすると全ての分子が分解されるのでそのよう
にされないようにしなければならない。
射すると光に直接露出される部分では高分子が完全に分
解され、スリットパターンまたは半透明膜が形成されて
いる部分では光の照射量が少ないので高分子は完全分解
されていない状態であり、遮光幕で遮った部分では高分
子が殆ど分解されない。次いで、感光膜を現像すると、
高分子の分子が分解されない部分のみが残り、光が少な
く照射された中央部分には光に全く照射されない部分よ
り薄い厚さの感光膜を残すことができる。この時、露光
時間を長くすると全ての分子が分解されるのでそのよう
にされないようにしなければならない。
【００５９】このような薄い厚さの感光膜１１４はリフ
ローの可能な物質からなる感光膜を利用し、光が完全に
透過できる部分と光が完全に透過できない部分とに分け
られた通常のマスクで露光した後に現像し、リフローさ
せて感光膜の残留しない部分に感光膜の一部を流れるよ
うにすることによって形成することもできる。
ローの可能な物質からなる感光膜を利用し、光が完全に
透過できる部分と光が完全に透過できない部分とに分け
られた通常のマスクで露光した後に現像し、リフローさ
せて感光膜の残留しない部分に感光膜の一部を流れるよ
うにすることによって形成することもできる。
【００６０】次いで、感光膜パターン１１４及びその下
部の膜、即ち、導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層のみが残っていなけ
ればならず、残りの部分Ｂには上の３個の層６０、５
０、４０が全て除去されてゲート絶縁膜３０が露出され
なければならない。
部の膜、即ち、導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層のみが残っていなけ
ればならず、残りの部分Ｂには上の３個の層６０、５
０、４０が全て除去されてゲート絶縁膜３０が露出され
なければならない。
【００６１】まず、図１３Ａ及び１３Ｂに示したよう
に、その他の部分Ｂの露出されている導電体層６０を除
去してその下部の中間層５０を露出させる。この過程で
は乾式エッチングまたは湿式エッチング方法の両方を使
用でき、この時、導電体層６０はエッチングされ感光膜
パターン１１２、１１４は殆どエッチングされない条件
下で行うのが好ましい。しかし、乾式エッチングの場
合、導電体層６０のみをエッチングし感光膜パターン１
１２、１１４はエッチングされない条件を探すことが難
しく、感光膜パターン１１２、１１４も共にエッチング
される条件下で行うことができる。この場合には湿式エ
ッチングの場合より第１部分１１４の厚さを厚くするこ
とによってこの過程で第１部分１１４が除去されて下部
の導電体層６０が露出されることが発生しないようにす
る。
に、その他の部分Ｂの露出されている導電体層６０を除
去してその下部の中間層５０を露出させる。この過程で
は乾式エッチングまたは湿式エッチング方法の両方を使
用でき、この時、導電体層６０はエッチングされ感光膜
パターン１１２、１１４は殆どエッチングされない条件
下で行うのが好ましい。しかし、乾式エッチングの場
合、導電体層６０のみをエッチングし感光膜パターン１
１２、１１４はエッチングされない条件を探すことが難
しく、感光膜パターン１１２、１１４も共にエッチング
される条件下で行うことができる。この場合には湿式エ
ッチングの場合より第１部分１１４の厚さを厚くするこ
とによってこの過程で第１部分１１４が除去されて下部
の導電体層６０が露出されることが発生しないようにす
る。
【００６２】このようにすると、図１３Ａ及び図１３Ｂ
に示したように、チャンネル部Ｃ及びデータ配線部Ｂの
導電体層、即ち、ソース／ドレーン用導電体パターン６
７と維持蓄電器用導電体パターン６４のみが残りその他
の部分Ｂの導電体層６０は全て除去されてその下部の中
間層５０が露出される。この時に残った導電体パターン
６７、６４はソース及びドレーン電極６５、６６が分離
されないで連結されている点を除いてはデータ配線６
２、６４、６５、６６、６８の形態と同一である。ま
た、乾式エッチングを使用した場合、感光膜パターン１
１２、１１４もある程度の厚さでエッチングされる。
に示したように、チャンネル部Ｃ及びデータ配線部Ｂの
導電体層、即ち、ソース／ドレーン用導電体パターン６
７と維持蓄電器用導電体パターン６４のみが残りその他
の部分Ｂの導電体層６０は全て除去されてその下部の中
間層５０が露出される。この時に残った導電体パターン
６７、６４はソース及びドレーン電極６５、６６が分離
されないで連結されている点を除いてはデータ配線６
２、６４、６５、６６、６８の形態と同一である。ま
た、乾式エッチングを使用した場合、感光膜パターン１
１２、１１４もある程度の厚さでエッチングされる。
【００６３】次いで、図１４Ａ及び１４Ｂに示したよう
に、その他の部分Ｂの露出された中間層５０及びその下
部の半導体層４０を感光膜の第１部分１１４と共に乾式
エッチング方法で同時に除去する。この時のエッチング
は感光膜パターン１１２、１１４と中間層５０及び半導
体層４０（半導体層と中間層はエッチング選択性が殆ど
無い）が同時にエッチングされゲート絶縁膜３０はエッ
チングされない条件下で行わなければならず、特に感光
膜パターン１１２、１１４と半導体層４０に対するエッ
チング比が殆ど同一な条件でエッチングするのが好まし
い。例えば、ＳＦ6とＨＣｌの混合気体、またはＳＦ6と
Ｏ2の混合気体を用いると殆ど同一な厚さで二つの膜を
エッチングすることができる。感光膜パターン１１２、
１１４と半導体層４０に対するエッチング比が同一な場
合、第１部分１１４の厚さは半導体層４０と中間層５０
の厚さを合わせたものと同一であるかそれより小さくな
ければならない。
に、その他の部分Ｂの露出された中間層５０及びその下
部の半導体層４０を感光膜の第１部分１１４と共に乾式
エッチング方法で同時に除去する。この時のエッチング
は感光膜パターン１１２、１１４と中間層５０及び半導
体層４０（半導体層と中間層はエッチング選択性が殆ど
無い）が同時にエッチングされゲート絶縁膜３０はエッ
チングされない条件下で行わなければならず、特に感光
膜パターン１１２、１１４と半導体層４０に対するエッ
チング比が殆ど同一な条件でエッチングするのが好まし
い。例えば、ＳＦ6とＨＣｌの混合気体、またはＳＦ6と
Ｏ2の混合気体を用いると殆ど同一な厚さで二つの膜を
エッチングすることができる。感光膜パターン１１２、
１１４と半導体層４０に対するエッチング比が同一な場
合、第１部分１１４の厚さは半導体層４０と中間層５０
の厚さを合わせたものと同一であるかそれより小さくな
ければならない。
【００６４】このようにすると、図１４Ａ及び１４Ｂに
示したように、チャンネル部Ｃの第１部分１１４が除去
されてソース／ドレーン用導電体パターン６７が露出さ
れ、その他の部分Ｂの中間層５０及び半導体層４０が除
去されてその下部のゲート絶縁膜３０が露出される。一
方、データ配線部Ａの第２部分１１２もエッチングされ
るので厚さが薄くなる。また、この段階で半導体パター
ン４２、４８が完成する。図面符号５７と５８は各々ソ
ース／ドレーン用導電体パターン６７下部の中間層パタ
ーンと維持蓄電器用導電体パターン６４下部の中間層パ
ターンを指す。
示したように、チャンネル部Ｃの第１部分１１４が除去
されてソース／ドレーン用導電体パターン６７が露出さ
れ、その他の部分Ｂの中間層５０及び半導体層４０が除
去されてその下部のゲート絶縁膜３０が露出される。一
方、データ配線部Ａの第２部分１１２もエッチングされ
るので厚さが薄くなる。また、この段階で半導体パター
ン４２、４８が完成する。図面符号５７と５８は各々ソ
ース／ドレーン用導電体パターン６７下部の中間層パタ
ーンと維持蓄電器用導電体パターン６４下部の中間層パ
ターンを指す。
【００６５】次いで、アッシング（ashing）を通じてチ
ャンネル部Ｃのソース／ドレーン用導電体パターン６７
の表面に残っている感光膜クズを除去する。
ャンネル部Ｃのソース／ドレーン用導電体パターン６７
の表面に残っている感光膜クズを除去する。
【００６６】その次、図１５Ａ及び１５Ｂに示したよう
に、チャンネル部Ｃのソース／ドレーン用導電体パター
ン６７及びその下部のソース／ドレーン用中間層パター
ン５７をエッチングして除去する。この時、エッチング
はソース／ドレーン用導電体パターン６７と中間層パタ
ーン５７の両方に対して乾式エッチングのみで行うこと
ができ、ソース／ドレーン用導電体パターン６７に対し
ては湿式エッチングで、中間層パターン５７に対しては
乾式エッチングで行うこともできる。前者の場合、ソー
ス／ドレーン用導電体パターン６７と中間層パターン５
７のエッチング選択比が大きい条件下でエッチングを行
うのが好ましく、これはエッチング選択比が大きくない
場合にはエッチング終点を探すことが難しいのでチャン
ネル部Ｃに残る半導体パターン４２の厚さを調節するこ
とが容易ではないためである。湿式エッチングと乾式エ
ッチングを交互にする後者の場合には湿式エッチングさ
れるソース／ドレーン用導電体パターン６７の側面はエ
ッチングされるが、乾式エッチングされる中間層パター
ン５７は殆どエッチングされないので階段形態に形成さ
れる。中間層パターン５７及び半導体パターン４２をエ
ッチングする時に使用するエッチング気体の例としては
ＣＦ4とＨＣｌの混合気体またはＣＦ4とＯ2の混合気体
があり、ＣＦ4とＯ2を使用すると均一な厚さで半導体パ
ターン４２を残すことができる。この時、図１５Ｂに示
したように、半導体パターン４２の一部が除去されて厚
さが薄くなることができ、感光膜パターンの第２部分１
１２もこの時にある程度の厚さでエッチングされる。こ
の時のエッチングはゲート絶縁膜３０がエッチングされ
ない条件で行わなければならなく、第２部分１１２がエ
ッチングされてその下部のデータ配線６２、６４、６
５、６６、６８が露出されることがないように感光膜パ
ターンが厚いのが好ましいことはもちろんである。
に、チャンネル部Ｃのソース／ドレーン用導電体パター
ン６７及びその下部のソース／ドレーン用中間層パター
ン５７をエッチングして除去する。この時、エッチング
はソース／ドレーン用導電体パターン６７と中間層パタ
ーン５７の両方に対して乾式エッチングのみで行うこと
ができ、ソース／ドレーン用導電体パターン６７に対し
ては湿式エッチングで、中間層パターン５７に対しては
乾式エッチングで行うこともできる。前者の場合、ソー
ス／ドレーン用導電体パターン６７と中間層パターン５
７のエッチング選択比が大きい条件下でエッチングを行
うのが好ましく、これはエッチング選択比が大きくない
場合にはエッチング終点を探すことが難しいのでチャン
ネル部Ｃに残る半導体パターン４２の厚さを調節するこ
とが容易ではないためである。湿式エッチングと乾式エ
ッチングを交互にする後者の場合には湿式エッチングさ
れるソース／ドレーン用導電体パターン６７の側面はエ
ッチングされるが、乾式エッチングされる中間層パター
ン５７は殆どエッチングされないので階段形態に形成さ
れる。中間層パターン５７及び半導体パターン４２をエ
ッチングする時に使用するエッチング気体の例としては
ＣＦ4とＨＣｌの混合気体またはＣＦ4とＯ2の混合気体
があり、ＣＦ4とＯ2を使用すると均一な厚さで半導体パ
ターン４２を残すことができる。この時、図１５Ｂに示
したように、半導体パターン４２の一部が除去されて厚
さが薄くなることができ、感光膜パターンの第２部分１
１２もこの時にある程度の厚さでエッチングされる。こ
の時のエッチングはゲート絶縁膜３０がエッチングされ
ない条件で行わなければならなく、第２部分１１２がエ
ッチングされてその下部のデータ配線６２、６４、６
５、６６、６８が露出されることがないように感光膜パ
ターンが厚いのが好ましいことはもちろんである。
【００６７】このようにすると、ソース電極６５とドレ
ーン電極６６が分離されデータ配線６２、６４、６５、
６６、６８とその下部の接触層パターン５５、５６、５
８が完成する。
ーン電極６６が分離されデータ配線６２、６４、６５、
６６、６８とその下部の接触層パターン５５、５６、５
８が完成する。
【００６８】最後にデータ配線部Ａに残っている感光膜
第２部分１１２を除去する。しかし、第２部分１１２の
除去はチャンネル部Ｃソース／ドレーン用導電体パター
ン６７を除去した後、その下の中間層パターン５７を除
去する前に行われることもできる。
第２部分１１２を除去する。しかし、第２部分１１２の
除去はチャンネル部Ｃソース／ドレーン用導電体パター
ン６７を除去した後、その下の中間層パターン５７を除
去する前に行われることもできる。
【００６９】前述のように、湿式エッチングと乾式エッ
チングを交互に行うか乾式エッチングのみを行うことが
できる。後者の場合には一つの種類のエッチングのみを
使用するので工程が比較的に簡便であるが、適当なエッ
チング条件を探すことが難しい。反面、前者の場合には
エッチング条件を探すことが比較的に容易であるが、工
程が後者に比べて面倒な点がある。
チングを交互に行うか乾式エッチングのみを行うことが
できる。後者の場合には一つの種類のエッチングのみを
使用するので工程が比較的に簡便であるが、適当なエッ
チング条件を探すことが難しい。反面、前者の場合には
エッチング条件を探すことが比較的に容易であるが、工
程が後者に比べて面倒な点がある。
【００７０】その次、図１６Ａ及び図１６Ｂに示したよ
うに、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を
化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７
０を形成する。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合は気
体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（Ｓ
ｉＨ）4Ｏ4（ＣＨ３）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本
ソースとして使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡ
ｒまたはＨｅなどを混合した気体を流しながら蒸着す
る。また、ａ−Ｓｉ：Ｏ：Ｆ膜の場合はＳｉＨ4、Ｓｉ
Ｆ4等にＯ2を添加した気体を流しながら蒸着する。この
時、フッ素の補助ソースとしてＣＦ4を添加することも
できる。
うに、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を
化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７
０を形成する。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合は気
体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（Ｓ
ｉＨ）4Ｏ4（ＣＨ３）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本
ソースとして使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡ
ｒまたはＨｅなどを混合した気体を流しながら蒸着す
る。また、ａ−Ｓｉ：Ｏ：Ｆ膜の場合はＳｉＨ4、Ｓｉ
Ｆ4等にＯ2を添加した気体を流しながら蒸着する。この
時、フッ素の補助ソースとしてＣＦ4を添加することも
できる。
【００７１】次いで、図１７Ａ乃至図１７Ｃに示したよ
うに、保護膜７０をゲート絶縁膜３０と共に写真エッチ
ングしてドレーン電極６６、ゲートパッド２４、データ
パッド６８及び維持蓄電器用導電体パターン６４を各々
露出する接触孔７６、７４、７８、７２を形成する。こ
の時、パッド２４、６８を露出する接触孔７４、７８の
面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μ
ｍ以上であるのが好ましい。
うに、保護膜７０をゲート絶縁膜３０と共に写真エッチ
ングしてドレーン電極６６、ゲートパッド２４、データ
パッド６８及び維持蓄電器用導電体パターン６４を各々
露出する接触孔７６、７４、７８、７２を形成する。こ
の時、パッド２４、６８を露出する接触孔７４、７８の
面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μ
ｍ以上であるのが好ましい。
【００７２】最後に、図７乃至図９に示したように、４
００Å乃至５００Åの厚さのＩＴＯ層またはＩＺＯ層を
蒸着し写真エッチングしてドレーン電極６６及び維持蓄
電器用導電体パターン６４と連結された画素電極８２、
ゲートパッド２４と連結された補助ゲートパッド８６、
及びデータパッド６８と連結された補助データパッド８
８を形成する。
００Å乃至５００Åの厚さのＩＴＯ層またはＩＺＯ層を
蒸着し写真エッチングしてドレーン電極６６及び維持蓄
電器用導電体パターン６４と連結された画素電極８２、
ゲートパッド２４と連結された補助ゲートパッド８６、
及びデータパッド６８と連結された補助データパッド８
８を形成する。
【００７３】この時、画素電極８２、補助ゲートパッド
８６及び補助データパッド８８をＩＺＯで形成する場合
にはエッチング液としてクロムエッチング液を使用する
ことができるのでこれらを形成するための写真エッチン
グ過程で接触孔を通じて露出されたデータ配線やゲート
配線金属が腐食されることを防止することができる。こ
のようなクロムエッチング液としては（ＨＮＯ3／（Ｎ
Ｈ4）2Ｃｅ（ＮＯ3）6／Ｈ2Ｏ）などがある。また、接
触部の接触抵抗を最少化するためにはＩＺＯを常温から
２００℃以下の範囲で積層するのが好ましく、ＩＺＯ薄
膜を形成するために使用する標的（target）はＩｎ2Ｏ3
及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５
〜２０ａｔ％範囲であるのが好ましい。
８６及び補助データパッド８８をＩＺＯで形成する場合
にはエッチング液としてクロムエッチング液を使用する
ことができるのでこれらを形成するための写真エッチン
グ過程で接触孔を通じて露出されたデータ配線やゲート
配線金属が腐食されることを防止することができる。こ
のようなクロムエッチング液としては（ＨＮＯ3／（Ｎ
Ｈ4）2Ｃｅ（ＮＯ3）6／Ｈ2Ｏ）などがある。また、接
触部の接触抵抗を最少化するためにはＩＺＯを常温から
２００℃以下の範囲で積層するのが好ましく、ＩＺＯ薄
膜を形成するために使用する標的（target）はＩｎ2Ｏ3
及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５
〜２０ａｔ％範囲であるのが好ましい。
【００７４】一方、ＩＴＯまたはＩＺＯを積層する前の
予熱（pre-heating）工程で使用する気体としては窒素
を使用するのが好ましく、これは接触孔７２、７４、７
６、７８を通じて露出された金属膜２４、６４、６６、
６８の上部に金属酸化膜が形成されることを防止するこ
とためである。
予熱（pre-heating）工程で使用する気体としては窒素
を使用するのが好ましく、これは接触孔７２、７４、７
６、７８を通じて露出された金属膜２４、６４、６６、
６８の上部に金属酸化膜が形成されることを防止するこ
とためである。
【００７５】このような本発明の第２実施例では第１実
施例による効果だけでなくデータ配線６２、６４、６
５、６６、６８とその下部の接触層パターン５５、５
６、５８及び半導体パターン４２、４８を一つのマスク
を用いて形成しこの過程でソース電極６５とドレーン電
極６６を分離することによって製造工程を単純化するこ
とができる。
施例による効果だけでなくデータ配線６２、６４、６
５、６６、６８とその下部の接触層パターン５５、５
６、５８及び半導体パターン４２、４８を一つのマスク
を用いて形成しこの過程でソース電極６５とドレーン電
極６６を分離することによって製造工程を単純化するこ
とができる。
【００７６】本発明によるＣＶＤで形成したａ−Ｓｉ：
Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ
膜）は色フィルター上に薄膜トランジスタアレイを形成
するＡＯＣ（array on color filter）構造で色フィル
ターと薄膜トランジスタを分離するバッファー層として
使用しても有用である。
Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ
膜）は色フィルター上に薄膜トランジスタアレイを形成
するＡＯＣ（array on color filter）構造で色フィル
ターと薄膜トランジスタを分離するバッファー層として
使用しても有用である。
【００７７】図１８は本発明の第３実施例による薄膜ト
ランジスタ基板の配置図であり、図１９は図１８に示し
た薄膜トランジスタ基板を切断線XIX−XIXに沿って切断
して示した断面図である。図１９には薄膜トランジスタ
基板である下部基板とこれと対向する上部基板を共に示
した。
ランジスタ基板の配置図であり、図１９は図１８に示し
た薄膜トランジスタ基板を切断線XIX−XIXに沿って切断
して示した断面図である。図１９には薄膜トランジスタ
基板である下部基板とこれと対向する上部基板を共に示
した。
【００７８】まず、下部基板には、絶縁基板１００の上
部に銅、銅合金、銀、銀合金、アルミニウム及びアルミ
ニウム合金などの物質のうちのいずれかの一つからなる
下層２０１とクロム、モリブデン、モリブデン合金、窒
化クロム及び窒化モリブデンなどの物質のうちのいずれ
かの一つからなる上層２０２を含むデータ配線１２０、
１２１、１２４が形成されている。
部に銅、銅合金、銀、銀合金、アルミニウム及びアルミ
ニウム合金などの物質のうちのいずれかの一つからなる
下層２０１とクロム、モリブデン、モリブデン合金、窒
化クロム及び窒化モリブデンなどの物質のうちのいずれ
かの一つからなる上層２０２を含むデータ配線１２０、
１２１、１２４が形成されている。
【００７９】データ配線１２０、１２１、１２４は縦方
向にのびているデータ線１２０、データ線１２０の端に
連結されていて外部から画像信号の伝達を受けてデータ
線１２０に伝達するデータパッド１２４、及びデータ線
１２０の分枝であって基板１００の下部から以降に形成
される薄膜トランジスタの半導体層１７０に入射する光
を遮断する光遮断部１２１を含む。ここで、光遮断部１
２１は漏洩される光を遮断するブラックマトリックスの
機能も共に有し、データ線１２０と分離して断絶された
配線で形成することもできる。
向にのびているデータ線１２０、データ線１２０の端に
連結されていて外部から画像信号の伝達を受けてデータ
線１２０に伝達するデータパッド１２４、及びデータ線
１２０の分枝であって基板１００の下部から以降に形成
される薄膜トランジスタの半導体層１７０に入射する光
を遮断する光遮断部１２１を含む。ここで、光遮断部１
２１は漏洩される光を遮断するブラックマトリックスの
機能も共に有し、データ線１２０と分離して断絶された
配線で形成することもできる。
【００８０】データ配線１２０、１２１、１２４は二重
膜で形成されているが、銅または銅合金またはアルミニ
ウム（Ａｌ）またはアルミニウム合金（AL alloy）、モ
リブデン（Ｍｏ）またはモリブデン−タングステン（Ｍ
ｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの
導電物質からなる単一膜で形成することもできる。
膜で形成されているが、銅または銅合金またはアルミニ
ウム（Ａｌ）またはアルミニウム合金（AL alloy）、モ
リブデン（Ｍｏ）またはモリブデン−タングステン（Ｍ
ｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの
導電物質からなる単一膜で形成することもできる。
【００８１】ここでは、データ配線１２０、１２１、１
２４は、以降に形成される画素配線４１０、４１１、４
１２及び補助パッド４１３、４１４がＩＴＯ（indium t
in oxide）であることを考慮して、下層２０１を抵抗の
小さい物質であるアルミニウム、アルミニウム合金、
銀、銀合金、銅（Ｃｕ）及び銅合金等で形成し、上層２
０２は異なる物質、特にＩＴＯとの接触特性が良い物質
であるクロムで形成したものを例とした。具体的な例と
して、下層２０１をＡｌ−Ｎｄで形成し、上層２０２を
ＣｒＮｘで形成することができる。
２４は、以降に形成される画素配線４１０、４１１、４
１２及び補助パッド４１３、４１４がＩＴＯ（indium t
in oxide）であることを考慮して、下層２０１を抵抗の
小さい物質であるアルミニウム、アルミニウム合金、
銀、銀合金、銅（Ｃｕ）及び銅合金等で形成し、上層２
０２は異なる物質、特にＩＴＯとの接触特性が良い物質
であるクロムで形成したものを例とした。具体的な例と
して、下層２０１をＡｌ−Ｎｄで形成し、上層２０２を
ＣｒＮｘで形成することができる。
【００８２】画素配線４１０、４１１、４１２及び補助
パッド４１３、４１４がＩＺＯ（indium zinc oxide）
である場合にはデータ配線１２０、１２１、１２４をア
ルミニウムまたはアルミニウム合金の単一膜で形成する
のが好ましく、銅がＩＺＯ及びＩＴＯとの接触特性が優
れているので銅の単一膜で形成することもできる。
パッド４１３、４１４がＩＺＯ（indium zinc oxide）
である場合にはデータ配線１２０、１２１、１２４をア
ルミニウムまたはアルミニウム合金の単一膜で形成する
のが好ましく、銅がＩＺＯ及びＩＴＯとの接触特性が優
れているので銅の単一膜で形成することもできる。
【００８３】下部絶縁基板１００の上には端部がデータ
配線１２０、１２１の端部と重なる赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３
３が各々形成されている。ここで、色フィルター１３
１、１３２、１３３はデータ線１２０を全て覆うように
形成することができる。
配線１２０、１２１の端部と重なる赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３
３が各々形成されている。ここで、色フィルター１３
１、１３２、１３３はデータ線１２０を全て覆うように
形成することができる。
【００８４】データ配線１２０、１２１、１２４及び色
フィルター１３１、１３２、１３３上にはＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなるバッファー
層１４０が形成されている。ここで、バッファー層１４
０は色フィルター１３１、１３２、１３３からのアウト
ガッシング（outgassing）を防止して色フィルター自体
が後続工程での熱及びプラズマエネルギーによって損傷
することを防止するための層である。また、バッファー
層１４０は最下部のデータ配線１２０、１２１、１２４
と薄膜トランジスタアレイを分離しているのでこれらの
間の寄生容量の低減のためには誘電率が低く厚さが厚い
ほど有利である。このような点を考慮すると、ＰＥＣＶ
Ｄ（plasma enhanced chemical vapordeposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）はバッファー層１４
０として使用することに適格である。つまり、誘電率が
低く、蒸着速度が非常に速く、ＢＣＢ（bisbenzocyclob
utene）またはＰＦＣＢ（perfluorocyclobutene）など
の有機絶縁物質に比べて価格が低廉である。また、ａ−
Ｓｉ：Ｏ：Ｃ薄膜は常温から４００℃に達する広い温度
範囲で優れた絶縁特性を有する。
フィルター１３１、１３２、１３３上にはＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなるバッファー
層１４０が形成されている。ここで、バッファー層１４
０は色フィルター１３１、１３２、１３３からのアウト
ガッシング（outgassing）を防止して色フィルター自体
が後続工程での熱及びプラズマエネルギーによって損傷
することを防止するための層である。また、バッファー
層１４０は最下部のデータ配線１２０、１２１、１２４
と薄膜トランジスタアレイを分離しているのでこれらの
間の寄生容量の低減のためには誘電率が低く厚さが厚い
ほど有利である。このような点を考慮すると、ＰＥＣＶ
Ｄ（plasma enhanced chemical vapordeposition）方法
によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）はバッファー層１４
０として使用することに適格である。つまり、誘電率が
低く、蒸着速度が非常に速く、ＢＣＢ（bisbenzocyclob
utene）またはＰＦＣＢ（perfluorocyclobutene）など
の有機絶縁物質に比べて価格が低廉である。また、ａ−
Ｓｉ：Ｏ：Ｃ薄膜は常温から４００℃に達する広い温度
範囲で優れた絶縁特性を有する。
【００８５】バッファー層１４０上には上部に銅、銅合
金、銀、銀合金、アルミニウム及びアルミニウム合金な
どの物質のうちのいずれかの一つからなる下層５０１と
クロム、モリブデン、モリブデン合金、窒化クロム、窒
化モリブデンなどの物質のうちのいずれかの一つからな
る上層５０２を含む二重層構造のゲート配線が形成され
ている。
金、銀、銀合金、アルミニウム及びアルミニウム合金な
どの物質のうちのいずれかの一つからなる下層５０１と
クロム、モリブデン、モリブデン合金、窒化クロム、窒
化モリブデンなどの物質のうちのいずれかの一つからな
る上層５０２を含む二重層構造のゲート配線が形成され
ている。
【００８６】ゲート配線は横方向にのびてデータ線１２
０と交差して単位画素を定義するゲート線１５０、ゲー
ト線１５０の端に連結されていて外部からの走査信号の
印加を受けてゲート線１５０に伝達するゲートパッド１
５２、及びゲート線１５０の一部である薄膜トランジス
タのゲート電極１５１を含む。
０と交差して単位画素を定義するゲート線１５０、ゲー
ト線１５０の端に連結されていて外部からの走査信号の
印加を受けてゲート線１５０に伝達するゲートパッド１
５２、及びゲート線１５０の一部である薄膜トランジス
タのゲート電極１５１を含む。
【００８７】ここで、ゲート線１５０は後述する画素電
極４１０と重なって画素の電荷保存能力を向上させる維
持蓄電器をなし、後述する画素電極４１０とゲート線１
５０の重畳によって発生する保持容量が十分でない場合
には保持容量用共通電極を形成することもできる。
極４１０と重なって画素の電荷保存能力を向上させる維
持蓄電器をなし、後述する画素電極４１０とゲート線１
５０の重畳によって発生する保持容量が十分でない場合
には保持容量用共通電極を形成することもできる。
【００８８】このように、ゲート配線を二重層以上に形
成する場合には一つの層は抵抗が小さい物質で形成し、
他の層は異なる物質との接触特性が良い物質で形成する
ことが好ましく、Ａｌ（またはＡｌ合金）＼Ｃｒの二重
層またはＣｕ＼Ｃｒの二重層がその例である。また、接
触特性を改善するために窒化クロム膜または窒化モリブ
デン膜などを追加することもできる。
成する場合には一つの層は抵抗が小さい物質で形成し、
他の層は異なる物質との接触特性が良い物質で形成する
ことが好ましく、Ａｌ（またはＡｌ合金）＼Ｃｒの二重
層またはＣｕ＼Ｃｒの二重層がその例である。また、接
触特性を改善するために窒化クロム膜または窒化モリブ
デン膜などを追加することもできる。
【００８９】ゲート配線１５０、１５１、１５２は低抵
抗を有する銅またはアルミニウムまたはアルミニウム合
金などの単一膜で形成することもできる。
抗を有する銅またはアルミニウムまたはアルミニウム合
金などの単一膜で形成することもできる。
【００９０】ゲート配線１５０、１５１、１５２及びバ
ッファー層１４０上には低温蒸着ゲート絶縁膜１６０が
形成されている。この時、低温蒸着ゲート絶縁膜１６０
は有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質
窒化シリコン膜等で形成することができる。本発明によ
る薄膜トランジスタ構造では色フィルターが下部基板に
形成されるので、ゲート絶縁膜は、高温で蒸着される通
常の絶縁膜でない低温で蒸着が可能な、例えば、２５０
℃以下の低温条件で蒸着が可能な低温蒸着絶縁膜を使用
する。
ッファー層１４０上には低温蒸着ゲート絶縁膜１６０が
形成されている。この時、低温蒸着ゲート絶縁膜１６０
は有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質
窒化シリコン膜等で形成することができる。本発明によ
る薄膜トランジスタ構造では色フィルターが下部基板に
形成されるので、ゲート絶縁膜は、高温で蒸着される通
常の絶縁膜でない低温で蒸着が可能な、例えば、２５０
℃以下の低温条件で蒸着が可能な低温蒸着絶縁膜を使用
する。
【００９１】そして、ゲート電極１５１のゲート絶縁膜
１６０上には二重層構造の半導体層１７１が島形に形成
されている。二重層構造の半導体層１７１において、下
層半導体層７０１はバンドギャップが高い非晶質シリコ
ンからなり、上層半導体層７０２は下層半導体７０１に
比べてバンドギャップが低い通常の非晶質シリコンから
なる。例えば、下層半導体層７０１のバンドギャップを
１．９〜２．１ｅＶに、上層半導体層７０２のバンドギ
ャップを１．７〜１．８ｅＶにして形成することができ
る。ここで、下層半導体層７０１は５０〜２００Åの厚
さで形成し、上層半導体層７０２は１０００〜２０００
Åの厚さで形成する。
１６０上には二重層構造の半導体層１７１が島形に形成
されている。二重層構造の半導体層１７１において、下
層半導体層７０１はバンドギャップが高い非晶質シリコ
ンからなり、上層半導体層７０２は下層半導体７０１に
比べてバンドギャップが低い通常の非晶質シリコンから
なる。例えば、下層半導体層７０１のバンドギャップを
１．９〜２．１ｅＶに、上層半導体層７０２のバンドギ
ャップを１．７〜１．８ｅＶにして形成することができ
る。ここで、下層半導体層７０１は５０〜２００Åの厚
さで形成し、上層半導体層７０２は１０００〜２０００
Åの厚さで形成する。
【００９２】このように、バンドギャップが互いに異な
る上層半導体層７０２と下層半導体層７０１の間には両
層のバンドギャップの差異に該当するだけのバンドオフ
セットが形成される。この時、ＴＦＴがオン（ＯＮ）状
態になると、二つの半導体層７０１、７０２の間に位置
するバンドオフセット領域にチャンネルが形成される。
このバンドオフセット領域は基本的に同一な原子構造を
有していて、欠陥が少ないので良好なＴＦＴの特性を期
待することができる。
る上層半導体層７０２と下層半導体層７０１の間には両
層のバンドギャップの差異に該当するだけのバンドオフ
セットが形成される。この時、ＴＦＴがオン（ＯＮ）状
態になると、二つの半導体層７０１、７０２の間に位置
するバンドオフセット領域にチャンネルが形成される。
このバンドオフセット領域は基本的に同一な原子構造を
有していて、欠陥が少ないので良好なＴＦＴの特性を期
待することができる。
【００９３】半導体層１７１は単一層で形成することも
できる。
できる。
【００９４】半導体層１７１上にはリン（Ｐ）などのｎ
形不純物が高濃度にドーピングされている非晶質シリコ
ンまたは微細結晶化されたシリコンまたは金属シリサイ
ドなどを含む抵抗性接触層（ohmic contact layer）１
８２、１８３が互いに分離されて形成されている。
形不純物が高濃度にドーピングされている非晶質シリコ
ンまたは微細結晶化されたシリコンまたは金属シリサイ
ドなどを含む抵抗性接触層（ohmic contact layer）１
８２、１８３が互いに分離されて形成されている。
【００９５】抵抗性接触層１８２、１８３上にはＩＴＯ
からなるソース用及びドレーン用電極４１２、４１１及
び画素電極４１０を含む画素配線４１０、４１１、４１
２が形成されている。ソース用電極４１２はゲート絶縁
膜１６０及びバッファー層１４０に形成されている接触
孔１６１を通じてデータ線１２０と連結されている。ド
レーン用電極４１１は画素電極４１０と連結されてお
り、薄膜トランジスタから画像信号を受けて画素電極４
１０に伝達する。画素配線４１０、４１１、４１２はＩ
ＴＯまたはＩＺＯなどの透明な導電物質で形成される。
からなるソース用及びドレーン用電極４１２、４１１及
び画素電極４１０を含む画素配線４１０、４１１、４１
２が形成されている。ソース用電極４１２はゲート絶縁
膜１６０及びバッファー層１４０に形成されている接触
孔１６１を通じてデータ線１２０と連結されている。ド
レーン用電極４１１は画素電極４１０と連結されてお
り、薄膜トランジスタから画像信号を受けて画素電極４
１０に伝達する。画素配線４１０、４１１、４１２はＩ
ＴＯまたはＩＺＯなどの透明な導電物質で形成される。
【００９６】また、画素配線４１０、４１１、４１２と
同一層には接触孔１６２、１６４を通じてゲートパッド
１５２及びデータパッド１２４と各々連結されている補
助ゲートパッド４１３及び補助データパッド４１４が形
成されている。ここで、補助ゲートパッド４１３はゲー
トパッド１５２の上部膜５０２であるクロム膜と直接接
触しており、補助データパッド４１４もデータパッド１
２４の上部膜２０２であるクロム膜と直接接触してい
る。この時、ゲートパッド１５２及びデータパッド１２
４が窒化クロム膜または窒化モリブデン膜を含む場合に
は補助ゲートパッド４１３及び補助データパッド４１４
は窒化クロム膜または窒化モリブデン膜と接触するのが
好ましい。これらはパッド１５２、１２４と外部回路装
置との接着性を補完してパッドを保護する役割を果たす
ものであって、必須なものではなく、これらの適用如何
は選択的である。また、画素電極４１０は隣接するゲー
ト線１５０及びデータ線１２０と重なって開口率を高め
ているが、重ならないこともある。
同一層には接触孔１６２、１６４を通じてゲートパッド
１５２及びデータパッド１２４と各々連結されている補
助ゲートパッド４１３及び補助データパッド４１４が形
成されている。ここで、補助ゲートパッド４１３はゲー
トパッド１５２の上部膜５０２であるクロム膜と直接接
触しており、補助データパッド４１４もデータパッド１
２４の上部膜２０２であるクロム膜と直接接触してい
る。この時、ゲートパッド１５２及びデータパッド１２
４が窒化クロム膜または窒化モリブデン膜を含む場合に
は補助ゲートパッド４１３及び補助データパッド４１４
は窒化クロム膜または窒化モリブデン膜と接触するのが
好ましい。これらはパッド１５２、１２４と外部回路装
置との接着性を補完してパッドを保護する役割を果たす
ものであって、必須なものではなく、これらの適用如何
は選択的である。また、画素電極４１０は隣接するゲー
ト線１５０及びデータ線１２０と重なって開口率を高め
ているが、重ならないこともある。
【００９７】ここで、抵抗性接触層１８２、１８３はＩ
ＴＯのソース用及びドレーン用電極４１２、４１１と半
導体層１７１の間の接触抵抗を減らす機能を有し、微細
結晶化されたシリコン層またはモリブデン、ニッケル、
クロムなどの金属シリサイドが含まれることができ、シ
リサイド用金属膜が残留することもできる。
ＴＯのソース用及びドレーン用電極４１２、４１１と半
導体層１７１の間の接触抵抗を減らす機能を有し、微細
結晶化されたシリコン層またはモリブデン、ニッケル、
クロムなどの金属シリサイドが含まれることができ、シ
リサイド用金属膜が残留することもできる。
【００９８】ソース用及びドレーン用電極４１２、４１
１の上部には薄膜トランジスタを保護するための保護膜
１９０が形成されており、その上部には光吸収が優れる
濃厚な色を有する感光性有色有機膜４３０が形成されて
いる。この時、有色有機膜４３０は薄膜トランジスタの
半導体層１７１に入射する光を遮断する役割を果たし、
有色有機膜４３０の高さを調節して下部絶縁基板１００
とこれと対向する上部絶縁基板２００の間の間隔を維持
するスペーサとして用いられる。ここで、保護膜１９０
と有機膜４３０はゲート線１５０とデータ線１２０に沿
って形成されることができ、有機膜４３０はゲート配線
とデータ配線の周囲で漏洩される光を遮断する役割を有
することができる。
１の上部には薄膜トランジスタを保護するための保護膜
１９０が形成されており、その上部には光吸収が優れる
濃厚な色を有する感光性有色有機膜４３０が形成されて
いる。この時、有色有機膜４３０は薄膜トランジスタの
半導体層１７１に入射する光を遮断する役割を果たし、
有色有機膜４３０の高さを調節して下部絶縁基板１００
とこれと対向する上部絶縁基板２００の間の間隔を維持
するスペーサとして用いられる。ここで、保護膜１９０
と有機膜４３０はゲート線１５０とデータ線１２０に沿
って形成されることができ、有機膜４３０はゲート配線
とデータ配線の周囲で漏洩される光を遮断する役割を有
することができる。
【００９９】この時、有機膜４３０が、後述する本発明
の第４実施例による薄膜トランジスタ基板のように、画
素電極及び各金属層との隙間を全て覆うことができるよ
うに設計される場合には上部基板に光遮断のための別途
のブラックマトリックスを設計する必要がない長所があ
る。
の第４実施例による薄膜トランジスタ基板のように、画
素電極及び各金属層との隙間を全て覆うことができるよ
うに設計される場合には上部基板に光遮断のための別途
のブラックマトリックスを設計する必要がない長所があ
る。
【０１００】一方、上部基板２００にはＩＴＯまたはＩ
ＺＯからなり、画素電極４１０と共に電界を生成する共
通電極２１０が全面的に形成されている。
ＺＯからなり、画素電極４１０と共に電界を生成する共
通電極２１０が全面的に形成されている。
【０１０１】以下、このような本発明の実施例による薄
膜トランジスタ基板の製造方法について図２０Ａ乃至２
８Ｂと前の図１８及び図１９を参照して詳細に説明す
る。
膜トランジスタ基板の製造方法について図２０Ａ乃至２
８Ｂと前の図１８及び図１９を参照して詳細に説明す
る。
【０１０２】まず、図２０Ａと２０Ｂに示したように、
アルミニウムまたはアルミニウム合金または銅または銅
合金などのように低抵抗を有する導電物質とクロムまた
はモリブデンまたはチタニウムまたは窒化クロムまたは
窒化モリブデンなどのようなＩＴＯとの接触特性が優れ
た導電物質を順次にスパッタリングなどの方法で蒸着
し、マスクを用いた写真エッチング工程で乾式または湿
式エッチングして、下部絶縁基板１００上に下層２０１
と上層２０２の二重層構造からなるデータ線１２０、デ
ータパッド１２４及び光遮断部１２１を含むデータ配線
１２０、１２１、１２４を形成する。
アルミニウムまたはアルミニウム合金または銅または銅
合金などのように低抵抗を有する導電物質とクロムまた
はモリブデンまたはチタニウムまたは窒化クロムまたは
窒化モリブデンなどのようなＩＴＯとの接触特性が優れ
た導電物質を順次にスパッタリングなどの方法で蒸着
し、マスクを用いた写真エッチング工程で乾式または湿
式エッチングして、下部絶縁基板１００上に下層２０１
と上層２０２の二重層構造からなるデータ線１２０、デ
ータパッド１２４及び光遮断部１２１を含むデータ配線
１２０、１２１、１２４を形成する。
【０１０３】前述のように、以降に形成される画素配線
４１０、４１１、４１２及び補助パッド４１３、４１４
がＩＴＯ（indium tin oxide）であることを考慮して、
アルミニウムまたはアルミニウム合金または銅（Ｃｕ）
または銅合金の下層２０１とクロムまたはモリブデンま
たはチタニウムの上層２０２とからなるデータ配線を形
成したが、画素配線４１０、４１１、４１２及び補助パ
ッド４１３、４１４がＩＺＯ（indium zinc oxide）で
ある場合にはアルミニウムまたはアルミニウム合金の単
一膜で形成することができ、銅または銅合金の単一膜で
形成して製造工程を単純化することができる。
４１０、４１１、４１２及び補助パッド４１３、４１４
がＩＴＯ（indium tin oxide）であることを考慮して、
アルミニウムまたはアルミニウム合金または銅（Ｃｕ）
または銅合金の下層２０１とクロムまたはモリブデンま
たはチタニウムの上層２０２とからなるデータ配線を形
成したが、画素配線４１０、４１１、４１２及び補助パ
ッド４１３、４１４がＩＺＯ（indium zinc oxide）で
ある場合にはアルミニウムまたはアルミニウム合金の単
一膜で形成することができ、銅または銅合金の単一膜で
形成して製造工程を単純化することができる。
【０１０４】次に、図２１Ａ及び図２１Ｂに示したよう
に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性
物質を順次に塗布しマスクを用いた写真工程でパターニ
ングして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター
１３１、１３２、１３３を順次に形成する。この時、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１
３２、１３３は三枚のマスクを用いて形成するが、製造
費用を減らすために一つのマスクを移動しながら形成す
ることもできる。また、レーザー（laser）転写法また
はプリント（print）法を利用するとマスクを使用せず
に形成することもできるので、製造費用を最小化するこ
とができる。この時、図面からわかるように、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１
３２、１３３の端部はデータ線１２０と重なるように形
成するのが好ましい。
に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性
物質を順次に塗布しマスクを用いた写真工程でパターニ
ングして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター
１３１、１３２、１３３を順次に形成する。この時、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１
３２、１３３は三枚のマスクを用いて形成するが、製造
費用を減らすために一つのマスクを移動しながら形成す
ることもできる。また、レーザー（laser）転写法また
はプリント（print）法を利用するとマスクを使用せず
に形成することもできるので、製造費用を最小化するこ
とができる。この時、図面からわかるように、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１
３２、１３３の端部はデータ線１２０と重なるように形
成するのが好ましい。
【０１０５】次に、図２２Ａ及び図２２Ｂのように、絶
縁基板１００上部にａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長
させてバッファー層１４０を形成する。この時、ａ−Ｓ
ｉ：Ｃ：Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ3）3、
ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ
（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用し、Ｎ2Ｏま
たはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した
気体を流しながら蒸着する。また、ａ−Ｓｉ：Ｏ：Ｆ膜
の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を
流しながら蒸着する。この時、フッ素の補助ソースとし
てＣＦ4を添加することもできる。
縁基板１００上部にａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓ
ｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長
させてバッファー層１４０を形成する。この時、ａ−Ｓ
ｉ：Ｃ：Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ3）3、
ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ
（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用し、Ｎ2Ｏま
たはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した
気体を流しながら蒸着する。また、ａ−Ｓｉ：Ｏ：Ｆ膜
の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を
流しながら蒸着する。この時、フッ素の補助ソースとし
てＣＦ4を添加することもできる。
【０１０６】次に、クロムまたはモリブデンまたはチタ
ニウムまたは窒化クロムまたは窒化モリブデンなどのよ
うな物理化学的に安定した物質とアルミニウムまたはア
ルミニウム合金または銅または銅合金などのように低抵
抗を有する導電物質をスパッタリングなどの方法で連続
蒸着しマスクを用いた写真エッチング工程でパターニン
グして、バッファー層１４０上にゲート線１５０、ゲー
ト電極１５１及びゲートパッド１５２を含むゲート配線
１５０、１５１、１５２を形成する。
ニウムまたは窒化クロムまたは窒化モリブデンなどのよ
うな物理化学的に安定した物質とアルミニウムまたはア
ルミニウム合金または銅または銅合金などのように低抵
抗を有する導電物質をスパッタリングなどの方法で連続
蒸着しマスクを用いた写真エッチング工程でパターニン
グして、バッファー層１４０上にゲート線１５０、ゲー
ト電極１５１及びゲートパッド１５２を含むゲート配線
１５０、１５１、１５２を形成する。
【０１０７】この時、ゲート配線１５０、１５１、１５
２は単一層構造で形成することができる。
２は単一層構造で形成することができる。
【０１０８】次に、図２３に示したように、ゲート配線
１５０、１５１、１５２及び有機絶縁膜１４０上に低温
蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０
１、第２非晶質シリコン膜７０２及び不純物がドーピン
グされた非晶質シリコン膜１８０を順次に蒸着する。
１５０、１５１、１５２及び有機絶縁膜１４０上に低温
蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０
１、第２非晶質シリコン膜７０２及び不純物がドーピン
グされた非晶質シリコン膜１８０を順次に蒸着する。
【０１０９】低温蒸着ゲート絶縁膜１６０は２５０℃以
下の蒸着温度でも蒸着できる有機絶縁膜、低温非晶質酸
化シリコン膜、低温非晶質窒化シリコン膜などを使用し
て形成することができる。
下の蒸着温度でも蒸着できる有機絶縁膜、低温非晶質酸
化シリコン膜、低温非晶質窒化シリコン膜などを使用し
て形成することができる。
【０１１０】第１非晶質シリコン膜７０１はバンドギャ
ップが高い、例えば１．９〜２．１ｅＶのバンドギャッ
プを有する非晶質シリコン膜で形成し、第２非晶質シリ
コン膜７０２はバンドギャップが第１非晶質シリコン膜
７０１よりは低い、例えば１．７〜１．８ｅＶのバンド
ギャップを有する通常の非晶質シリコン膜で形成する。
この時、第１非晶質シリコン膜７０１は非晶質シリコン
膜の原料ガスであるＳｉＨ4にＣＨ4、Ｃ2Ｈ2、または、
Ｃ2Ｈ6等を適切な量で添加してＣＶＤ法によって蒸着す
ることができる。例えば、ＣＶＤ装置にＳｉＨ4：ＣＨ4
を１：９の割合で投入し、蒸着工程を進めると、Ｃが５
０％程度含まれ、２．０〜２．３ｅＶのバンドギャップ
を有する非晶質シリコン膜を蒸着することができる。こ
のように、非晶質シリコン層のバンドギャップは蒸着工
程条件に影響を受けるが、炭素化合物の添加量によって
大体１．７〜２．５ｅＶ範囲でバンドギャップを容易に
調節することができる。
ップが高い、例えば１．９〜２．１ｅＶのバンドギャッ
プを有する非晶質シリコン膜で形成し、第２非晶質シリ
コン膜７０２はバンドギャップが第１非晶質シリコン膜
７０１よりは低い、例えば１．７〜１．８ｅＶのバンド
ギャップを有する通常の非晶質シリコン膜で形成する。
この時、第１非晶質シリコン膜７０１は非晶質シリコン
膜の原料ガスであるＳｉＨ4にＣＨ4、Ｃ2Ｈ2、または、
Ｃ2Ｈ6等を適切な量で添加してＣＶＤ法によって蒸着す
ることができる。例えば、ＣＶＤ装置にＳｉＨ4：ＣＨ4
を１：９の割合で投入し、蒸着工程を進めると、Ｃが５
０％程度含まれ、２．０〜２．３ｅＶのバンドギャップ
を有する非晶質シリコン膜を蒸着することができる。こ
のように、非晶質シリコン層のバンドギャップは蒸着工
程条件に影響を受けるが、炭素化合物の添加量によって
大体１．７〜２．５ｅＶ範囲でバンドギャップを容易に
調節することができる。
【０１１１】この時、低温蒸着ゲート絶縁膜１６０、第
１非晶質シリコン膜７０１及び第２非晶質シリコン膜７
０２、不純物がドーピングされた非晶質シリコン膜１８
０は同一なＣＶＤ装置で真空を維持したまま連続的に蒸
着することができる。
１非晶質シリコン膜７０１及び第２非晶質シリコン膜７
０２、不純物がドーピングされた非晶質シリコン膜１８
０は同一なＣＶＤ装置で真空を維持したまま連続的に蒸
着することができる。
【０１１２】次に、図２４Ａ及び２４Ｂに示したよう
に、第１非晶質シリコン膜７０１、第２非晶質シリコン
膜７０２及び不純物がドーピングされた非晶質シリコン
膜１８０をマスクを用いた写真エッチング工程でパター
ニングして島形の半導体層１７１及び抵抗性接触層１８
１を形成し、同時に、低温蒸着ゲート絶縁膜１６０と有
機絶縁膜１４０にデータ線１２０、ゲートパッド１５２
及びデータパッド１２４を各々露出させる接触孔１６
１、１６２、１６４を形成する。
に、第１非晶質シリコン膜７０１、第２非晶質シリコン
膜７０２及び不純物がドーピングされた非晶質シリコン
膜１８０をマスクを用いた写真エッチング工程でパター
ニングして島形の半導体層１７１及び抵抗性接触層１８
１を形成し、同時に、低温蒸着ゲート絶縁膜１６０と有
機絶縁膜１４０にデータ線１２０、ゲートパッド１５２
及びデータパッド１２４を各々露出させる接触孔１６
１、１６２、１６４を形成する。
【０１１３】この時、ゲート電極１５１の上部を除いた
部分では第１、第２非晶質シリコン膜７０１、７０２及
び不純物がドーピングされた非晶質シリコン膜１８０を
全て除去しなければならず、ゲートパッド１５２上部で
は第１及び、第２非晶質シリコン膜７０１、７０２及び
不純物がドーピングされた非晶質シリコン膜１８０と共
にゲート絶縁膜１６０も除去しなければならず、データ
線１２０及びデータパッド１２４上部では第１及び第２
非晶質シリコン膜７０１、７０２、不純物がドーピング
された非晶質シリコン膜１８０及び低温蒸着ゲート絶縁
膜１６０と共に有機絶縁膜１４０も除去しなければなら
ない。
部分では第１、第２非晶質シリコン膜７０１、７０２及
び不純物がドーピングされた非晶質シリコン膜１８０を
全て除去しなければならず、ゲートパッド１５２上部で
は第１及び、第２非晶質シリコン膜７０１、７０２及び
不純物がドーピングされた非晶質シリコン膜１８０と共
にゲート絶縁膜１６０も除去しなければならず、データ
線１２０及びデータパッド１２４上部では第１及び第２
非晶質シリコン膜７０１、７０２、不純物がドーピング
された非晶質シリコン膜１８０及び低温蒸着ゲート絶縁
膜１６０と共に有機絶縁膜１４０も除去しなければなら
ない。
【０１１４】これを一つのマスクを利用した写真エッチ
ング工程で形成するためには、部分的に異なる厚さを有
する感光膜パターンをエッチングマスクとして用いなけ
ればならない。これについて図２５と図２６を参照して
説明する。
ング工程で形成するためには、部分的に異なる厚さを有
する感光膜パターンをエッチングマスクとして用いなけ
ればならない。これについて図２５と図２６を参照して
説明する。
【０１１５】まず、図２５に示したように、不純物がド
ーピングされた非晶質シリコン膜１８０の上部に感光膜
を１μｍ乃至２μｍの厚さで塗布した後、マスクを利用
した写真工程を通じて感光膜に光を照射した後、現像し
て感光膜パターン３１２、３１４を形成する。
ーピングされた非晶質シリコン膜１８０の上部に感光膜
を１μｍ乃至２μｍの厚さで塗布した後、マスクを利用
した写真工程を通じて感光膜に光を照射した後、現像し
て感光膜パターン３１２、３１４を形成する。
【０１１６】この時、感光膜パターン３１２、３１４の
中でゲート電極１５１の上部に位置した第１部分３１２
は他の第２部分３１４より厚さが厚くなるように形成
し、データ線１２０、データパッド１２４及びゲートパ
ッド１５２の一部の上には感光膜が存在しないようにす
る。第２部分３１４の厚さを第１部分３１２の厚さの１
/２以下にすることが好ましく、例えば、４，０００Å
以下であるのがよい。
中でゲート電極１５１の上部に位置した第１部分３１２
は他の第２部分３１４より厚さが厚くなるように形成
し、データ線１２０、データパッド１２４及びゲートパ
ッド１５２の一部の上には感光膜が存在しないようにす
る。第２部分３１４の厚さを第１部分３１２の厚さの１
/２以下にすることが好ましく、例えば、４，０００Å
以下であるのがよい。
【０１１７】このように、位置によって感光膜の厚さを
異なるようにする方法は多様にあるが、ここでは陽性感
光膜を使用する場合について説明する。
異なるようにする方法は多様にあるが、ここでは陽性感
光膜を使用する場合について説明する。
【０１１８】露光器の分解能より小さいパターン、例え
ば、Ｂ領域にスリット（slit）や格子形態のパターンを
形成したり半透明膜を形成しておくことによって光の照
射量が調節できるマスク１０００を通じて感光膜に光を
照射すると、照射される光の量または強さによって高分
子が分解される程度が異なるようになる。この時、光に
完全に露出されるＣ領域の高分子が完全に分解される時
期に合せて露光を中断すれば、光に完全に露出される部
分に比べてスリットや半透明膜が形成されているＢ領域
を通過する光の照射量が少ないので、Ｂ領域の感光膜は
一部だけが分解されて、残りは分解されない状態で残
る。露光時間を長くすると全ての分子が分解されるの
で、そうならないようにするのは当然のことである。
ば、Ｂ領域にスリット（slit）や格子形態のパターンを
形成したり半透明膜を形成しておくことによって光の照
射量が調節できるマスク１０００を通じて感光膜に光を
照射すると、照射される光の量または強さによって高分
子が分解される程度が異なるようになる。この時、光に
完全に露出されるＣ領域の高分子が完全に分解される時
期に合せて露光を中断すれば、光に完全に露出される部
分に比べてスリットや半透明膜が形成されているＢ領域
を通過する光の照射量が少ないので、Ｂ領域の感光膜は
一部だけが分解されて、残りは分解されない状態で残
る。露光時間を長くすると全ての分子が分解されるの
で、そうならないようにするのは当然のことである。
【０１１９】このような感光膜を現像すると、分子が分
解されていない第１部分３１２は殆どそのまま残り、光
が少なく照射された第２部分３１４は第１部分３１２よ
り薄い厚さで一部だけ残って、光に完全に露光されたＣ
領域に対応する部分には感光膜が殆ど除去される。
解されていない第１部分３１２は殆どそのまま残り、光
が少なく照射された第２部分３１４は第１部分３１２よ
り薄い厚さで一部だけ残って、光に完全に露光されたＣ
領域に対応する部分には感光膜が殆ど除去される。
【０１２０】このような方法を通じて位置によって厚さ
が互いに異なる感光膜パターンが作られる。
が互いに異なる感光膜パターンが作られる。
【０１２１】次に、図２６に示したように、このような
感光膜パターン３１２、３１４をエッチングマスクとし
て用いて不純物がドーピングされた非晶質シリコン膜１
８０、第２非晶質シリコン膜７０２、第１非晶質シリコ
ン膜７０１及び低温蒸着ゲート絶縁膜１６０を乾式エッ
チングしてゲートパッド１５２を露出する接触孔１６２
を完成し、Ｃ領域のバッファー層１４０を露出する。引
続き、感光膜パターン３１２、３１４をエッチングマス
クとして用いてＣ領域のバッファー層１４０を乾式エッ
チングしてデータ線１２０及びデータパッド１２４を露
出する接触孔１６１、１６４を完成する。
感光膜パターン３１２、３１４をエッチングマスクとし
て用いて不純物がドーピングされた非晶質シリコン膜１
８０、第２非晶質シリコン膜７０２、第１非晶質シリコ
ン膜７０１及び低温蒸着ゲート絶縁膜１６０を乾式エッ
チングしてゲートパッド１５２を露出する接触孔１６２
を完成し、Ｃ領域のバッファー層１４０を露出する。引
続き、感光膜パターン３１２、３１４をエッチングマス
クとして用いてＣ領域のバッファー層１４０を乾式エッ
チングしてデータ線１２０及びデータパッド１２４を露
出する接触孔１６１、１６４を完成する。
【０１２２】次に、感光膜の第２部分３１４を完全に除
去する作業を行う。ここで、第２部分３１４の感光膜ク
ズを完全に除去するために酸素を利用したアッシング工
程を追加することも可能である。
去する作業を行う。ここで、第２部分３１４の感光膜ク
ズを完全に除去するために酸素を利用したアッシング工
程を追加することも可能である。
【０１２３】このようにすると、感光膜パターンの第２
部分３１４は除去されて、不純物がドーピングされた非
晶質シリコン膜１８０が露出されるようになり、感光膜
パターンの第１部分３１２は感光膜パターンの第２部分
３１４の厚さほど減少した状態で残る。
部分３１４は除去されて、不純物がドーピングされた非
晶質シリコン膜１８０が露出されるようになり、感光膜
パターンの第１部分３１２は感光膜パターンの第２部分
３１４の厚さほど減少した状態で残る。
【０１２４】次に、残っている感光膜パターンの第１部
分３１２をエッチングマスクとして用いて不純物がドー
ピングされた非晶質シリコン膜１８０及びその下部の第
１及び第２非晶質シリコン膜７０１、７０２をエッチン
グして除去することによりゲート電極１５１上部の低温
蒸着ゲート絶縁膜１６０上に島形の半導体層１７１と抵
抗性接触層１８１を残す。
分３１２をエッチングマスクとして用いて不純物がドー
ピングされた非晶質シリコン膜１８０及びその下部の第
１及び第２非晶質シリコン膜７０１、７０２をエッチン
グして除去することによりゲート電極１５１上部の低温
蒸着ゲート絶縁膜１６０上に島形の半導体層１７１と抵
抗性接触層１８１を残す。
【０１２５】最後に、残っている感光膜の第１部分３１
２を除去する。ここで、第１部分３１２の感光膜クズを
完全に除去するために酸素を利用したアッシング工程を
追加することもできる。
２を除去する。ここで、第１部分３１２の感光膜クズを
完全に除去するために酸素を利用したアッシング工程を
追加することもできる。
【０１２６】次に、図２７Ａ及び図２７Ｂに示すよう
に、ＩＴＯ層を蒸着してマスクを利用した写真エッチン
グ工程でパターニングし画素電極４１０、ソース用電極
４１２、ドレーン用電極４１１、補助ゲートパッド４１
３及び補助データパッド４１４を形成する。この時、Ｉ
ＴＯの代わりにＩＺＯを使用することもできる。
に、ＩＴＯ層を蒸着してマスクを利用した写真エッチン
グ工程でパターニングし画素電極４１０、ソース用電極
４１２、ドレーン用電極４１１、補助ゲートパッド４１
３及び補助データパッド４１４を形成する。この時、Ｉ
ＴＯの代わりにＩＺＯを使用することもできる。
【０１２７】次に、ソース用電極４１２とドレーン用電
極４１１をエッチングマスクとして用いてこれらの間の
抵抗性接触層１８１をエッチングして二つの部分１８
２、１８３に分離された抵抗性接触層パターンを形成し
て、ソース用電極４１２とドレーン用電極４１１の間に
半導体層１７１を露出させる。
極４１１をエッチングマスクとして用いてこれらの間の
抵抗性接触層１８１をエッチングして二つの部分１８
２、１８３に分離された抵抗性接触層パターンを形成し
て、ソース用電極４１２とドレーン用電極４１１の間に
半導体層１７１を露出させる。
【０１２８】最後に、図１８及び図１９のように、下部
絶縁基板１００の上部に窒化シリコンや酸化シリコンな
どの絶縁物質と黒色顔料を含む感光性有機物質などの絶
縁物質を順次に積層しマスクを利用した写真工程で露光
現像して有色有機膜４３０を形成し、これをエッチング
マスクとして用いてその下部の絶縁物質をエッチングし
て保護膜１９０を形成する。この時、有色有機膜４３０
は薄膜トランジスタに入射する光を遮断し、ゲート配線
またはデータ配線の上部に形成して配線の周囲で漏洩さ
れる光を遮断する機能を付与することもできる。また、
本発明の実施例のように有機膜４３０の高さを調節して
間隔維持材として用いることも可能である。
絶縁基板１００の上部に窒化シリコンや酸化シリコンな
どの絶縁物質と黒色顔料を含む感光性有機物質などの絶
縁物質を順次に積層しマスクを利用した写真工程で露光
現像して有色有機膜４３０を形成し、これをエッチング
マスクとして用いてその下部の絶縁物質をエッチングし
て保護膜１９０を形成する。この時、有色有機膜４３０
は薄膜トランジスタに入射する光を遮断し、ゲート配線
またはデータ配線の上部に形成して配線の周囲で漏洩さ
れる光を遮断する機能を付与することもできる。また、
本発明の実施例のように有機膜４３０の高さを調節して
間隔維持材として用いることも可能である。
【０１２９】一方、上部絶縁基板２００の上にはＩＴＯ
またはＩＺＯの透明な導電物質を積層して共通電極２１
０を形成する。
またはＩＺＯの透明な導電物質を積層して共通電極２１
０を形成する。
【０１３０】この時、有色有機膜４３０が画素電極４１
０及び各金属層との隙間を全て覆うことができるように
設計される場合には、上部基板に光遮断のための別途の
ブラックマトリックスを設計する必要はない長所があ
る。
０及び各金属層との隙間を全て覆うことができるように
設計される場合には、上部基板に光遮断のための別途の
ブラックマトリックスを設計する必要はない長所があ
る。
【０１３１】これについて図２８を参照して説明する。
図２８は本発明の第４実施例による薄膜トランジスタ基
板の配置図を示したものである。
図２８は本発明の第４実施例による薄膜トランジスタ基
板の配置図を示したものである。
【０１３２】本発明の第３実施例による薄膜トランジス
タ基板と比較して、データ配線１２０、１２１、１２４
及び有色有機膜１３０のパターンが異なるだけである。
タ基板と比較して、データ配線１２０、１２１、１２４
及び有色有機膜１３０のパターンが異なるだけである。
【０１３３】ゲート線１５０と画素電極４１０が所定の
間隔をおくように設計する場合には、画素電極４１０と
ゲート線１５０の間に光がもれる部分を覆う必要があ
る。このために、色フィルター１３１、１３２、１３３
の下部に形成されたデータ線１２０の一部をゲート線１
５０方向に突出するように延長してゲート線１５０と画
素電極４１０の間の隙間を覆うように形成する。この
時、データ線１２０で覆うことができない部分、つま
り、互いに隣接する二つのデータ線１２０の間の領域に
は有色有機膜４３０が覆うように形成することができ
る。
間隔をおくように設計する場合には、画素電極４１０と
ゲート線１５０の間に光がもれる部分を覆う必要があ
る。このために、色フィルター１３１、１３２、１３３
の下部に形成されたデータ線１２０の一部をゲート線１
５０方向に突出するように延長してゲート線１５０と画
素電極４１０の間の隙間を覆うように形成する。この
時、データ線１２０で覆うことができない部分、つま
り、互いに隣接する二つのデータ線１２０の間の領域に
は有色有機膜４３０が覆うように形成することができ
る。
【０１３４】一方、図面には示していないが、ゲート配
線１５０、１５１、１５２と同一層にはゲート配線１５
０、１５１、１５２形成用物質で画面表示部の縁周で漏
洩される光を遮断するためのブラックマトリックスの縦
部が形成され、データ配線１２０、１２１、１２４と同
一層にはデータ配線１２０、１２１、１２４形成用金属
物質で画面表示部の縁周で漏洩される光を遮断するため
のブラックマトリックスの横部が形成され得る。
線１５０、１５１、１５２と同一層にはゲート配線１５
０、１５１、１５２形成用物質で画面表示部の縁周で漏
洩される光を遮断するためのブラックマトリックスの縦
部が形成され、データ配線１２０、１２１、１２４と同
一層にはデータ配線１２０、１２１、１２４形成用金属
物質で画面表示部の縁周で漏洩される光を遮断するため
のブラックマトリックスの横部が形成され得る。
【０１３５】このように、ゲート配線１５０、１５１、
１５２及びデータ配線１２０、１２１、１２４を形成す
る物質で画面表示部の縁周で漏洩される光を遮断するた
めのブラックマトリックスの横部及び縦部を形成し、デ
ータ配線１２０、１２１、１２４でゲート線１５０と画
素電極４１０の間の光がもれる領域を覆い、有色有機膜
４３０で隣接する二つのデータ配線１２０の間の光がも
れる領域を覆う場合に、データ配線、ゲート配線及び間
隔維持材が薄膜トランジスタ基板で光が漏洩される全て
の領域を覆うことができて、上部基板に別途のブラック
マトリックスを形成する必要がない。従って、上部基板
と下部基板の整列誤差を考慮しなくてもいいので開口率
を向上させることができる。また、データ線１２０と画
素電極４１０の間にはゲート絶縁膜１６０と低い誘電率
を有するバッファー層１４０が形成されていて、これら
の間で発生する寄生容量を最小化することができて表示
装置の特性を向上させることができる同時に、これらの
間に間隔をおく必要がないので開口率を最大限確保でき
る。
１５２及びデータ配線１２０、１２１、１２４を形成す
る物質で画面表示部の縁周で漏洩される光を遮断するた
めのブラックマトリックスの横部及び縦部を形成し、デ
ータ配線１２０、１２１、１２４でゲート線１５０と画
素電極４１０の間の光がもれる領域を覆い、有色有機膜
４３０で隣接する二つのデータ配線１２０の間の光がも
れる領域を覆う場合に、データ配線、ゲート配線及び間
隔維持材が薄膜トランジスタ基板で光が漏洩される全て
の領域を覆うことができて、上部基板に別途のブラック
マトリックスを形成する必要がない。従って、上部基板
と下部基板の整列誤差を考慮しなくてもいいので開口率
を向上させることができる。また、データ線１２０と画
素電極４１０の間にはゲート絶縁膜１６０と低い誘電率
を有するバッファー層１４０が形成されていて、これら
の間で発生する寄生容量を最小化することができて表示
装置の特性を向上させることができる同時に、これらの
間に間隔をおく必要がないので開口率を最大限確保でき
る。
【０１３６】このように、本発明の実施例では色フィル
ター上にＴＦＴを形成する薄膜トランジスタ基板を安定
的に具現するために、低温工程条件下で、ＴＦＴを製作
する。つまり、高温工程による色フィルターの損傷を防
止するためにゲート絶縁膜を低温蒸着絶縁膜で形成し、
低温蒸着ゲート絶縁膜と接触されることによって引き起
こされるチャンネルの特性悪化を防止するために、チャ
ンネルを低温蒸着ゲート絶縁膜と半導体層の界面に形成
することでなく、半導体層のバルク側に形成する。
ター上にＴＦＴを形成する薄膜トランジスタ基板を安定
的に具現するために、低温工程条件下で、ＴＦＴを製作
する。つまり、高温工程による色フィルターの損傷を防
止するためにゲート絶縁膜を低温蒸着絶縁膜で形成し、
低温蒸着ゲート絶縁膜と接触されることによって引き起
こされるチャンネルの特性悪化を防止するために、チャ
ンネルを低温蒸着ゲート絶縁膜と半導体層の界面に形成
することでなく、半導体層のバルク側に形成する。
【０１３７】本発明は提示された実施例だけでなく。様
々な方式で適用可能である。例えば、重量減少及び耐衝
撃性向上のために台頭したプラスチック液晶表示装置で
のように、低温工程条件が必要なディスプレイの場合本
発明は有用に適用できる。
々な方式で適用可能である。例えば、重量減少及び耐衝
撃性向上のために台頭したプラスチック液晶表示装置で
のように、低温工程条件が必要なディスプレイの場合本
発明は有用に適用できる。
【０１３８】本発明によるＣＶＤで形成したａ−Ｓｉ:
Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）
は反射形や半透過形液晶表示装置に用いられる薄膜トラ
ンジスタ基板で反射光の干渉を防止するために形成する
エンボシング絶縁層、つまり、表面に凹凸が形成されて
いる絶縁層として使用しても有用である。
Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）
は反射形や半透過形液晶表示装置に用いられる薄膜トラ
ンジスタ基板で反射光の干渉を防止するために形成する
エンボシング絶縁層、つまり、表面に凹凸が形成されて
いる絶縁層として使用しても有用である。
【０１３９】次に、反射形液晶表示装置に用いられる薄
膜トランジスタ基板について説明する。
膜トランジスタ基板について説明する。
【０１４０】まず、図２９及び図３０を参考として本発
明の第５実施例による液晶表示装置の構造について詳細
に説明する。図２９は本発明の第５実施例による反射形
液晶表示装置用薄膜トランジスタ基板の配置図であり、
図３０は図２９に示した薄膜トランジスタ基板をXXX−X
XX´線に沿って切断して示した断面図である。
明の第５実施例による液晶表示装置の構造について詳細
に説明する。図２９は本発明の第５実施例による反射形
液晶表示装置用薄膜トランジスタ基板の配置図であり、
図３０は図２９に示した薄膜トランジスタ基板をXXX−X
XX´線に沿って切断して示した断面図である。
【０１４１】絶縁基板１０上に低抵抗を有する銀または
銀合金またはアルミニウムまたはアルミニウム合金から
なる単一膜またはこれを含む多層膜からなっているゲー
ト配線が形成されている。ゲート配線は横方向にのびて
いるゲート線２２、ゲート線２２の端に連結されていて
外部からのゲート信号の印加を受けてゲート線に伝達す
るゲートパッド２４及びゲート線２２に連結されている
薄膜トランジスタのゲート電極２６を含む。
銀合金またはアルミニウムまたはアルミニウム合金から
なる単一膜またはこれを含む多層膜からなっているゲー
ト配線が形成されている。ゲート配線は横方向にのびて
いるゲート線２２、ゲート線２２の端に連結されていて
外部からのゲート信号の印加を受けてゲート線に伝達す
るゲートパッド２４及びゲート線２２に連結されている
薄膜トランジスタのゲート電極２６を含む。
【０１４２】この時、基板１０上には上板の共通電極に
入力される共通電極電圧などの電圧の印加を外部から受
ける維持電極が形成されることができ、このような維持
電極は後述する反射膜９２と重なって画素の電荷保存能
力を向上させる維持蓄電器を構成する。
入力される共通電極電圧などの電圧の印加を外部から受
ける維持電極が形成されることができ、このような維持
電極は後述する反射膜９２と重なって画素の電荷保存能
力を向上させる維持蓄電器を構成する。
【０１４３】ゲート配線２２、２４、２６上には窒化シ
リコン（ＳｉＮx）などからなるゲート絶縁膜３０がゲ
ート配線２２、２４、２６を覆っている。
リコン（ＳｉＮx）などからなるゲート絶縁膜３０がゲ
ート配線２２、２４、２６を覆っている。
【０１４４】ゲート電極２６上部のゲート絶縁膜３０上
には非晶質シリコンなどの半導体からなる半導体層４０
が形成されており、半導体層４０上にはシリサイドまた
はｎ形不純物が高濃度でドーピングされているｎ+水素
化非晶質シリコンなどの物質で作られた抵抗性接触層５
５、５６が各々形成されている。
には非晶質シリコンなどの半導体からなる半導体層４０
が形成されており、半導体層４０上にはシリサイドまた
はｎ形不純物が高濃度でドーピングされているｎ+水素
化非晶質シリコンなどの物質で作られた抵抗性接触層５
５、５６が各々形成されている。
【０１４５】抵抗性接触層５５、５６及びゲート絶縁膜
３０上にはアルミニウムまたは銀のような低抵抗の導電
物質からなる導電膜を含むデータ配線が形成されてい
る。データ配線は縦方向に形成されてゲート線２２と交
差し画素領域を定義するデータ線６２、データ線６２に
連結されて抵抗性接触層５５の上部まで延びているソー
ス電極６５、データ線６２の一端に連結されていて外部
からの画像信号の印加を受けるデータパッド６８、ソー
ス電極６５と分離されていてゲート電極２６を中心にし
てソース電極６５と対向しているドレーン電極６６を含
む。ドレーン電極６６は抵抗性接触層５６上に形成され
ており、画素領域内部に延びている。
３０上にはアルミニウムまたは銀のような低抵抗の導電
物質からなる導電膜を含むデータ配線が形成されてい
る。データ配線は縦方向に形成されてゲート線２２と交
差し画素領域を定義するデータ線６２、データ線６２に
連結されて抵抗性接触層５５の上部まで延びているソー
ス電極６５、データ線６２の一端に連結されていて外部
からの画像信号の印加を受けるデータパッド６８、ソー
ス電極６５と分離されていてゲート電極２６を中心にし
てソース電極６５と対向しているドレーン電極６６を含
む。ドレーン電極６６は抵抗性接触層５６上に形成され
ており、画素領域内部に延びている。
【０１４６】データ配線６２、６４、６５、６６、６８
及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:
Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形
成されている。この時、保護膜７０の表面は以降に形成
される反射膜９２の反射効率を極大化するために凹凸パ
ターンを有する。
及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）方法
によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:
Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形
成されている。この時、保護膜７０の表面は以降に形成
される反射膜９２の反射効率を極大化するために凹凸パ
ターンを有する。
【０１４７】保護膜７０にはドレーン電極６６及びデー
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。
【０１４８】保護膜７０上には接触孔７６を通じてドレ
ーン電極６６と電気的に連結されていて画素領域に位置
する反射膜９２が形成されている。また、保護膜７０上
には接触孔７４、７８を通じて各々ゲートパッド２４及
びデータパッド６８と連結されている補助ゲートパッド
９６及び補助データパッド９８が形成されている。ここ
で、補助ゲート及びデータパッド９６、９８はゲート及
びデータパッド２４、６８を保護するためのものであ
り、必須ではない。
ーン電極６６と電気的に連結されていて画素領域に位置
する反射膜９２が形成されている。また、保護膜７０上
には接触孔７４、７８を通じて各々ゲートパッド２４及
びデータパッド６８と連結されている補助ゲートパッド
９６及び補助データパッド９８が形成されている。ここ
で、補助ゲート及びデータパッド９６、９８はゲート及
びデータパッド２４、６８を保護するためのものであ
り、必須ではない。
【０１４９】一方、図３１Ａ乃至図３４Ｂ及び図２９及
び図３０を参照して本発明の実施例による薄膜トランジ
スタ基板の製造方法について具体的に説明する。
び図３０を参照して本発明の実施例による薄膜トランジ
スタ基板の製造方法について具体的に説明する。
【０１５０】まず、図３１Ａ及び図３１Ｂに示したよう
に、ガラス基板１０上部に低抵抗の導電物質を積層し、
写真エッチング工程でパターニングしてゲート線２２、
ゲート電極２６及びゲートパッド２４を含む横方向のゲ
ート配線を形成する。
に、ガラス基板１０上部に低抵抗の導電物質を積層し、
写真エッチング工程でパターニングしてゲート線２２、
ゲート電極２６及びゲートパッド２４を含む横方向のゲ
ート配線を形成する。
【０１５１】次に、図３２Ａ及び図３２Ｂに示したよう
に、窒化シリコンからなるゲート絶縁膜３０、非晶質シ
リコンからなる半導体層４０、ドーピングされた非晶質
シリコン層５０の三層膜を連続して積層して写真エッチ
ングし、半導体層４０とドーピングされた非晶質シリコ
ン層５０をパターニングしてゲート電極２４上部のゲー
ト絶縁膜３０上に半導体層４０と抵抗性接触層５０を形
成する。
に、窒化シリコンからなるゲート絶縁膜３０、非晶質シ
リコンからなる半導体層４０、ドーピングされた非晶質
シリコン層５０の三層膜を連続して積層して写真エッチ
ングし、半導体層４０とドーピングされた非晶質シリコ
ン層５０をパターニングしてゲート電極２４上部のゲー
ト絶縁膜３０上に半導体層４０と抵抗性接触層５０を形
成する。
【０１５２】次に、図３３Ａ乃至図３３Ｂに示したよう
に、データ配線用導電膜を積層した後、写真工程してゲ
ート線２２と交差するデータ線６２、データ線６２と連
結されてゲート電極２６上部まで延びているソース電極
６５、データ線６２の一端に連結されているデータパッ
ド６８及びソース電極６５と分離されていてゲート電極
２６を中心にしてソース電極６５と対向するドレーン電
極６６を含むデータ配線を形成する。
に、データ配線用導電膜を積層した後、写真工程してゲ
ート線２２と交差するデータ線６２、データ線６２と連
結されてゲート電極２６上部まで延びているソース電極
６５、データ線６２の一端に連結されているデータパッ
ド６８及びソース電極６５と分離されていてゲート電極
２６を中心にしてソース電極６５と対向するドレーン電
極６６を含むデータ配線を形成する。
【０１５３】次に、データ配線６２、６５、６６、６８
で覆わないドーピングされた非晶質シリコン層パターン
５０をエッチングしてゲート電極２６を中心に両側に分
離させる。また、露出された半導体層４０の表面を安定
化させるために酸素プラズマを実施することが好まし
い。
で覆わないドーピングされた非晶質シリコン層パターン
５０をエッチングしてゲート電極２６を中心に両側に分
離させる。また、露出された半導体層４０の表面を安定
化させるために酸素プラズマを実施することが好まし
い。
【０１５４】次に、図３４Ａ及び３４Ｂのように、ａ−
Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着
（ＣＶＤ）法によって成長させて保護膜７０を形成す
る。この時、ａ−Ｓｉ:Ｃ:Ｏ膜の場合には気体状態のＳ
ｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4
（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとし
て用い、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅ
などを混合した気体を流しながら蒸着する。また、ａ−
Ｓｉ:Ｏ:Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添
加した気体を流しながら蒸着する。この時、フッ素の補
助ソースとしてＣＦ4を添加することもできる。引き続
き、マスクを利用した写真工程でゲート絶縁膜３０と共
にパターニングして、ゲートパッド２４、ドレーン電極
６６及びデータパッド６８を露出する接触孔７４、７
６、７８を形成する同時に、保護膜７０の上部に凹凸パ
ターンを形成する。
Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着
（ＣＶＤ）法によって成長させて保護膜７０を形成す
る。この時、ａ−Ｓｉ:Ｃ:Ｏ膜の場合には気体状態のＳ
ｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4
（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとし
て用い、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅ
などを混合した気体を流しながら蒸着する。また、ａ−
Ｓｉ:Ｏ:Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添
加した気体を流しながら蒸着する。この時、フッ素の補
助ソースとしてＣＦ4を添加することもできる。引き続
き、マスクを利用した写真工程でゲート絶縁膜３０と共
にパターニングして、ゲートパッド２４、ドレーン電極
６６及びデータパッド６８を露出する接触孔７４、７
６、７８を形成する同時に、保護膜７０の上部に凹凸パ
ターンを形成する。
【０１５５】接触孔７４、７６、７８と凹凸を共に形成
するために第２実施例で使用したハーフトーン（half t
one）露光方法を使用する。つまり、スリットパターン
や格子パターンまたは半透過膜を有するマスクを利用し
て感光膜を露光した後、現像することによって接触孔７
４、７６、７８が形成される部分の上では感光膜が全て
除去されて保護膜７０が露出されるようにし、凹部にな
る部分では感光膜が薄く残るようにして、凸部になる部
分では感光膜が厚く残るようにする。
するために第２実施例で使用したハーフトーン（half t
one）露光方法を使用する。つまり、スリットパターン
や格子パターンまたは半透過膜を有するマスクを利用し
て感光膜を露光した後、現像することによって接触孔７
４、７６、７８が形成される部分の上では感光膜が全て
除去されて保護膜７０が露出されるようにし、凹部にな
る部分では感光膜が薄く残るようにして、凸部になる部
分では感光膜が厚く残るようにする。
【０１５６】次に、感光膜をエッチングマスクとして保
護膜７０とゲート絶縁膜３０をエッチングすることによ
って接触孔７４、７６、７８を形成し、感光膜をアッシ
ングして薄い厚さの感光膜が除去されるようにする。こ
の時、感光膜の厚い部分も共にアッシングされてその厚
さが薄くなる。
護膜７０とゲート絶縁膜３０をエッチングすることによ
って接触孔７４、７６、７８を形成し、感光膜をアッシ
ングして薄い厚さの感光膜が除去されるようにする。こ
の時、感光膜の厚い部分も共にアッシングされてその厚
さが薄くなる。
【０１５７】次に、保護膜７０を所定のエッチング時間
エッチングして凹部を形成する。この時、エッチング時
間は保護膜７０のエッチング率と凹部の深さを考慮して
決める。
エッチングして凹部を形成する。この時、エッチング時
間は保護膜７０のエッチング率と凹部の深さを考慮して
決める。
【０１５８】図２９及び図３０に示すように、光を反射
させる特性に優れた、またはアルミニウムを含む導電物
質を積層して写真エッチング工程でパターニングして接
触孔７６を通じてドレーン電極６６と連結される反射膜
９２と接触孔７４、７８を通じてゲートパッド２４及び
データパッド６８と各々連結される補助ゲートパッド９
６及び補助データパッド９８を各々形成する。
させる特性に優れた、またはアルミニウムを含む導電物
質を積層して写真エッチング工程でパターニングして接
触孔７６を通じてドレーン電極６６と連結される反射膜
９２と接触孔７４、７８を通じてゲートパッド２４及び
データパッド６８と各々連結される補助ゲートパッド９
６及び補助データパッド９８を各々形成する。
【０１５９】次に、半透過形液晶表示装置に用いられる
薄膜トランジスタ基板について説明する。
薄膜トランジスタ基板について説明する。
【０１６０】まず、図３５及び図３６を参考として本発
明の第６実施例による液晶表示装置の構造について詳細
に説明する。
明の第６実施例による液晶表示装置の構造について詳細
に説明する。
【０１６１】図３５は本発明の第６実施例による半透過
形液晶表示装置用薄膜トランジスタ基板の配置図であ
り、図３６は図３５に示した薄膜トランジスタ基板をXX
XVI−XXXVI´線に沿って切断して示した断面図である。
形液晶表示装置用薄膜トランジスタ基板の配置図であ
り、図３６は図３５に示した薄膜トランジスタ基板をXX
XVI−XXXVI´線に沿って切断して示した断面図である。
【０１６２】絶縁基板１０上に低抵抗を有する銀または
銀合金またはアルミニウムまたはアルミニウム合金から
なる単一膜またはこれを含む多層膜からなっているゲー
ト配線が形成されている。ゲート配線は横方向にのびて
いるゲート線２２、ゲート線２２の端に連結されていて
外部からゲート信号の印加を受けてゲート線に伝達する
ゲートパッド２４及びゲート線２２に連結されている薄
膜トランジスタのゲート電極２６を含む。ここで、ゲー
ト配線２２、２４、２６が多層膜である場合には他の物
質と接触特性に優れているパッド用物質を含むことが好
ましい。
銀合金またはアルミニウムまたはアルミニウム合金から
なる単一膜またはこれを含む多層膜からなっているゲー
ト配線が形成されている。ゲート配線は横方向にのびて
いるゲート線２２、ゲート線２２の端に連結されていて
外部からゲート信号の印加を受けてゲート線に伝達する
ゲートパッド２４及びゲート線２２に連結されている薄
膜トランジスタのゲート電極２６を含む。ここで、ゲー
ト配線２２、２４、２６が多層膜である場合には他の物
質と接触特性に優れているパッド用物質を含むことが好
ましい。
【０１６３】基板１０上には窒化シリコン（ＳｉＮx）
などからなるゲート絶縁膜３０がゲート配線２２、２
４、２６を覆っている。
などからなるゲート絶縁膜３０がゲート配線２２、２
４、２６を覆っている。
【０１６４】ゲート電極２６のゲート絶縁膜３０上部に
は非晶質シリコンなどの半導体からなる半導体層４０が
形成されており、半導体層４０の上部にはシリサイドま
たはｎ形不純物が高濃度でドーピングされているｎ+水
素化非晶質シリコンなどの物質で作られた抵抗接触層５
５、５６が各々形成されている。
は非晶質シリコンなどの半導体からなる半導体層４０が
形成されており、半導体層４０の上部にはシリサイドま
たはｎ形不純物が高濃度でドーピングされているｎ+水
素化非晶質シリコンなどの物質で作られた抵抗接触層５
５、５６が各々形成されている。
【０１６５】抵抗性接触層５５、５６及びゲート絶縁膜
３０上にはアルミニウムまたは銀のような低抵抗の導電
物質からなる導電膜を含むデータ配線６２、６５、６
６、６８が形成されている。データ配線は縦方向に形成
されてゲート線２２と交差して画素を定義するデータ線
６２、データ線６２に連結されて抵抗性接触層５５の上
部まで延びているソース電極６５、データ線６２の一端
に連結されていて外部から画像信号の印加を受けるデー
タパッド６８、ソース電極６５と分離されていてゲート
電極２６に対してソース電極６５の反対側抵抗性接触層
５６上部に形成されているドレーン電極６６を含む。
３０上にはアルミニウムまたは銀のような低抵抗の導電
物質からなる導電膜を含むデータ配線６２、６５、６
６、６８が形成されている。データ配線は縦方向に形成
されてゲート線２２と交差して画素を定義するデータ線
６２、データ線６２に連結されて抵抗性接触層５５の上
部まで延びているソース電極６５、データ線６２の一端
に連結されていて外部から画像信号の印加を受けるデー
タパッド６８、ソース電極６５と分離されていてゲート
電極２６に対してソース電極６５の反対側抵抗性接触層
５６上部に形成されているドレーン電極６６を含む。
【０１６６】データ配線６２、６４、６５、６６、６８
及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ
方法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓ
ｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が
形成されている。ＰＥＣＶＤ方法によって蒸着されたａ
−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜は誘電定数が４以下
で誘電率が非常に低い。従って、厚さが薄くても寄生容
量問題が発生しない。他の膜との接着性及びステップカ
バレージ（step coverage）が優れている。また、無機
質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて優れ
ている。同時に、ＰＥＣＶＤ方法によって蒸着されたａ
−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ
膜）は蒸着速度やエッチング速度が窒化シリコン膜に比
べて４〜１０倍速いので工程時間の面でも非常に有利で
ある。
及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ
方法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓ
ｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が
形成されている。ＰＥＣＶＤ方法によって蒸着されたａ
−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜は誘電定数が４以下
で誘電率が非常に低い。従って、厚さが薄くても寄生容
量問題が発生しない。他の膜との接着性及びステップカ
バレージ（step coverage）が優れている。また、無機
質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて優れ
ている。同時に、ＰＥＣＶＤ方法によって蒸着されたａ
−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ
膜）は蒸着速度やエッチング速度が窒化シリコン膜に比
べて４〜１０倍速いので工程時間の面でも非常に有利で
ある。
【０１６７】保護膜７０にはドレーン電極６６及びデー
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。
タパッド６８を各々露出する接触孔７６、７８が形成さ
れており、ゲート絶縁膜３０と共にゲートパッド２４を
露出する接触孔７４が形成されている。
【０１６８】保護膜７０上部には接触孔７６を通じてド
レーン電極６６と電気的に連結されていて画素に位置す
る透明電極８２が形成されている。また、保護膜７０上
には接触孔７４、７８を通じて各々ゲートパッド２４及
びデータパッド６８と連結されている補助ゲートパッド
８６及び補助データパッド８８が形成されている。ここ
で、透明電極８２と補助ゲート及びデータパッド８６、
８８は透明な導電物質であるＩＴＯまたはＩＺＯ等から
なっている。
レーン電極６６と電気的に連結されていて画素に位置す
る透明電極８２が形成されている。また、保護膜７０上
には接触孔７４、７８を通じて各々ゲートパッド２４及
びデータパッド６８と連結されている補助ゲートパッド
８６及び補助データパッド８８が形成されている。ここ
で、透明電極８２と補助ゲート及びデータパッド８６、
８８は透明な導電物質であるＩＴＯまたはＩＺＯ等から
なっている。
【０１６９】透明電極８２の上部には透明電極８２の一
部を露出する接触孔３６を有し、ＰＥＣＶＤ方法によっ
て蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜
（低誘電率ＣＶＤ膜）からなる層間絶縁膜３４が形成さ
れている。ここで、層間絶縁膜３４は以降の反射膜９２
の反射効率を極大化するために凹凸パターンを有するの
が好ましい。
部を露出する接触孔３６を有し、ＰＥＣＶＤ方法によっ
て蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜
（低誘電率ＣＶＤ膜）からなる層間絶縁膜３４が形成さ
れている。ここで、層間絶縁膜３４は以降の反射膜９２
の反射効率を極大化するために凹凸パターンを有するの
が好ましい。
【０１７０】層間絶縁膜３４の上部には接触孔３６を通
じて透明電極８２と連結されており、透過モード領域
（Ｔ）に透過窓９６を有する反射膜９２が形成されてい
る。反射膜９２はアルミニウムまたはアルミニウム合
金、銀または銀合金、モリブデンまたはモリブデン合金
などのように高い反射率を有する導電膜からなり、透明
電極８２と共に画素電極になる。これらの反射膜は、不
透明な物質からなっている。この時、反射膜９２の透過
窓９６は様々な模様で形成されることができ、一つの画
素領域に多数形成されることができる。前記で、層間絶
縁膜３４に凹凸パターンが形成されている場合でも透過
窓９６部分には凹凸パターンを形成しないのが好まし
い。
じて透明電極８２と連結されており、透過モード領域
（Ｔ）に透過窓９６を有する反射膜９２が形成されてい
る。反射膜９２はアルミニウムまたはアルミニウム合
金、銀または銀合金、モリブデンまたはモリブデン合金
などのように高い反射率を有する導電膜からなり、透明
電極８２と共に画素電極になる。これらの反射膜は、不
透明な物質からなっている。この時、反射膜９２の透過
窓９６は様々な模様で形成されることができ、一つの画
素領域に多数形成されることができる。前記で、層間絶
縁膜３４に凹凸パターンが形成されている場合でも透過
窓９６部分には凹凸パターンを形成しないのが好まし
い。
【０１７１】ここで、画素電極８２、９２は隣接する画
素行の薄膜トランジスタにゲート信号を伝達する前段の
ゲート線２２と重なって維持蓄電器を構成する。場合に
よっては保持容量を形成するためにゲート配線２２、２
４、２６と同一層に保持容量用配線を形成することもで
きる。
素行の薄膜トランジスタにゲート信号を伝達する前段の
ゲート線２２と重なって維持蓄電器を構成する。場合に
よっては保持容量を形成するためにゲート配線２２、２
４、２６と同一層に保持容量用配線を形成することもで
きる。
【０１７２】以下、このような本発明の第６実施例によ
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて説明する。
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて説明する。
【０１７３】まず、データ配線６２、６５、６６、６８
を形成する段階までは本発明の第５実施例による薄膜ト
ランジスタ基板の製造方法と同一である。つまり、図３
１Ａ乃至図３３Ｂに示した工程に従う。
を形成する段階までは本発明の第５実施例による薄膜ト
ランジスタ基板の製造方法と同一である。つまり、図３
１Ａ乃至図３３Ｂに示した工程に従う。
【０１７４】データ配線６２、６５、６６、６８を形成
した後には、図３７Ａ及び３７Ｂのように、データ配線
６２、６５、６６、６８上にａ−Ｓｉ:Ｃ:Ｏ膜またはａ
−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成
長させて保護膜７０を形成する。次に、感光膜パターン
を利用した写真エッチング工程でゲート絶縁膜３０と共
にパターニングして、ゲートパッド２４、ドレーン電極
６６及びデータパッド６８を露出する接触孔７４、７
６、７８を形成する。この時、エッチングは乾式エッチ
ングによる。
した後には、図３７Ａ及び３７Ｂのように、データ配線
６２、６５、６６、６８上にａ−Ｓｉ:Ｃ:Ｏ膜またはａ
−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成
長させて保護膜７０を形成する。次に、感光膜パターン
を利用した写真エッチング工程でゲート絶縁膜３０と共
にパターニングして、ゲートパッド２４、ドレーン電極
６６及びデータパッド６８を露出する接触孔７４、７
６、７８を形成する。この時、エッチングは乾式エッチ
ングによる。
【０１７５】次に、図３８Ａ及び図３８Ｂのように、Ｉ
ＴＯまたはＩＺＯ膜を積層して写真エッチングし接触孔
７６を通じてドレーン電極６６と連結される透明電極８
２と接触孔７４、７８を通じてゲートパッド２４及びデ
ータパッド６８と各々連結される補助ゲートパッド８６
及び補助データパッド８８を各々形成する。
ＴＯまたはＩＺＯ膜を積層して写真エッチングし接触孔
７６を通じてドレーン電極６６と連結される透明電極８
２と接触孔７４、７８を通じてゲートパッド２４及びデ
ータパッド６８と各々連結される補助ゲートパッド８６
及び補助データパッド８８を各々形成する。
【０１７６】また、図３９Ａ及び図３９Ｂに示したよう
に、ａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気
相蒸着（ＣＶＤ）法によって成長させ、マスクを利用し
た写真エッチング工程でパターニングして透明電極８２
を露出する接触孔３６を有する層間絶縁膜３４を形成す
る。この時、層間絶縁膜３４に凹凸パターンを形成する
ことができる。凹凸パターンを形成する場合には第５実
施例による薄膜トランジスタ基板の製造方法のうち保護
膜をパターニングする工程でのようにハーフトーン露光
方法を使用する。
に、ａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気
相蒸着（ＣＶＤ）法によって成長させ、マスクを利用し
た写真エッチング工程でパターニングして透明電極８２
を露出する接触孔３６を有する層間絶縁膜３４を形成す
る。この時、層間絶縁膜３４に凹凸パターンを形成する
ことができる。凹凸パターンを形成する場合には第５実
施例による薄膜トランジスタ基板の製造方法のうち保護
膜をパターニングする工程でのようにハーフトーン露光
方法を使用する。
【０１７７】次に、最後に図３５及び図３６のように、
高い反射率を有するアルミニウムまたは銀またはモリブ
デンを含む導電膜を積層してパターニングし切除部の透
過窓９６を有する反射膜９２を形成する。
高い反射率を有するアルミニウムまたは銀またはモリブ
デンを含む導電膜を積層してパターニングし切除部の透
過窓９６を有する反射膜９２を形成する。
【０１７８】ＣＶＤ法によって形成したａ−Ｓｉ:Ｃ:Ｏ
膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）はゲー
ト絶縁膜にも適用できる。これを第７実施例で説明す
る。
膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）はゲー
ト絶縁膜にも適用できる。これを第７実施例で説明す
る。
【０１７９】図４０は本発明の第７実施例による薄膜ト
ランジスタ基板の断面図である。
ランジスタ基板の断面図である。
【０１８０】第７実施例による薄膜トランジスタ基板は
第１実施例による薄膜トランジスタ基板とゲート絶縁膜
を除いては同一な構造を有する。第７実施例ではゲート
絶縁膜が二重層からなっている。つまり、ＰＥＣＶＤを
通じて形成したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ
膜（低誘電率ＣＶＤ膜）である第１層３１と窒化シリコ
ン膜である第２層３２からなっている。
第１実施例による薄膜トランジスタ基板とゲート絶縁膜
を除いては同一な構造を有する。第７実施例ではゲート
絶縁膜が二重層からなっている。つまり、ＰＥＣＶＤを
通じて形成したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ
膜（低誘電率ＣＶＤ膜）である第１層３１と窒化シリコ
ン膜である第２層３２からなっている。
【０１８１】ゲート絶縁膜は非晶質シリコンからなる半
導体層４０との界面特性を考慮して緻密な膜質を維持し
なければならない。ところが、膜質が緻密であれば緻密
であるほど蒸着速度が遅いので工程時間が長くなる短所
がある。一方、半導体層４０と接する面から約５００Å
程度の厚さまで緻密な膜質が維持されると薄膜トランジ
スタが動作するのに無理が無いことが知られている。従
って、ゲート絶縁膜の下部は蒸着速度が速いａ−Ｓｉ:
Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜で形成し、ゲート絶縁
膜の上部は膜質が緻密な窒化シリコン膜で形成すれば、
薄膜トランジスタの性能を低下させずに工程時間を短縮
することができる。ａ−Ｓｉ:Ｃ:Ｏ膜は窒化シリコン膜
に比べて４倍から１０倍程度蒸着速度が速い。この時、
ａ−Ｓｉ:Ｃ:Ｏ膜は窒化シリコン膜の真空が維持される
状態で連続して蒸着する。
導体層４０との界面特性を考慮して緻密な膜質を維持し
なければならない。ところが、膜質が緻密であれば緻密
であるほど蒸着速度が遅いので工程時間が長くなる短所
がある。一方、半導体層４０と接する面から約５００Å
程度の厚さまで緻密な膜質が維持されると薄膜トランジ
スタが動作するのに無理が無いことが知られている。従
って、ゲート絶縁膜の下部は蒸着速度が速いａ−Ｓｉ:
Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜で形成し、ゲート絶縁
膜の上部は膜質が緻密な窒化シリコン膜で形成すれば、
薄膜トランジスタの性能を低下させずに工程時間を短縮
することができる。ａ−Ｓｉ:Ｃ:Ｏ膜は窒化シリコン膜
に比べて４倍から１０倍程度蒸着速度が速い。この時、
ａ−Ｓｉ:Ｃ:Ｏ膜は窒化シリコン膜の真空が維持される
状態で連続して蒸着する。
【０１８２】このような低誘電率ＣＶＤ膜と窒化シリコ
ン膜の二重層からなるゲート絶縁膜は第２乃至第６実施
例による薄膜トランジスタ基板にも適用できる。
ン膜の二重層からなるゲート絶縁膜は第２乃至第６実施
例による薄膜トランジスタ基板にも適用できる。
【０１８３】
【発明の効果】本発明では低誘電率ＣＶＤ膜を使用して
保護膜を形成することによって寄生容量問題を解消して
高開口率構造を実現することができ、工程時間を短縮す
ることができ、有機絶縁膜を使用する時に発生する材料
費の上昇、耐熱性不足による後続工程の制約、隣接膜と
の接着力不足による大きいエッチングの誤差などの問題
を解決することができる。
保護膜を形成することによって寄生容量問題を解消して
高開口率構造を実現することができ、工程時間を短縮す
ることができ、有機絶縁膜を使用する時に発生する材料
費の上昇、耐熱性不足による後続工程の制約、隣接膜と
の接着力不足による大きいエッチングの誤差などの問題
を解決することができる。
【図１】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板である。
トランジスタ基板である。
【図２】図１のII−II線による断面図である。
【図３Ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
【図３Ｂ】図３ＡでIIIｂ−IIIｂ´線による断面図であ
る。
る。
【図４Ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
【図４Ｂ】図４ＡでIVｂ−IVｂ´線による断面図であっ
て、図３Ｂの次の段階を示した断面図である。
て、図３Ｂの次の段階を示した断面図である。
【図５Ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
【図５Ｂ】図５ＡでVｂ−Vｂ´線による断面図であっ
て、図４Ｂの次の段階を示した断面図である。
て、図４Ｂの次の段階を示した断面図である。
【図６Ａ】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
【図６Ｂ】図６ＡでVIｂ−VIｂ´線による断面図であっ
て、図５Ｂの次の段階を示した断面図である。
て、図５Ｂの次の段階を示した断面図である。
【図７】本発明の第２実施例による液晶表示装置用薄膜
トランジスタ基板の配置図である。
トランジスタ基板の配置図である。
【図８】図７のVII−VII´線による断面図である。
【図９】図７のIX−IX´線による断面図である。
【図１０Ａ】本発明の第２実施例によって製造する最初
段階での薄膜トランジスタ基板の配置図である。
段階での薄膜トランジスタ基板の配置図である。
【図１０Ｂ】図１０ＡでXｂ−Xｂ´線による断面図であ
る。
る。
【図１０Ｃ】図１０ＡでXｃ−Xｃ´線による断面図であ
る。
る。
【図１１Ａ】図１０ＡでXｂ−Xｂ´線による断面図であ
って、図１０Ｂの次の段階での断面図である。
って、図１０Ｂの次の段階での断面図である。
【図１１Ｂ】図１０ＡでXｃ−Xｃ´線による断面図であ
って、図１０Ｃの次の段階での断面図である。
って、図１０Ｃの次の段階での断面図である。
【図１２Ａ】図１１Ａ及び１１Ｂの次の段階での薄膜ト
ランジスタ基板の配置図である。
ランジスタ基板の配置図である。
【図１２Ｂ】図１２ＡでXIIｂ−XIIｂ´線による断面図
である。
である。
【図１２Ｃ】図１２ＡでXIIｃ−XIIｃ´線による断面図
である。
である。
【図１３Ａ】図１２ＡでXIIｂ−XIIｂ´線による断面図
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
【図１３Ｂ】図１２ＡでXIIｃ−XIIｃ´線による断面図
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
【図１４Ａ】図１２ＡでXIIｂ−XIIｂ´線による断面図
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
【図１４Ｂ】図１２ＡでXIIｃ−XIIｃ´線による断面図
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
【図１５Ａ】図１２ＡでXIIｂ−XIIｂ´線による断面図
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
であって、図１２Ｂの次の段階を工程順序によって示し
たものである。
【図１５Ｂ】図１２ＡでXIIｃ−XIIｃ´線による断面図
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
であって、図１２Ｃの次の段階を工程順序によって示し
たものである。
【図１６Ａ】図１５Ａの次の段階での薄膜トランジスタ
基板の断面図である。
基板の断面図である。
【図１６Ｂ】図１５Ｂの次の段階での薄膜トランジスタ
基板の断面図である。
基板の断面図である。
【図１７Ａ】図１６Ａ及び図１６Ｂの次の段階での薄膜
トランジスタ基板の配置図である。
トランジスタ基板の配置図である。
【図１７Ｂ】図１７ＡでXVIIｂ−XVIIｂ´線による断面
図である。
図である。
【図１７Ｃ】図１７ＡでXVIIｃ−XVIIｃ´線による断面
図である。
図である。
【図１８】本発明の第３実施例による薄膜トランジスタ
基板の配置図である。
基板の配置図である。
【図１９】図１８に示した薄膜トランジスタ基板を切断
線XIX−XIX´に沿って示した断面図である。
線XIX−XIX´に沿って示した断面図である。
【図２０Ａ】本発明の第３実施例による薄膜トランジス
タ基板の第１製造段階での基板の配置図である。
タ基板の第１製造段階での基板の配置図である。
【図２０Ｂ】図２０Ａに示した切断線XXｂ−XXｂ´に沿
って示した断面図である。
って示した断面図である。
【図２１Ａ】図２０Ａの次の段階での基板の配置図であ
る。
る。
【図２１Ｂ】図２１Ａに示した切断線XXIｂ−XXIｂ´に
沿って示した断面図である。
沿って示した断面図である。
【図２２Ａ】図２１Ａの次の段階での基板の配置図であ
る。
る。
【図２２Ｂ】図２２Ａに示した切断線XXIIｂ−XXIIｂ´
に沿って示した断面図である。
に沿って示した断面図である。
【図２３】図２２Ｂの次の段階での基板の断面図であ
る。
る。
【図２４Ａ】図２３の次の段階での基板の配置図であ
る。
る。
【図２４Ｂ】図２４Ａに示した切断線XXIVｂ−XXIVｂ´
に沿って示した断面図である。
に沿って示した断面図である。
【図２５】図２３と図２４Ｂの間に実施される製造工程
の断面を示したものである。
の断面を示したものである。
【図２６】図２３と図２４Ｂの間に実施される製造工程
の断面を示したものである。
の断面を示したものである。
【図２７Ａ】図２４Ａの次の段階での基板の配置図であ
る。
る。
【図２７Ｂ】図２７Ａに示した切断線XXVIIｂ−XXVIIｂ
´に沿って示した断面図である。
´に沿って示した断面図である。
【図２８】本発明の第４実施例による薄膜トランジスタ
基板の配置図である。
基板の配置図である。
【図２９】本発明の第５実施例による反射形液晶表示装
置用薄膜トランジスタ基板の構造を示した配置図であ
る。
置用薄膜トランジスタ基板の構造を示した配置図であ
る。
【図３０】図２９でXXX´−XXX´線に沿って切断して示
した断面図である。
した断面図である。
【図３１Ａ】本発明の第５実施例による半透過形液晶表
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
【図３１Ｂ】図３１ＡでXXXIｂ−XXXVIｂ´線に沿って
切断した断面図である。
切断した断面図である。
【図３２Ａ】本発明の第５実施例による半透過形液晶表
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
【図３２Ｂ】図３２ＡでXXXIIｂ−XXXIIｂ´線に沿って
切断して示した図面であって、図３１Ｂの次の段階を示
した断面図である。
切断して示した図面であって、図３１Ｂの次の段階を示
した断面図である。
【図３３Ａ】本発明の第５実施例による半透過形液晶表
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
【図３３Ｂ】図３３ＡでXXXIIIｂ−XXXIIIｂ´線に沿っ
て切断して示した図面であって、図３２Ｂの次の段階を
示した断面図である。
て切断して示した図面であって、図３２Ｂの次の段階を
示した断面図である。
【図３４Ａ】本発明の第５実施例による半透過形液晶表
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
示装置用薄膜トランジスタ基板を製造する中間過程での
薄膜トランジスタ基板の配置図である。
【図３４Ｂ】図３４ＡでXXXIVｂ−XXXIVｂ´線に沿って
切断して示した図面であって、図３３Ｂの次の段階を示
した断面図である。
切断して示した図面であって、図３３Ｂの次の段階を示
した断面図である。
【図３５】本発明の第６実施例による半透過形液晶表示
装置での薄膜トランジスタ基板の構造を示した配置図で
ある。
装置での薄膜トランジスタ基板の構造を示した配置図で
ある。
【図３６】図３５でXXXVI−XXXVI´線に沿って切断して
示した半透過形液晶表示装置の断面図である。
示した半透過形液晶表示装置の断面図である。
【図３７Ａ】本発明の第６実施例による半透過型液晶表
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
【図３７Ｂ】図３７ＡでXXXVIIｂ−XXXVIIｂ´線に沿っ
て切断して示した図面であって、図３３Ｂの次の段階を
示した断面図である。
て切断して示した図面であって、図３３Ｂの次の段階を
示した断面図である。
【図３８Ａ】本発明の第６実施例による半透過型液晶表
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
【図３８Ｂ】図３８ＡでXXXVIIIｂ−XXXVIIIｂ´線に沿
って切断して示した図面であって、図３７Ｂの次の段階
を示した断面図である。
って切断して示した図面であって、図３７Ｂの次の段階
を示した断面図である。
【図３９Ａ】本発明の第６実施例による半透過型液晶表
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
示装置用薄膜トランジスタ基板を製造する中間過程をそ
の工程順序によって示した薄膜トランジスタ基板の配置
図である。
【図３９Ｂ】図３９ＡでXXXIXｂ−XXXIXｂ´線に沿って
切断して示した図面であって、図３８Ｂの次の段階を示
した断面図である。
切断して示した図面であって、図３８Ｂの次の段階を示
した断面図である。
【図４０】本発明の第７実施例による薄膜トランジスタ
基板の断面図である。
基板の断面図である。
１０ 絶縁基板 ２２、２４、２６ ゲート配線 ２８ 維持電極線 ３０ ゲート絶縁膜 ３１ 第１層 ３２ 第２層 ３６ 接触孔 ４０ 半導体層 ４２、４８ 半導体パターン ５０ 中間層 ５４、５６、５８ 抵抗性接触層パターン ５５ 抵抗性接触層 ５７ ソース／ドレーン用中間層パターン ６２、６４、６５、６６、６８ データ配線 ６７ ソース／ドレーン用導電体パターン ７０ 保護膜 ７２、７４、７６、７８ 接触孔 ８２ 透明電極 ８６ 補助ゲートパッド ８８ 補助データパッド ９２ 反射膜 ９６ 補助ゲートパット ９８ 補助データパッド １００ 絶縁基板 １１０ 感光膜 １１２、１１４ 感光膜パターン １２０、１２１、１２４ データ配線 １３０ 有色有機膜 １３１、１３２、１３３ 色フィルター １４０ バッファ層 １５０、１５１、１５２ ゲート配線 １６０ ゲート絶縁膜 １７０、１７１ 半導体層 １８０ 非晶質シリコン膜 １９０ 保護膜 ２００ 上部基板 ２０１、２０２ 上層 ２１０ 共通電極 ２２１、２４１、２６１ 第１ゲート配線層 ２２２、２４２、２６２ 第２ゲート配線層 ３１２、３１４ 感光膜パターン ４１０、４１１、４１２ 画素配線 ４１３、４１４ 補助パッド ４３０ 有機膜 ５０２ 上部膜 ６０２ 第２導電膜 ６２１、６５１、６６１、６８１ 第１データ配線層 ６２２、６５２、６６２、６８２ 第２データ配線層 ７０１ 下層半導体層 ７０２ 上層半導体層 １０００ マスク
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１８Ｂ 21/90 Ｖ (72)発明者 權 大 振 大韓民国京畿道城南市中院区城南洞現代ビ ラナ棟402号 (72)発明者 鄭 ▲クァン▼ 旭 大韓民国京畿道水原市八達区靈通洞969− １番地ビョクチョクゴル太栄アパート933 棟1201号 (72)発明者 金 湘 甲 大韓民国ソウル市江東区明逸洞309−１番 地三益アパート205棟913号 (72)発明者 鄭 奎 夏 大韓民国ソウル市江南区大峙１洞三星アパ ート110棟1401号 Ｆターム(参考） 2H090 JA06 JB01 JC07 JD01 LA01 2H092 GA17 GA29 JA24 JA41 JB24 JB33 JB56 JB63 JB68 MA07 NA07 NA23 5F033 GG03 HH08 HH09 HH11 HH12 HH14 HH17 HH20 HH22 HH32 HH38 JJ01 JJ38 KK01 KK08 KK09 KK11 KK12 KK14 KK17 KK20 KK22 KK32 KK38 MM05 MM19 PP14 PP15 PP19 QQ01 QQ08 QQ09 QQ10 QQ11 QQ19 QQ34 QQ37 QQ73 QQ74 QQ96 RR01 RR03 RR06 RR11 SS02 SS03 SS11 SS15 TT02 VV06 VV10 VV15 WW09 XX00 XX02 XX14 XX24 XX33 5F058 BC02 BC04 BF23 BF24 BF27 BF29 BJ10 5F110 AA02 AA03 AA16 AA30 BB01 CC07 DD12 EE01 EE02 EE03 EE04 EE06 EE14 EE23 EE43 FF01 FF02 FF03 FF29 GG02 GG15 GG19 GG60 HK02 HK03 HK04 HK05 HK09 HK16 HK22 HK42 HL07 NN02 NN12 NN22 NN28 NN32 NN35 NN49 NN73 QQ02
Claims (25)
- 【請求項１】絶縁基板、 前記絶縁基板の上に形成されている第１信号線、 前記第１信号線の上に形成されている第１絶縁膜、 前記第１絶縁膜の上に形成されており、前記第１信号線
と交差している第２信号線、 前記第１信号線及び前記第２信号線と連結されている薄
膜トランジスタ、 低誘電率ＣＶＤ膜であって前記薄膜トランジスタの上に
形成されており、前記薄膜トランジスタの所定の電極を
露出させる第１接触孔を有する第２絶縁膜、 前記第２絶縁膜の上に形成されており、前記第１接触孔
を通じて前記薄膜トランジスタの所定の電極と連結され
ている第１画素電極を含む、薄膜トランジスタ基板。 - 【請求項２】前記第１絶縁膜は低誘電率ＣＶＤ膜である
下部膜と窒化シリコン膜である上部膜とからなる、請求
項１に記載の薄膜トランジスタ基板。 - 【請求項３】前記第１画素電極は光を反射させる不透明
な導電物質からなっている、請求項１に記載の薄膜トラ
ンジスタ基板。 - 【請求項４】前記第２絶縁膜は表面に凹凸パターンを有
する、請求項３に記載の薄膜トランジスタ基板。 - 【請求項５】低誘電率ＣＶＤ膜であって前記第１画素電
極の上に形成されており、前記第１画素電極の所定部分
を露出させる第２接触孔を有する第３絶縁膜、及び前記
第３絶縁膜の上に形成されており、前記第２接触孔を通
じて前記第１画素電極と連結されており、光を反射させ
る不透明な導電物質からなっている第２画素電極をさら
に含み、 前記第１画素電極は透明な導電物質からなっており、前
記第２画素電極は前記第１画素電極を透過した光が通過
できる所定の切除部を有する、請求項１に記載の薄膜ト
ランジスタ基板。 - 【請求項６】前記低誘電率ＣＶＤ膜はａ−Ｓｉ：Ｃ：Ｏ
からなる、請求項１に記載の薄膜トランジスタ基板。 - 【請求項７】前記低誘電率ＣＶＤ膜はａ−Ｓｉ：Ｏ：Ｆ
からなる、請求項１に記載の薄膜トランジスタ基板。 - 【請求項８】前記低誘電率ＣＶＤ膜の誘電率は２ないし
４の間の値を有する、請求項１に記載の薄膜トランジス
タ基板。 - 【請求項９】絶縁基板の上に形成されているデータ線を
含むデータ配線、 前記絶縁基板の上に形成されている赤、緑、青の色フィ
ルター、 低誘電率ＣＶＤ膜であって前記データ配線及び前記色フ
ィルターの上に形成されており、前記データ配線の所定
部分を露出させる第１接触孔を有するバッファー層、 前記バッファー層の上に形成されており、前記データ線
と交差して画素を定義するゲート線、及び前記ゲート線
と連結されているゲート電極を含むゲート配線、 前記ゲート配線の上に形成されており、前記第１接触孔
の少なくとも一部分を露出させる第２接触孔を有するゲ
ート絶縁膜、 前記ゲート電極上部の前記ゲート絶縁膜の上に形成され
ている半導体層、 前記第１接触孔及び前記第２接触孔を通じて前記データ
線と連結されており、少なくとも一部分が前記半導体層
と接しているソース用電極、 前記半導体層の上で前記ソース用電極と相接しているド
レーン用電極、及び前記ドレーン用電極と連結されてい
る画素電極を含む画素配線を含む、薄膜トランジスタ基
板。 - 【請求項１０】前記半導体層パターンは、第１非晶質シ
リコン膜と前記第１非晶質シリコン膜よりバンドギャッ
プの低い第２非晶質シリコン膜の二重層構造である、請
求項９に記載の薄膜トランジスタ基板。 - 【請求項１１】前記データ線と同一な層及び同一な物質
で形成されており、前記半導体層パターンに対応する部
分に位置する光遮断部をさらに含む、請求項１０に記載
の薄膜トランジスタ基板。 - 【請求項１２】前記光遮断部は前記ゲート線方向に延び
ている、請求項１１に記載の薄膜トランジスタ基板。 - 【請求項１３】前記バッファー層の誘電率は２ないし４
の間の値を有する、請求項１に記載の薄膜トランジスタ
基板。 - 【請求項１４】絶縁基板、 前記基板の上に形成されており、ゲート線、ゲート電極
及びゲートパッドを含むゲート配線、 前記ゲート配線の上に形成されており、少なくとも前記
ゲートパッドを露出させる接触孔を有するゲート絶縁
膜、 前記ゲート絶縁膜の上に形成されている半導体層パター
ン、 前記半導体層パターンの上に形成されている接触層パタ
ーン、 前記接触層パターンの上に形成されており、前記接触層
パターンと実質的に同一な形態を有し、ソース電極、ド
レーン電極、データ線及びデータパッドを含むデータ配
線、 前記データ配線の上に形成されており、前記ゲートパッ
ド、前記データパッド及び前記ドレーン電極を露出させ
る接触孔を有し、低誘電率ＣＶＤ膜からなる保護膜パタ
ーン、 露出している前記ゲートパッド、データパッド及びドレ
ーン電極と各々電気的に連結される透明電極層パターン
を含む、液晶表示装置用薄膜トランジスタ基板。 - 【請求項１５】前記絶縁基板上の前記ゲート配線と同一
層に形成されている保持容量線、 前記保持容量と重なっており、前記半導体パターンと同
一層に形成されている維持蓄電器用半導体パターン、 前記維持蓄電器用半導体パターンの上に形成されてお
り、前記維持蓄電器用半導体パターンと同一な平面的模
様を有する維持蓄電器用接触層パターン及び前記維持蓄
電器用接触層パターンの上に形成されており、前記維持
蓄電器用半導体パターンと同一な平面的模様を有する維
持蓄電器用導電体パターンをさらに含み、 前記維持蓄電器用導電体パターンは前記透明電極パター
ンの一部と連結されている、請求項１４に記載の薄膜ト
ランジスタ基板。 - 【請求項１６】前記低誘電率ＣＶＤ膜の誘電率は２ない
し４の間の値を有する、請求項１４に記載の薄膜トラン
ジスタ基板。 - 【請求項１７】絶縁基板上のゲート線、前記ゲート線と
連結されているゲート電極及び前記ゲート線と連結され
ているゲートパッドを含むゲート配線を形成する段階、 ゲート絶縁膜を形成する段階、 半導体層を形成する段階、 導電物質を積層しパターニングして、前記ゲート線と交
差するデータ線、前記データ線と連結されているデータ
パッド、前記データ線と連結されており前記ゲート電極
に隣接するソース電極、及び前記ゲート電極に対して前
記ソース電極の対向側に位置するドレーン電極を含むデ
ータ配線を形成する段階、 低誘電率ＣＶＤ膜を蒸着して保護膜を形成する段階、 前記ゲート絶縁膜と共に前記保護膜をパターニングし
て、前記ゲートパッド、前記データパッド及び前記ドレ
ーン電極を各々露出する接触孔を形成する段階、 透明導電膜を積層しパターニングして、前記接触孔を通
じて前記ゲートパッド、前記データパッド及び前記ドレ
ーン電極と各々連結される補助ゲートパッド、補助デー
タパッド及び画素電極を形成する段階を含む、薄膜トラ
ンジスタ基板の製造方法。 - 【請求項１８】前記保護膜を形成する段階は、気体状態
のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4
Ｏ4（ＣＨ3）4のうちの少なくともいずれか一つを基本
ソースとして使用し、Ｎ2ＯまたはＯ2を酸化剤として使
用してＰＥＣＶＤ法により蒸着する段階である、請求項
１７に記載の薄膜トランジスタ基板の製造方法。 - 【請求項１９】前記保護膜を形成する段階は、気体状態
のＳｉＨ4、ＳｉＦ4のうちの少なくともいずれか一つと
ＣＦ4及びＯ2を添加した気体とを使用し、ＰＥＣＶＤ法
により蒸着する段階である、請求項１７に記載の薄膜ト
ランジスタ基板の製造方法。 - 【請求項２０】前記データ配線及び前記半導体層は、第
１部分、前記第１部分より厚さの厚い第２部分、前記第
１部分より厚さの薄い第３部分を有する感光膜パターン
を利用する写真エッチング工程で共に形成する、請求項
１７に記載の薄膜トランジスタ基板の製造方法。 - 【請求項２１】前記写真エッチング工程で、前記第１部
分は前記ソース電極と前記ドレーン電極の間に位置する
ように形成し、前記第２部分は前記データ配線上部に位
置するように形成する、請求項２０に記載の薄膜トラン
ジスタ基板の製造方法。 - 【請求項２２】前記ゲート絶縁膜を形成する段階は、低
誘電率ＣＶＤ膜を蒸着する第１段階及び窒化シリコン膜
を蒸着する第２段階からなり、前記第１段階と前記第２
段階は真空の維持される状態で進行する、請求項１７に
記載の薄膜トランジスタ基板の製造方法。 - 【請求項２３】絶縁基板の上にデータ線を含むデータ配
線を形成する第１段階、 前記基板上部に赤、緑、青の色フィルターを形成する第
２段階、 低誘電率ＣＶＤ膜を蒸着して、前記データ配線及び前記
色フィルターを覆うバッファー層を形成する第３段階、 前記絶縁膜上部にゲート線及びゲート電極を含むゲート
配線を形成する第４段階、 前記ゲート配線を覆うゲート絶縁膜を形成する第５段
階、 前記ゲート絶縁膜の上に島模様の抵抗性接触層と半導体
層パターンを形成すると同時に、前記ゲート絶縁膜と前
記バッファー層に前記データ線の一部を露出する第１接
触孔を形成する第６段階、 前記島模様の抵抗性接触層パターン上に互いに分離して
形成されており、同一な層で作られたソース用電極及び
ドレーン用電極と、前記ドレーン用電極と連結された画
素電極を含む画素配線を形成する第７段階、 前記ソース用電極と前記ドレーン用電極の間に位置する
前記抵抗性接触層パターンの露出部分を除去して、前記
抵抗性接触層パターンを両側に分離する第８段階を含
む、薄膜トランジスタ基板の製造方法。 - 【請求項２４】前記第６段階は、前記ゲート絶縁膜の上
に非晶質シリコン膜、不純物がドーピングされた非晶質
シリコン膜を順次に蒸着する段階、 前記ゲート電極上の所定の面積を覆っている第１部分、
前記第１接触孔が形成される部分を除いた残りの部分を
覆っており、前記第１部分より薄い第２部分からなる感
光膜パターンを形成する段階、 前記感光膜の第１部分及び第２部分をマスクとしてその
下部の前記不純物がドーピングされた非晶質シリコン
膜、前記非晶質シリコン膜、前記ゲート絶縁膜及び前記
バッファー層をエッチングして前記第１接触孔を形成す
る段階、 前記感光膜パターンの第２部分を除去する段階、 前記感光膜パターンの第１部分をマスクとしてその下部
の前記不純物がドーピングされた非晶質シリコン膜及び
前記非晶質シリコン膜をエッチングして、前記島模様の
半導体層パターンと前記抵抗性接触層パターンを形成す
る段階、 前記感光膜パターンの第１部分を除去する段階を含む、
請求項２３に記載の薄膜トランジスタ基板の製造方法。 - 【請求項２５】前記低誘電率ＣＶＤ膜の誘電率は２ない
し４の間の値を有する、請求項１７に記載の薄膜トラン
ジスタ基板の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010009675A KR100720098B1 (ko) | 2001-02-26 | 2001-02-26 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR2001-9675 | 2001-09-28 | ||
| KR2001-60442 | 2001-09-28 | ||
| KR1020010060442A KR20030027302A (ko) | 2001-09-28 | 2001-09-28 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353465A true JP2002353465A (ja) | 2002-12-06 |
Family
ID=26638840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049861A Pending JP2002353465A (ja) | 2001-02-26 | 2002-02-26 | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7095460B2 (ja) |
| JP (1) | JP2002353465A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062889A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007025703A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | アレイ基板及びその製造方法並びに表示装置 |
| JP2007114560A (ja) * | 2005-10-21 | 2007-05-10 | Hitachi Displays Ltd | 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜 |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007165824A (ja) * | 2005-12-15 | 2007-06-28 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010192450A (ja) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| CN1577090B (zh) * | 2003-06-27 | 2011-03-09 | 三星电子株式会社 | 曝光方法及利用该曝光方法制造用于液晶显示器的薄膜晶体管基片的方法 |
| KR101369758B1 (ko) | 2007-12-08 | 2014-03-05 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915231B1 (ko) * | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
| JP4090799B2 (ja) * | 2002-07-01 | 2008-05-28 | 奇美電子股▲ふん▼有限公司 | 画像表示素子及び画像表示装置 |
| KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| KR101054819B1 (ko) * | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100938885B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US7190000B2 (en) * | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| WO2005027187A2 (en) * | 2003-09-18 | 2005-03-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP2005167019A (ja) * | 2003-12-03 | 2005-06-23 | Sharp Corp | トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| TWI234288B (en) * | 2004-07-27 | 2005-06-11 | Au Optronics Corp | Method for fabricating a thin film transistor and related circuits |
| KR100615237B1 (ko) * | 2004-08-07 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| JP4275038B2 (ja) * | 2004-09-01 | 2009-06-10 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| KR101107981B1 (ko) * | 2004-09-03 | 2012-01-25 | 삼성전자주식회사 | 표시 장치용 기판, 액정 표시 장치 및 그 제조방법 |
| US7399668B2 (en) * | 2004-09-30 | 2008-07-15 | 3M Innovative Properties Company | Method for making electronic devices having a dielectric layer surface treatment |
| US20060127817A1 (en) * | 2004-12-10 | 2006-06-15 | Eastman Kodak Company | In-line fabrication of curved surface transistors |
| KR101107682B1 (ko) * | 2004-12-31 | 2012-01-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| US20070299176A1 (en) * | 2005-01-28 | 2007-12-27 | Markley Thomas J | Photodefinable low dielectric constant material and method for making and using same |
| TWI271865B (en) * | 2005-04-06 | 2007-01-21 | Au Optronics Corp | Thin film transistor |
| KR101180863B1 (ko) * | 2005-05-31 | 2012-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101189271B1 (ko) * | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI316295B (en) * | 2006-05-17 | 2009-10-21 | Au Optronics Corp | Thin film transistor |
| KR101238233B1 (ko) * | 2006-06-30 | 2013-03-04 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법 |
| KR20080028572A (ko) * | 2006-09-27 | 2008-04-01 | 삼성전자주식회사 | 액정 조성물 및 이를 포함하는 액정 표시 장치 |
| US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101055211B1 (ko) * | 2007-07-11 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR100894101B1 (ko) * | 2007-09-07 | 2009-04-20 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR101447996B1 (ko) * | 2008-01-22 | 2014-10-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 제조하는 방법 |
| TWI360710B (en) * | 2008-02-22 | 2012-03-21 | Au Optronics Corp | Active device array substrate, electro-optical app |
| KR101909704B1 (ko) * | 2011-02-17 | 2018-10-19 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| TW201304147A (zh) * | 2011-07-13 | 2013-01-16 | Chunghwa Picture Tubes Ltd | 薄膜電晶體及其製造方法 |
| CN104393053B (zh) * | 2014-12-19 | 2018-10-23 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制作方法，薄膜晶体管组件、阵列基板及显示装置 |
| CN106873278A (zh) * | 2017-04-25 | 2017-06-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109935580A (zh) * | 2017-12-19 | 2019-06-25 | 京东方科技集团股份有限公司 | 基板及其制作方法、电子装置 |
| KR20200039263A (ko) * | 2018-10-05 | 2020-04-16 | 엘지디스플레이 주식회사 | 표시장치 |
| TW202105758A (zh) * | 2019-06-26 | 2021-02-01 | 日商索尼半導體解決方案公司 | 攝像裝置 |
| KR20210052696A (ko) * | 2019-10-30 | 2021-05-11 | 삼성디스플레이 주식회사 | 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법 |
| CN110941115B (zh) * | 2019-12-25 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | 低反射复合体层、其制作方法及其应用于阵列基板 |
| US11495718B2 (en) * | 2020-05-13 | 2022-11-08 | Beijing Boe Technology Development Co., Ltd. | Driving substrate, method for preparing the same, and display device |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444920U (ja) | 1987-09-11 | 1989-03-17 | ||
| US5053844A (en) * | 1988-05-13 | 1991-10-01 | Ricoh Company, Ltd. | Amorphous silicon photosensor |
| JPH02132419A (ja) | 1988-11-14 | 1990-05-21 | Sanyo Electric Co Ltd | フルライン液晶表示装置 |
| JPH03149884A (ja) | 1989-11-07 | 1991-06-26 | Toppan Printing Co Ltd | 薄膜トランジスタ |
| JP3226223B2 (ja) * | 1990-07-12 | 2001-11-05 | 株式会社東芝 | 薄膜トランジスタアレイ装置および液晶表示装置 |
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| JPH07198614A (ja) | 1993-12-28 | 1995-08-01 | Nippon Petrochem Co Ltd | 液晶表示装置及びその欠陥有無検査法 |
| US5682211A (en) | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| CA2157257C (en) * | 1994-09-12 | 1999-08-10 | Kazuhiko Endo | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| US5530581A (en) * | 1995-05-31 | 1996-06-25 | Eic Laboratories, Inc. | Protective overlayer material and electro-optical coating using same |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| JP3383535B2 (ja) | 1995-12-14 | 2003-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6055028A (en) * | 1996-02-14 | 2000-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal electro-optical device |
| JP3634061B2 (ja) * | 1996-04-01 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100209277B1 (ko) * | 1996-04-25 | 1999-07-15 | 구자홍 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| JP3186998B2 (ja) | 1996-06-03 | 2001-07-11 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100249187B1 (ko) * | 1996-07-13 | 2000-03-15 | 구본준 | 박막액정표시장치(tft-lcd)및그제조방법 |
| JPH1048610A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 液晶表示素子 |
| JP4019461B2 (ja) | 1996-09-06 | 2007-12-12 | セイコーエプソン株式会社 | カラー表示装置とその製造方法およびカラー液晶装置 |
| JP3410617B2 (ja) | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
| JPH10170949A (ja) | 1996-12-06 | 1998-06-26 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH10228035A (ja) * | 1996-12-10 | 1998-08-25 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| KR100255592B1 (ko) | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
| KR100244447B1 (ko) * | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| JP2967758B2 (ja) | 1997-04-11 | 1999-10-25 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JP3739523B2 (ja) * | 1997-04-16 | 2006-01-25 | 富士写真フイルム株式会社 | 反射型２次元マトリクス空間光変調素子 |
| JPH1152429A (ja) * | 1997-06-05 | 1999-02-26 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
| JP3377447B2 (ja) | 1998-03-05 | 2003-02-17 | シャープ株式会社 | 液晶表示パネル及びその製造方法 |
| KR100311530B1 (ko) | 1998-01-08 | 2001-11-15 | 구본준, 론 위라하디락사 | 반사형액정표시소자및그제조방법 |
| KR100255820B1 (ko) | 1998-01-16 | 2000-05-01 | 구본준, 론 위라하디락사 | 액정표시소자 |
| JP3980156B2 (ja) * | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP3230664B2 (ja) | 1998-04-23 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| US6159871A (en) * | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20000045888A (ko) | 1998-12-30 | 2000-07-25 | 김영환 | 저유전율 절연막 형성방법 |
| JP3399869B2 (ja) | 1999-01-21 | 2003-04-21 | シャープ株式会社 | 液晶表示装置 |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6417041B1 (en) | 1999-03-26 | 2002-07-09 | Advanced Micro Devices, Inc. | Method for fabricating high permitivity dielectric stacks having low buffer oxide |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR100543042B1 (ko) | 1999-06-03 | 2006-01-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US6509259B1 (en) | 1999-06-09 | 2003-01-21 | Alliedsignal Inc. | Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices |
| JP2001051297A (ja) | 1999-08-06 | 2001-02-23 | Toshiba Corp | アレイ基板及びその製造方法 |
| US6362028B1 (en) * | 1999-08-19 | 2002-03-26 | Industrial Technology Research Institute | Method for fabricating TFT array and devices formed |
| CN1195243C (zh) | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| US6582777B1 (en) | 2000-02-17 | 2003-06-24 | Applied Materials Inc. | Electron beam modification of CVD deposited low dielectric constant materials |
| US7095460B2 (en) | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| KR20030027302A (ko) | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
-
2002
- 2002-02-25 US US10/083,261 patent/US7095460B2/en not_active Expired - Fee Related
- 2002-02-26 JP JP2002049861A patent/JP2002353465A/ja active Pending
-
2006
- 2006-05-17 US US11/436,073 patent/US7615783B2/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| CN1577090B (zh) * | 2003-06-27 | 2011-03-09 | 三星电子株式会社 | 曝光方法及利用该曝光方法制造用于液晶显示器的薄膜晶体管基片的方法 |
| JP2005062889A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP4732722B2 (ja) * | 2003-08-19 | 2011-07-27 | 三星電子株式会社 | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| TWI404213B (zh) * | 2004-07-27 | 2013-08-01 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| US8089072B2 (en) | 2004-07-27 | 2012-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007025703A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electronics Co Ltd | アレイ基板及びその製造方法並びに表示装置 |
| US7586554B2 (en) | 2005-10-21 | 2009-09-08 | Hitachi Displays, Ltd. | Liquid crystal display device and dielectric film usable in the liquid crystal display device |
| JP2007114560A (ja) * | 2005-10-21 | 2007-05-10 | Hitachi Displays Ltd | 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜 |
| US7969520B2 (en) | 2005-10-21 | 2011-06-28 | Hitachi Displays, Ltd. | Liquid crystal display device and dielectric film usable in the liquid crystal display device |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007165824A (ja) * | 2005-12-15 | 2007-06-28 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR101369758B1 (ko) | 2007-12-08 | 2014-03-05 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
| JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| JP2010192450A (ja) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020117691A1 (en) | 2002-08-29 |
| US20060209223A1 (en) | 2006-09-21 |
| US7615783B2 (en) | 2009-11-10 |
| US7095460B2 (en) | 2006-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002353465A (ja) | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 | |
| JP4403066B2 (ja) | 低誘電率絶縁膜の蒸着方法、これを利用した薄膜トランジスタ及びその製造方法 | |
| JP5466665B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP4657587B2 (ja) | 薄膜トランジスタ表示板 | |
| JP4691681B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2005506711A (ja) | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 | |
| JP2000180898A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2005513808A (ja) | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 | |
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4996789B2 (ja) | 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2006506682A (ja) | Ｌｃｄのｔｆｔ基板及びその製造方法 | |
| KR20030073006A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100750914B1 (ko) | 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878238B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100656917B1 (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100853219B1 (ko) | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100878275B1 (ko) | 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치 | |
| KR100375497B1 (ko) | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070309 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |