TWI404213B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI404213B
TWI404213B TW094125437A TW94125437A TWI404213B TW I404213 B TWI404213 B TW I404213B TW 094125437 A TW094125437 A TW 094125437A TW 94125437 A TW94125437 A TW 94125437A TW I404213 B TWI404213 B TW I404213B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
forming
germanium
photoresist
Prior art date
Application number
TW094125437A
Other languages
English (en)
Other versions
TW200616231A (en
Inventor
Dong-Gyu Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200616231A publication Critical patent/TW200616231A/zh
Application granted granted Critical
Publication of TWI404213B publication Critical patent/TWI404213B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

薄膜電晶體陣列面板及其製造方法
本發明係關於一種薄膜電晶體陣列面板及一種製造其之方法。
主動式顯示裝置(例如，液晶顯示器(LCD)或有機發光二極體(OLED)顯示器)包括複數個排列成一矩陣之像素，每個像素包括多個場產生電極及開關元件。開關元件包括多個具有三個端子、一閘極、一源極及一汲極之薄膜電晶體(TFT)。每一像素之TFT響應閘極信號將資料信號選擇性地傳輸至場產生電極。
該顯示裝置進一步包括用於將信號傳輸至開關元件之複數個信號線，該等信號線包括傳輸閘極信號之閘極線及傳輸資料信號之資料線。
LCD及OLED包括一設置有TFT、場產生電極及信號線之面板，該面板被稱為TFT陣列面板。
TFT陣列面板具有一包括數個導電層及絕緣層之分層結構。閘極線、資料線及場產生電極係使用由絕緣層加以分離之不同導電層而形成。
具有分層結構之TFT陣列面板係藉由使用數個微影步驟並隨後實施蝕刻步驟而製成。由於微影費工費時，故減少於製造TFT面板陣列中所用微影步驟係合意。
本發明提供一種製造一薄膜電晶體陣列面板之方法，其包括：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一歐姆觸點；於該歐姆觸點上形成一資料線及一汲電極；於該資料線及該汲電極上沉積一鈍化層；於該鈍化層上形成一第一光阻劑層；藉由使用第一光阻劑層作為一掩罩來蝕刻該鈍化層及該閘極絕緣層，以暴露汲電極之一部分及基板之一部分；沉積一導電膜；移除該光阻劑層；以於藉由對鈍化層之蝕刻而暴露的該汲電極之部分上形成一像素電極。
該導電膜可包括一設置於第一光阻劑層上之第一部分及一剩餘之第二部分，且對光阻劑層之移除可藉由剝離而移除該導電膜之第一部分。
像素電極可至少部分地直接接觸基板，且基板之暴露部分可包圍汲電極之暴露部分。汲電極之暴露部分及基板之暴露部分可佔據一由閘極線與資料線所界定之區域。
對鈍化層之蝕刻可暴露資料線之一部分，且該方法可進一步包括：於資料線之暴露部分上形成一接觸輔助物。
可在形成像素電極之同時實施接觸輔助物之形成。
閘極絕緣層之形成、半導體層之形成、歐姆觸點之形成及資料線與汲電極之形成可包括：依序沉積一閘極絕緣層、一本徵非晶矽層、一非本徵非晶矽層及一資料導體層；於該資料導體層上形成一第二光阻劑層；藉由使用該第二光阻劑層作為一掩罩依序蝕刻該資料半導體層、非本徵非晶矽層及本徵矽層，以形成一資料半導體、一非本徵半導體層及一本徵半導體層；將第二光阻劑層轉變成一第三光阻劑層；及蝕刻該資料導體及該非本徵半導體層，以形成該資料線和汲電極及歐姆觸點。
可藉由使用一包括一擋光區域、一半透明區域及一光透射區域之光罩形成第二光阻劑層。
部分移除第二光阻劑層以形成該第三光阻劑層可包括灰化。
可使用一單一微影步驟實施閘極絕緣層之形成、半導體層之形成、歐姆觸點之形成、資料線之形成及汲電極之形成。
該資料線及該汲電極可包含Mo或Cr，且該像素電極可包含非晶ITO或IZO。
提供一種製造一薄膜電晶體陣列面板之方法，其包括：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一歐姆觸點；於該歐姆觸點上形成一資料線及一汲電極；於該資料線及該汲電極上沉積一鈍化層；形成一第一光阻劑層；使用第一光阻劑層作為一掩罩來蝕刻鈍化層及閘極絕緣層，以暴露基板之一部分；部分地移除該第一光阻劑層，以形成一第二光阻劑層；使用第二光阻劑層作為一掩罩來蝕刻該鈍化層，以暴露該汲電極之一部分；沉積一導電膜；及移除第二光阻劑層，以於藉由對該鈍化層之蝕刻而暴露的該汲電極之部分上形成一像素電極。
可藉由使用一包括一擋光層、一半透明區域及一光透射區域之光罩形成第一光阻劑層。
部分移除第一光阻劑層以形成第二光阻劑層可包括灰化。
可使用一單一微影步驟來形成半導體層、歐姆觸點、資料線及汲電極。
該導電膜可包括一設置於第二光阻劑層上之第一部分及一剩餘之第二部分，且對第二光阻劑層之移除可藉由剝離來移除導電膜之第一部分。
像素電極可至少部分地直接接觸該基板及該閘極絕緣層。
使用第二光阻劑層作為一掩罩來蝕刻鈍化層可暴露閘極絕緣層之一部分，且一由閘極線與資料線界定之區域除了汲電極之暴露部分及閘極絕緣層之暴露部分外可由基板之暴露部分佔據。
使用第二光阻劑層對鈍化層實施之蝕刻可暴露資料線之一部分，且對第二光阻劑層之移除可包括：於該資料線之暴露部分上形成一接觸輔助物。
閘極絕緣層之形成、半導體層之形成、歐姆觸點之形成及資料線和汲電極之形成可包括：連依續沉積一閘極絕緣層、一本徵非晶矽層、一非本徵非晶矽層及一資料導體層；於該資料導體層上形成一第三光阻劑層；使用該第三光阻劑層作為一掩罩來依序蝕刻該資料導體層、該非本徵非晶矽層及該本徵矽層，以形成一資料導體、一非本徵半導體層及一本徵半導體層；將第三光阻劑層轉變成一第四光阻劑層；及蝕刻該資料導體及該非本質半導體層以形成該資料線、該汲電極及歐姆觸點。
可藉由使用一包括一擋光層、一半透明區域及一光透射區域之光罩形成該第三光阻劑層。
部分移除第三光阻劑層以形成第四光阻劑層可包括灰化。
提供一種薄膜電晶體陣列面板，其包括：一形成於一基板上之閘極線；一形成於該閘極線上之閘極絕緣層；一形成於該閘極絕緣層上之半導體層；至少部分地形成於半導體層上之一資料線及一汲電極，該汲電極包括第一及第二部分；一形成於該資料線及汲電極之第一部分上之鈍化層；及一形成於該基板及汲電極之第二部分上之像素電極，該像素電極具有與該鈍化層之邊緣基本上相合之邊緣。
該鈍化層可具有一暴露該資料線之一部分之接觸孔，且該薄膜電晶體陣列面板可進一步包括一形成於該接觸孔內並具有與該接觸孔邊緣基本上相合之邊緣的接觸輔助物除了位於汲電極下方之一部分外，閘極絕緣層可具有與鈍化層邊緣基本上相合之邊緣。
除了一環繞該汲電極之部分外，閘極絕緣層可具有與鈍化層邊緣基本上相合之邊緣，且環繞汲電極之該部分可暴露。
該閘極絕緣層之暴露部分可由像素電極所覆蓋。
除了設置於資料線與汲電極之間的一部分外，該半導體層可具有與資料線及汲電極基本上相同之平面形狀。
該像素電極可包括一切口。
該薄膜電晶體陣列面板可進一步包括：一儲存電極，其由與閘極線相同之層組成並重疊於像素電極；及一儲存導體，其形成於閘極絕緣層上、連接至像素電極並重疊該儲存電極。
下文將參照其中顯示本發明較佳實施例之隨附圖式更加全面地闡釋本發明。然而，本發明可具體實施為多種不同形式，而不應視為僅限於本文中所闡述之實施例。
為清晰起見，在附圖中誇大了各層及各區域之厚度。通篇中，相同之編號皆指代相同之元件，應瞭解，當提及例如一層、區域或基板等元件係位於另一元件"之上"時，其可直接位於該另一元件之上或其中間可存在介入元件。相反，當稱一元件"直接位於"另一元件"上"時，則不存在介入元件。
下文將參考圖1、2A及2B詳細闡述根據本發明一實施例之一TFT陣列面板。
圖1係一根據本發明一實施例之TFT陣列面板之佈置圖，圖2A係一沿線IIA－IIA'截取的圖1中所示TFT陣列面板之剖視圖，且圖2B係一沿線IIB－IIB'截取的圖1中所示TFT陣列面板之剖視圖。
複數個閘極線121係形成於諸如透明玻璃、塑膠等之絕緣基板110上。閘極線121傳輸閘極信號並大體上沿一橫向方向延伸。如圖1中所示，每一閘極線121包括複數個向上及向下突出之閘電極124。每一閘極線121可進一步包括一具有用於與另一層或一外部驅動電路相接觸之較大面積之端部(未顯示)。一用於產生閘極信號之閘極驅動電路(未顯示)可安裝於一撓性印刷電路(FPC)膜上，該FPC膜可附裝至基板110、直接安裝於基板110上或整合至基板110上。閘極線121可延伸以連接至一可整合於基板110上之驅動電路。
閘極線121可包含：例如，諸如Al及Al合金等含Al金屬、諸如Ag及Ag合金等含Ag金屬、諸如Cu及Cu合金等含Cu金屬、諸如Mo及Mo合金等含Mo金屬、Cr、Ti或Ta。閘極線121可具有一多層式結構，該多層式結構包括兩個具有不同物理性質之導電膜(未顯示)。該兩個薄膜其中之一較佳地包含一低電阻率金屬，該低電阻率金屬包含一含Al金屬、含Ag金屬或含Cu金屬以用於降低信號延遲或電壓降。另一薄膜較佳地包含一諸如含Mo、Cr、Ta或Ti金屬等材料，其與諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等其他材料具有良好的物理、化學及電接觸特性。該兩個膜之組合之較佳實例係一下部Cr膜與一上部Al(合金)膜及一下部Al(合金)膜及一上部Mo(合金)膜。然而，閘極線121可包括不同金屬或導體。
閘極線121之橫向側面相對於基板110之一表面傾斜，且該等側面之傾斜角度介於約30至80度之範圍內。
含氮化矽(SiNx)之閘極絕緣層140係形成於閘極線121上。
複數個含氫化非晶矽(其簡寫為"a－Si")或多晶矽之半導體條151形成於閘極絕緣層140上。每個半導體條151大體上沿縱向方向延伸，且具有複數個向閘電極124分支之突出物154。
複數個歐姆接觸條與島狀物161及165形成於半導體條151上。歐姆接觸條與島狀物161及165可包括經n型雜質(例如，磷)重摻雜之n＋氫化a－Si，或歐姆接觸條及島狀物161及165可包含矽化物。每一歐姆接觸條161具有複數個突出物163，且突出物163及歐姆接觸島狀物165成對地定位於半導體條151之突出物154上。
半導體條151及歐姆觸點161和165之橫向側面相對於基板110之一表面傾斜，且該等側面之傾斜角可介於約30至約80度之範圍內。
複數個資料線171及複數個自資料線171分離之汲電極175形成於歐姆觸點161與165上。
資料線171傳輸資料信號且大體上沿縱向延伸，以相交閘極線121。每一資料線171皆包括複數個向閘電極124突出之源電極173及一具有一用於接觸另一層或一外部驅動電路之較大面積之端部179。一用於產生資料信號之資料驅動電路(未顯示)可安裝於撓性印刷電路(FPC)膜上，該撓性印刷電路膜可附裝至基板110、直接安裝於基板110上或整合於基板110上。資料線171可延伸以連接至一可整合於基板110上之驅動電路。
汲電極175與資料線171分離，且相對於閘電極124而與源電極173對置設置。每一汲電極175包括一寬端部177及一窄端部。源電極173包括一部分地包圍汲電極175之窄端部之凹陷部分。
一閘電極124、一源電極173及一汲電極175連同一半導體條151之一突出物154一起形成一TFT，該TFT具有一形成於設置於源電極173與汲電極175之間的突出物154內之通道。
資料線171及汲電極175可包括一耐火金屬，例如Cr、Mo、Ti、Ta或其合金。資料線171及汲電極175亦可具有一包含一耐火金屬膜(未顯示)及一低電阻率膜(未顯示)之多層結構。一多層結構之較佳實例係一包含一下部Cr/Mo(合金)膜與一上部Al(合金)膜之雙層結構及一下部Mo(合金)膜、一中間Al(合金)膜與一上部Mo(合金)膜之三層結構。然而，資料線171及汲電極175可包含不同金屬或導體。
資料線171及汲電極175具有相對於基板110之一表面傾斜之邊緣剖面，且該等邊緣剖面之傾斜角度可介於約30度至約80度之範圍內。
歐姆觸點161及165僅介於下伏半導體條151與其上之覆蓋導體171及175之間，且降低其中間之接觸電阻。半導體條151具有與資料線171和汲電極175及下伏歐姆觸點161和165幾乎相同之平面形狀。然而，半導體條151之突出物154包括一些暴露部分，該等暴露部分未覆蓋有資料線171及汲電極175。突出物154之該等暴露部分包括若干位於源電極173與汲電極175之間的部分。
鈍化層180形成於資料線171、汲電極175及半導體條151之暴露部分上。鈍化層180可包括一諸如氮化矽或二氧化矽之無機絕緣體。另一選擇係，鈍化層180可包括一有機絕緣體或低介電絕緣體。該有機絕緣體及該低介電絕緣體較佳地具有小於4.0之介電常數。該低介電絕緣體可包括藉由電漿增強化學氣相沉積(PECVD)而形成之a－Si：C：O及a－Si：O：F。用於鈍化層180之有機絕緣體可具有光敏感性，且鈍化層180可具有一平坦表面。鈍化層180可包括一無機絕緣體之下部膜及一有機絕緣體之上部膜，以獲得有機絕緣體之合意絕緣特性，同時防止半導體條151之暴露部分受到有機絕緣體之損害。
鈍化層180具有複數個暴露資料線171之端部179之接觸孔182及複數個位於閘極線121與資料線171所包圍之區域內之開口187。開口187暴露汲電極175之寬端部177。閘極絕緣層140之位於開口187內的未被汲電極175覆蓋之部分亦被移除，以暴露基板110。因此，除了設置於資料線171與汲電極175下方之部分外，閘極絕緣層140可具有與鈍化層180同樣之平面形狀。
複數個像素電極190形成於鈍化層180上之開口187內，且複數個接觸輔助物82形成於接觸孔182內。像素電極190及接觸輔助物82可包括一諸如(非晶)ITO或IZO等透明導體或一諸如Ag、Al或其合金等反射導體。像素電極190及接觸輔助物82之邊界與鈍化層180之邊界相合。
像素電極190係物理及電連接至汲電極175，以使像素電極190自汲電極175接收資料電壓。被供應以資料電壓之像素電極190與一被供應以一共用電壓之對置顯示面板(未顯示)之共用電極(未顯示)協作產生電場，該等電場決定設置於該像素電極與該對置顯示面板(未顯示)上共用電極之間的一液晶層(未顯示)之液晶分子(未顯示)之定向。像素電極190與共用電極形成一電容器，該電容器被稱作"液晶電容器"，其儲存在TFT關斷之後所施加之電壓。
接觸輔助物82經由接觸孔182連接至資料線171之端部179。接觸輔助物82保護端部179並增強端部179與外部裝置間之附著。
當將閘極線121連接至上述另一個層或外部裝置時，可設置複數個接觸孔(未顯示)及接觸孔內之複數個接觸輔助物(未顯示)。
現將參考圖3－11B及圖1－圖2B來詳細闡述一種根據本發明一實施例製造圖1－2B中所示TFT陣列面板之方法。
圖3、6及9係顯示於圖1至2B中之TFT陣列面板根據本發明一實施例處於一TFT陣列面板製造方法之中間步驟中之佈局圖。圖4A係一沿線IVA－IVA'截取的圖3中所示TFT陣列面板之剖視圖，而圖4B係一沿線IVB－IVB'截取的圖3中所示TFT陣列面板之剖視圖。圖5A及5B圖解顯示跟隨圖4A及4B中所示步驟後之步驟，其中圖5A係一沿線IVA－IVA'截取的圖3中所示TFT陣列面板之剖視圖，且圖5B係一沿線IVB－IVB'截取的圖3中所示TFT陣列面板之剖視圖。圖7A係一沿線VIIA－VIIA'截取的圖6中所示TFT陣列面板之剖視圖，且圖7B係一沿線VIIB－VIIB'截取的圖6中所示陣列面板之剖視圖。圖8A及8B圖解顯示跟隨圖7A及7B中所示步驟後之步驟，其中圖8A係一沿線VIIA－VIIA'截取的圖6中所示TFT陣列面板之剖視圖，且圖8B係一沿線VIIB－VIIB'截取的圖6中所示TFT陣列面板之剖視圖。圖10A係一沿線XA－XA'截取的圖9中所示TFT陣列面板之剖視圖，且圖10B係一沿線XB－XB'截取的圖9中所示TFT陣列面板之剖視圖。圖11A及11B圖解顯示跟隨圖10A及10B中所示步驟後之步驟，其中圖11A係一沿線XA－XA'截取的圖9中所示TFT陣列面板之剖視圖，且圖11B係一沿線XB－XB'截取的圖9中所示TFT陣列面板之剖視圖。
參照圖3、4A及4B，藉由(例如)濺鍍將一較佳包含金屬之導電層沉積於一較佳包含透明玻璃之絕緣基板110上。該導電層可具有約1,000至3,000埃之厚度。然後，使導電層經受微影及蝕刻，以形成複數個包含閘電極124之閘極線121。
參照圖5A及5B，藉由使用(例如)CVD等依序沉積一閘極絕緣層140、一本徵a－Si層150及一非本徵a－Si層160。閘極絕緣層140可包含具有約2,000至5,000埃厚度之氮化矽。閘極絕緣層140之沉積溫度較佳地係介於250－450℃之範圍內。
然後，使用(例如)濺鍍沉積一含金屬之導電層170，且於導電層170上塗佈一約1至2微米厚度之光阻劑層40。
透過一光罩(未顯示)曝光光阻劑層40，且顯影光阻劑層40，以使經顯影之光阻劑層具有一位置相依厚度。圖5A及5B中所顯示之光阻劑包含厚度依次減小之複數個第一至第三部分。第一部分42係位於導線區域A上，且第二部分44係位於通道區域B上。第三部分(未編號)係位於剩餘區域C上且基本上具有零厚度，藉此暴露導電層170之下伏部分。依據後續製程步驟中之製程條件調整第二部分44與第一部分42之厚度比率。較佳之情形係，第二部分44之厚度可相等於或小於第一部分42之厚度之一半，且特定而言，等於或小於4,000埃。
可使用數種技術之一(例如)藉由在曝光遮罩上提供半透明區域及光透射區域和擋光不透明區域而獲得該光阻劑層之位置相依厚度。該等半透明區域可具有一狹縫圖案、一點陣圖案、一(或若干)帶有中等透射比或中間厚度之薄膜。當使用一狹縫圖案時，較佳之情形係，該等狹縫之寬度或該等狹縫之間的距離小於微影所用曝光器之解析度。另一實例係使用可回流光阻劑。詳細而言，當藉由使用一僅具有透明區域及不透明區域之正常曝光罩形成一包含回流材料之光阻劑圖案時，即刻使光阻劑層40經受一回流製程以流動至無該光阻劑之區域上，藉以形成多個薄部分。
當使用合適之製程條件時，光阻劑層40之第一部分42及第二部分44之不同厚度使得可選擇性蝕刻下伏層。因此，藉由一系列蝕刻步驟可如圖6、7及7B中所示獲得複數個包含源電極173和端部179之資料線171、複數個包含寬端部177之汲電極175、複數個包含突出物163之歐姆接觸條161、複數個歐姆接觸島狀物165及複數個包含突出物154之半導體條151。
出於闡釋目的，導電層170、非本徵a－Si層160及本徵a－Si層150位於導線區域A上之部分被稱作第一部分，導電層170、非本徵a－Si層160及本徵a－Si層150位於導線區域B上之部分被稱作第二部分，且導電層170、非本徵a－Si層160及本徵a－Si層150位於導線區域C上之部分被稱作第三部分。
形成此一結構之一例示性順序如下：(1)移除導電層170、非本徵a－Si層160及本徵a－Si層150於剩餘區域C上之第三部分；(2)移除光阻劑之第二部分44；(3)移除導電層170及非本徵a－Si層160於通道區域B上之第二部分；及(4)移除光阻劑層之第一部分42。
另一例示性順序如下：(1)移除導電層170之第三部分；(2)移除該光阻劑之第二部分44；(3)移除非本徵a－Si層160及本徵a－Si層150之第三部分；(4)移除導電層170之第二部分；(5)移除該光阻劑之第一部分42；及(6)移除非本徵a－Si層160之第二部分。
由於光阻劑層40之第一部分42厚於第二部分44，故即使當移除光阻劑層之第二部分44時，仍剩餘第一部分42之某些部分。剩餘之第一部分42將具有一減小之厚度，但仍將阻止下伏層被移除或蝕刻。
可在移除非本徵a－Si層160第三部分及本徵a－Si層150之同時或以一單獨之步驟實施對光阻劑層之第二部分44之移除。相似地，可在移除非本徵a－Si層160第二部分之同時或以一單獨步驟實施對光阻劑層之第一部分42之移除。例如，SF6 及HCl或SF6 及O2 之氣體混合物可以基本上相同之蝕刻速率蝕刻光阻劑及a－Si層150和160。
可藉由(例如)灰化來移除剩餘在導電層170上之光阻劑殘餘物。
於第一實例之步驟(3)中或於第二實例之步驟(4)中，用於蝕刻本徵a－Si層150之蝕刻氣體之實例包括CF4 與HCl之氣體混合物及CF4 與O2 之氣體混合物。CF4 及O2 之氣體混合物可提供本徵a－Si層150之均勻蝕刻厚度。
參照圖8A及8B，沉積一鈍化層180且塗佈一正性光阻劑層50。此後，將光罩60對準於基板110，且透過光罩60曝光光阻劑層50。
光罩60包括一透明基板61及一不透明擋光膜62且被劃分成光透射區域TA1及擋光區域BA1。擋光膜62於光透射區域TA1上具有開口。擋光膜62係作為一具有大於預定值寬度之寬區域而存在於擋光區域BA1上。光透射區域TA1經定位以對應於資料線171之端部179及閘極線121與資料線171所包圍之區域。擋光區域BA1經定位以對應於剩餘部分。參照圖8A及8B，曝光光阻劑50面對光透射區域TA1之陰影部分，而不曝光光阻劑50面對擋光區域BA1之部分。
顯影光阻劑50，以保留光阻劑50之未經曝光部分57，如圖9、10A及10B中所示。使用光阻劑之剩餘部分57作為一蝕刻遮罩來蝕刻鈍化層180，以形成暴露汲電極175之寬端部177之若干部分的複數個開口187及暴露資料線171之端部179的複數個接觸孔182。隨後，移除閘極絕緣層140之暴露部分以暴露基板110。
參照圖11A及11B，藉由(例如)濺鍍沉積一較佳包含IZO、ITO或非晶ITO之導電膜90。
導電膜90包括設置於光阻劑57上之第一部分91及剩餘之第二部分92。由於因光阻劑57之厚度緣故光阻劑層57之表面與底面之間的高度差甚大，因此導電薄膜90之第一部分91與第二部分92至少部分地相互分離以於其中間形成間隙。此等間隙至少暴露光阻劑層57之橫向側面之若干部分。
然後，將基板110浸入顯影劑中，以使顯影劑經由光阻劑52之暴露橫向側面而滲入光阻劑57，從而移除光阻劑57。此時，設置於光阻劑57上之導電膜90之第一部分91與光阻劑層57一同脫落，此被稱作"剝離"。作為一結果，僅剩餘導電膜90之第二部分92，以形成圖1、2A及2B中所示之複數個像素電極190及複數個接觸輔助物82。
由於根據一實施例之TFT陣列面板製造方法係使用一個微影步驟同時形成資料線171、汲電極175、半導體151及歐姆觸點161和165且省卻了一用於形成像素電極190及接觸輔助物82之微影步驟，故可簡化製造製程。
現將參考圖13、14及14B詳細闡述根據本發明另一實施例之一TFT陣列面板。
圖12係一根據本發明另一實施例之一TFT陣列面板之佈局圖，圖13A係一沿線XIIIA－XIIIA'截取的圖12中所示TFT陣列面板之剖視圖，而圖13B係一沿線XIIIB－XIIIB'截取的圖12中所示TFT陣列面板之剖視圖。
根據該實施例之TFT陣列面板之分層結構類似於圖1、2A及2B中所示之結構。亦即，複數個包含閘電極124之閘極線121形成於一基板110上。一閘極絕緣層140、複數個包含突出物154之半導體條151和複數個包含突出物163之歐姆接觸條161及複數個歐姆接觸島狀物165依序形成於其上。複數個包含源電極173及端部179之資料線171及複數個包含寬端部177之汲電極175形成於歐姆觸點161和165上。鈍化層180形成於其上。複數個接觸孔182及複數個開口187形成於鈍化層180內。複數個像素電極190及複數個接觸輔助物82分別形成於開口187及接觸孔182內。
與圖1、2A及2B中所顯示之TFT陣列面板不同，閘極絕緣層140於開口187中環繞汲電極175之部分被暴露。
現將參考圖14至18B及圖12至13B來詳細闡述根據本發明一實施例製造圖12至13B中所示TFT陣列面板之方法。
圖14A及14B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的分別處於根據本發明一實施例之TFT陣列面板製造製程之中間步驟中的圖12至13B中所示TFT陣列面板之剖視圖，圖15A及15B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'線截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖14A及14B中所示步驟後之步驟，圖16A及16B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖15A及15B中所示步驟後之步驟，圖17A及17B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖16A及16B中所示步驟後之步驟，及圖18A及18B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖17A及17B中所示步驟後之步驟。
參照圖14A及14B，如參照圖3至7B所述，形成複數個包含閘電極124之閘極線121、一閘極絕緣層140、複數個包含突出物154之半導體條151、複數個包含突出物163之歐姆接觸條161、複數個歐姆接觸島狀物165、複數個包含源電極173及端部179之資料線171及複數個包含寬端部177之源電極175。
隨後，沉積一鈍化層180，且於其上塗佈一正性光阻劑層70。此後，將一光罩65對凖於基板110。
光罩65包括一透明基板66及一不透明擋光膜67且被劃分成光透射區域TA2、擋光區域BA2及半透明區域SA。擋光膜67於光透射區域TA2上具有開口且於半透明區域SA內具有狹縫。該等開口及狹縫係藉由其相對於一預定值之寬度來界定。彼等寬度大於預定值者被稱作開口，而彼等寬度小於預定值者被稱作狹縫。半透明區域SA經定位以對應於閘極線171之端部179及包含寬端部177及其週邊區域之汲電極175之部分。光透射區域TA2經定位以對應於除對應於半透明區域SA之部分外的閘極線121及資料線171所包圍之區域。擋光區域BA2對應於剩餘部分。
如圖15A及15B中所顯示，透過光罩65曝光光阻劑層70，且顯影光阻劑層70，以使第一部分72及較第一部分72薄之第二部分74留存下來。於圖14A及14B中，光阻劑層70之陰影部分係表示於顯影後擬移除之部分。參考編號76表示面對半透明區域SA之部分中擬於顯影後移除之部分。
參照圖15A及15B，使用光阻劑層70之剩餘部分72及74作為一蝕刻遮罩來蝕刻鈍化層180及閘極絕緣層140，藉以暴露基板110。
參照圖16A及16B，藉由(例如)灰化來移除光阻劑層70之薄部分74且減小厚部分52之厚度以形成一光阻劑部分77。
參照圖17A及17B，使用光阻劑層77部分作為一蝕刻遮罩來蝕刻鈍化層180，以形成暴露汲電極175之若干部分、設置於汲電極175周圍之閘極絕緣層140之若干部分的複數個開口及暴露資料線179之端部179的複數個接觸孔182。
參照圖18A及18B，藉由濺鍍等沉積一較佳含IZO、ITO或非晶ITO之導電膜90。導電膜90包括設置於光阻劑77上之第一部分91及剩餘之第二部分92。藉由剝離來移除光阻劑77及位於其上之導電膜90之第一部分91，以形成圖12、13A及13B中所示之複數個像素電極190及複數個接觸輔助物82。
閘極絕緣層140係暴露於汲電極175之附近。因此，閘極絕緣層140之上表面於汲電極175上表面與基板110上表面之間提供一中間過渡表面。因此，可避免像素電極層190自汲電極175邊緣之斷開。
由於根據該實施例之TFT陣列面板製造方法亦使用一單一微影步驟同時形成資料線171、汲電極175、半導體151及歐姆觸點161和165且省卻一用於形成像素電極190及接觸輔助物82之單獨微影步驟，故可簡化製造製程。
圖1至11B中所顯示之TFT陣列面板及其製造方法之諸多上述特徵亦可適用於圖12至18B中所示TFT陣列面板及其製造方法。
現將參考圖19及20詳細闡述根據本發明另一實施例之TFT陣列面板。
圖19係一根據本發明另一實施例之TFT陣列面板之佈局圖，圖20係一沿線XX－XX'截取的圖19中所示TFT陣列面板之剖視圖。
根據該實施例之TFT陣列面板之分層結構與圖1、2A及2B中所示TFT陣列面板之分層結構類似。亦即，複數個包含閘電極124之閘極線121形成於基板110上。於其上依序形成一閘極絕緣層140、複數個包含突出物154之半導體條151和複數個包含突出物163之歐姆接觸條161及複數個歐姆接觸島狀物165。複數個包含源電極173與端部179之資料線171及複數個汲電極175形成於電阻性觸點161及165上。一鈍化層180形成於其上。複數個接觸孔182及複數個開口187形成於鈍化層180內。複數個像素電極190及複數個接觸輔助物82分別形成於開口187及接觸孔182內。
與圖1、2A及2B中所示TFT陣列面板不同，每一像素電極190具有一切口191，且鈍化層180包括若干設置於切口191內之部分。
另外，根據該實施例之TFT陣列面板進一步包括複數個與閘極線121設置於同一層上之儲存電極線131。儲存電極線131大體上平行於閘極線121延伸並被供應一預定電壓(例如共用電壓)，該電壓被施加至一共用電極面板(未顯示)上之共用電極(未顯示)。每一儲存電極線131包括複數個擴展部分137，該等擴展部分橫向延伸跨過基板110之表面(如圖19中之透視圖所示，其向上並向下突出)且重疊像素電極190。
複數個儲存導體178形成於閘極絕緣層140上。儲存導體178接觸像素電極190且重疊儲存電極線131之擴展部分137，以使儲存導體178覆蓋擴展部分137之全寬度。複數個半導體島狀物157及複數個歐姆接觸島狀物167依序形成於儲存導體178下方，且基本上具有與儲存導體178相同之平面形狀。
儲存電極線131及連接至像素電極190之儲存導體178形成儲存電容器以用於提高像素電極190與共用電極所形成之液晶電容器之電荷儲存能力。
再者，每一閘極線121皆包括一端部129，該端部具有一用於接觸另一個層或一外部驅動電路之大面積。鈍化層180及閘極絕緣層140具有複數個暴露閘極線121之端部129之接觸孔181，且複數個接觸輔助物81形成於接觸孔181內。
製造圖19及20中所示TFT陣列面板之方法與製造圖1至11B中所示TFT陣列面板之方法類似。然而，該方法之不同之處在於：儲存電極線131係與閘極線121一同形成。另外，儲存導體178、半導體島狀物157及歐姆接觸島狀物167係與資料線171、汲電極175、半導體條151及歐姆觸點161和165一同形成。閘極線121之端部129上之接觸孔181係與接觸孔182及開口187一同形成，且接觸輔助物81係與像素電極190及接觸輔助物82一同形成。
圖1至11B中所示TFT陣列面板及其製造方法之諸多上述特徵亦可適用於圖19及20中所示之TFT陣列面板及其製造方法。
如上所述，像素電極及連接汲電極與像素電極之接觸孔係使用一單一微影步驟形成。相應地，可省卻一用於形成像素電極之單獨微影步驟以簡化該製造製程，藉以減少製造時間及成本。
本發明可用於任何顯示裝置，包括(例如)LCD及OLED顯示器。OLED顯示器之每個像素皆包括至少兩個薄膜電晶體，其中包括連接至閘極線及資料線之第一薄膜電晶體，及連接至像素電極之第二薄膜電晶體。每一像素還包括一設置於像素電極與共用電極之間的有機發光層。
雖然上文已詳細闡釋本發明之較佳實施例，但應清楚地瞭解，熟習此項技術者可構想出對本文教示之基本發明概念之多種改變及/或修改，此等改變及/或修改仍將屬於隨附申請專利範圍所界定的本發明之精神及範疇內。
40．．．光阻劑層
42．．．第一部分
44．．．第二部分
50．．．正性光阻劑層/光阻劑層
57．．．光阻劑層/部分
60．．．光罩
61．．．透明基板
62．．．擋光層
65．．．光罩
66．．．透明基板
67．．．擋光膜
70．．．光阻劑層
72．．．第一部分/剩餘部分
74．．．第二部分/剩餘部分
76．．．部分
77．．．光阻劑部分
81．．．接觸輔助物
82．．．接觸輔助物
90．．．導電膜
91．．．第一部分
92．．．第二部分
110．．．基板
121．．．閘極線
124．．．閘電極
129．．．閘極線端部
131．．．儲存電極線
137．．．擴展部分
140．．．閘極絕緣層
150．．．本徵a－Si層
151．．．半導體條/半導體
154．．．突出物
157．．．半導體島狀物
160．．．非本徵a－Si層
161．．．歐姆接觸條/歐姆觸點
163．．．突出物/歐姆觸點
165．．．歐姆島狀物/歐姆觸點
167．．．歐姆接觸島狀物
170．．．導電層
171．．．資料線/覆蓋半導體
173．．．源電極
175．．．汲電極
177．．．寬端部/汲電極
178．．．儲存導體
179．．．資料線端部
180．．．鈍化層
181．．．接觸孔
182．．．接觸孔
187．．．開口
190．．．像素電極
191．．．切口
藉由參照附圖詳細闡釋本發明之實施例，將使本發明更加明晰，附圖中：圖1係一根據本發明一實施例之TFT陣列面板之佈局圖圖2A係一沿線IIA－IIA'截取的圖1中所示TFT陣列面板之剖視圖；圖2B係一線IIB－IIB'截取的圖1中所示TFT陣列面板沿之剖視圖；圖3、6及9係圖1至2B中所示TFT陣列面板處於根據本發明一實施例之TFT陣列面板製造方法之中間步驟中之佈局圖。圖4A係一沿線IVA－IVA'截取的圖3中所示TFT陣列面板之剖視圖；圖4B係一沿線IVB－IVB'截取的圖3中所示TFT陣列面板之剖視圖；圖5A及5B圖解闡釋跟隨圖4A及4B中所示步驟後之步驟，其中圖5A係一沿線IVA－IVA'截取的圖3中所示TFT陣列面板之剖視圖，及圖5B係一沿線IVB－IVB'截取的圖3中所示TFT陣列面板之剖視圖；圖7A係一沿線VIIA－VIIA'截取的圖6中所示TFT陣列面板之剖視圖；圖7B係一沿線VIIB－VIIB'截取的圖6中所示陣列面板之剖視圖；圖8A及8B圖解闡釋跟隨圖7A及7B中所示步驟後之步驟，其中圖8A係一沿線VIIA－VIIA'截取的圖6中所示TFT陣列面板之剖視圖，且圖8B係一沿線VIIB－VIIB'截取的圖6中所示TFT陣列面板之剖視圖；圖10A係一沿線XA－XA'截取的圖9中所示TFT陣列面板之剖視圖；圖10B係一沿線XB－XB'截取的圖9中所示TFT陣列面板之剖視圖；圖11A及11B圖解闡釋跟隨圖10A及10B中所示步驟後之步驟，其中圖11A係一沿線XA－XA'截取的圖9中所示TFT陣列面板之剖視圖，且圖11B係一沿線XB－XB'截取的圖9中所示TFT陣列面板之剖視圖；圖12係一根據本發明另一實施例之TFT陣列面板之佈局圖；圖13A係一沿線XIIIA－XIIIA'截取的圖12中所示TFT陣列面板之剖視圖；圖13B係一沿線XIIIB－XIIIB'截取的圖12中所示TFT陣列面板之剖視圖；圖14A及14B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板分別處於根據本發明一實施例之TFT陣列面板製造製程之中間步驟中之剖視圖；圖15A及15B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'線截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖14A及14B中所示步驟後之步驟；圖16A及16B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖15A及15B中所示步驟後之步驟；圖17A及17B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖16A及16B中所示步驟後之步驟；圖18A及18B係沿線XIIIA－XIIIA'及XIIIB－XIIIB'截取的圖12至13B中所示TFT陣列面板之剖視圖，其圖解闡釋跟隨圖17A及17B中所示步驟後之步驟；圖19係一根據本發明另一實施例之TFT陣列面板之佈局圖；及圖20係一沿線XX－XX'截取的圖19中所示TFT陣列面板之剖視圖。
57．．．光阻劑層/部分
90．．．導電膜
91．．．第一部分
92．．．第二部分
110．．．基板
124．．．閘電極
140．．．閘極絕緣層
151．．．半導體條/半導體
154．．．突出物
161．．．歐姆接觸條/歐姆觸點
163．．．突出物/歐姆觸點
165．．．歐姆島狀物/歐姆觸點
171．．．資料線/覆蓋半導體
173．．．源電極
175．．．汲電極
180．．．鈍化層
187．．．開口

Claims (32)

  1. 一種製造一薄膜電晶體陣列面板之方法，該方法包括：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一歐姆觸點；於該歐姆觸點上形成一資料線及一汲電極；於該資料線及該汲電極上沉積一鈍化層；於該鈍化層上形成一第一光阻劑層；使用該第一光阻劑層作為一遮罩來蝕刻該鈍化層及該閘極絕緣層，以暴露該汲電極之一部分及該基板之一部分；在該汲電極之該部分上、該基板之藉由該鈍化層之該蝕刻而暴露之該部分上、及該第一光阻劑層上沉積一導電膜；及移除該第一光阻劑層，以於該汲電極因該鈍化層之該蝕刻而暴露之部分上形成一像素電極，其中該像素電極之至少一部分直接接觸該基板。
  2. 如請求項1之方法，其中：該導電膜包括一設置於該第一光阻劑層上之第一部分及一剩餘之第二部分；及該第一光阻劑層之該移除以剝離方式移除該導電膜之該第一部分。
  3. 如請求項1之方法，其中該基板之該暴露部分包圍該汲 電極之該暴露部分。
  4. 如請求項3之方法，其中該汲電極之該暴露部分及該基板之該暴露部分佔據一由該閘極線及該資料線加以界定之區域。
  5. 如請求項1之方法，其中該鈍化層之該蝕刻暴露該資料線之一部分，且其進一步包括：於該資料線之該暴露部分上形成一接觸輔助物。
  6. 如請求項5之方法，其中該接觸輔助物之該形成係與該像素電極之該形成同時實施。
  7. 如請求項1之方法，其中該閘極絕緣層之該形成、該半導體層之該形成、該歐姆觸點之該形成及該等資料線與該等汲電極之該形成包括：依序沉積一閘極絕緣層、一本徵非晶矽層、一非本徵非晶矽層及一資料導體層；於該資料導體層上形成一第二光阻劑層；使用該第二光阻劑層作為一遮罩來依序蝕刻該資料導體層、該非本徵非晶矽層及本徵矽層，以形成一資料導體、一非本徵半導體層及一本徵半導體層；將該第二光阻劑層轉變成一第三光阻劑層；及蝕刻該資料導體及該非本徵半導體層，以形成該資料線和該汲電極及歐姆觸點。
  8. 如請求項7之方法，其中藉由使用一包括一擋光區域、一半透明區域及一光透射區域之光罩形成該第二光阻劑 層。
  9. 如請求項8之方法，其中該第二光阻劑層至該第三光阻劑層之轉變包括灰化。
  10. 如請求項1之方法，其中使用單一微影步驟實施該閘極絕緣層之該形成、該半導體層之該形成、該歐姆觸點之該形成及該汲電極之該形成。
  11. 如請求項1之方法，其中該資料線及該汲電極包含Mo或Cr。
  12. 如請求項1之方法，其中該像素電極包含非晶ITO或IZO。
  13. 一種製造一薄膜電晶體陣列面板之方法，該方法包括：在一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一歐姆觸點；於該歐姆觸點上形成一資料線及一汲電極；於該資料線及該汲電極上沉積一鈍化層；形成一第一光阻劑層；使用該第一光阻劑層作為一遮罩來蝕刻該鈍化層及該閘極絕緣層，以暴露該基板之一部分；將該第一光阻劑層轉變為一第二光阻劑層；使用該第二光阻劑層作為一遮罩來蝕刻該鈍化層以暴露該汲電極之一部分；沉積一導電膜；及 移除該第二光阻劑層，以於該汲電極因該鈍化層之該蝕刻而暴露之部分上形成一像素電極。
  14. 如請求項13之方法，其中藉由使用一包括一擋光區域、一半透明區域及一光透射區域之光罩形成該第一光阻劑層。
  15. 如請求項13之方法，其中該第一光阻劑層至該第二光阻劑層之該轉變包括灰化。
  16. 如請求項13之方法，其中使用一單一微影步驟形成該半導體層、該歐姆觸點、該資料線及該汲電極。
  17. 如請求項13之方法，其中：該導電膜包括一設置於該第二光阻劑層上之第一部分及一剩餘之第二部分；及該第二光阻劑層之該移除以剝離方式移除該導電膜之該第一部分。
  18. 如請求項13之方法，其中該像素電極直接接觸該基板及該閘極絕緣層。
  19. 如請求項18之方法，其中：使用該第二光阻劑層作為一遮罩對該鈍化層之該蝕刻暴露該閘極絕緣層之一部分；及除該汲電極之該暴露部分及該閘極絕緣層之該暴露部分外，該閘極線與該資料線所界定之一區域係由該基板之該暴露部分所佔據。
  20. 如請求項13之方法，其中：使用該第二光阻劑層對該鈍化層之該蝕刻暴露該資料 線之一部分；及該第二光阻劑層之該移除包括於該資料線之該暴露部分上形成一接觸輔助物。
  21. 如請求項13之方法，其中該閘極絕緣層之該形成、該半導體層之該形成、該歐姆觸點之該形成及該等資料線及該等汲電極之該形成包括：依序沉積一閘極絕緣層、一本徵非晶矽層、一非本徴非晶矽層及一資料導體層；於該資料導體層上形成一第三光阻劑層；使用該第三光阻劑層作為一遮罩來依序蝕刻該資料導體層、該非本徵非晶矽層及該本徵矽層，以形成一資料導體、一非本徵半導體層及一本徵半導體層；部分地移除該第三光阻劑層，以形成一第四光阻劑層；及蝕刻該資料導體及該非本徵半導體層以形成該資料線、該汲電極及歐姆觸點。
  22. 如請求項21之方法，其中藉由使用一包括一擋光區域、一半透明區域及一光透射區域之光罩形成該第三光阻劑層。
  23. 如請求項21之方法，其中該第三光阻劑層之該部分移除以形成該第四光阻劑層包括灰化。
  24. 一種薄膜電晶體陣列面板，其包括：一形成於一基板上之閘極線；一形成於該資料線上之閘極絕緣層； 一形成於該閘極絕緣層上之半導體層；一形成於該半導體層上之資料線及一汲電極，該汲電極包括第一及第二部分；一形成於該資料線及該汲電極之該第一部分上之鈍化層；及一直接形成於該基板及該汲電極之該第二部分上之像素電極，該像素電極具有與該鈍化層之邊緣相合之邊緣。
  25. 如請求項24之薄膜電晶體陣列面板，其中：該鈍化層具有一暴露該資料線之一部分之接觸孔；及該薄膜電晶體陣列面板進一步包括一接觸輔助物，該接觸輔助物形成於該接觸孔內並具有與該接觸孔邊緣大體上相合之邊緣。
  26. 如請求項24之薄膜電晶體陣列面板，其中除一位於該汲電極下方之部分外，該閘極絕緣層具有與該鈍化層之邊緣大體上相合之邊緣。
  27. 如請求項24之薄膜電晶體陣列面板，其中：除一環繞該汲電極之部分外，該閘極絕緣層具有與該鈍化層之邊緣大體上相合之邊緣；及環繞該電極之該部分被暴露。
  28. 如請求項27之薄膜電晶體陣列面板，其中該閘極絕緣層之該暴露部分覆蓋有該像素電極。
  29. 如請求項24之薄膜電晶體陣列面板，其中除設置於該資料線與該汲電極之間的一部分外，該半導體層具有與該 資料線及該汲電極大體上相同之平面形狀。
  30. 如請求項24之薄膜電晶體陣列面板，其中該像素電極包括一切口。
  31. 如請求項30之薄膜電晶體陣列面板，其進一步包括一由與該資料線相同之層組成並重疊該像素電極之儲存電極。
  32. 如請求項31之薄膜電晶體陣列面板，其進一步包括一形成於該閘極絕緣層上、連接至該像素電極並重疊該儲存電極之儲存導體。
TW094125437A 2004-07-27 2005-07-27 薄膜電晶體陣列面板及其製造方法 TWI404213B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058707A KR101112538B1 (ko) 2004-07-27 2004-07-27 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200616231A TW200616231A (en) 2006-05-16
TWI404213B true TWI404213B (zh) 2013-08-01

Family

ID=35732847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094125437A TWI404213B (zh) 2004-07-27 2005-07-27 薄膜電晶體陣列面板及其製造方法

Country Status (5)

Country Link
US (2) US7749824B2 (zh)
JP (1) JP5106762B2 (zh)
KR (1) KR101112538B1 (zh)
CN (1) CN1728363B (zh)
TW (1) TWI404213B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8871298B2 (en) 2006-02-08 2014-10-28 3M Innovative Properties Company Method for manufacturing on a film substrate at a temperature above its glass transition
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
CN100456089C (zh) * 2006-03-09 2009-01-28 北京京东方光电科技有限公司 一种液晶显示器阵列基板的像素结构及其制造方法
TWI308799B (en) * 2006-03-17 2009-04-11 Innolux Display Corp Tft substrate and method of fabricating the same
KR101240652B1 (ko) 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN100428480C (zh) * 2006-06-07 2008-10-22 友达光电股份有限公司 像素结构及其制造方法
CN100433337C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种防止dgs的像素电极结构及其制造方法
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN101494228B (zh) * 2006-08-07 2010-09-15 友达光电股份有限公司 阵列基板
KR101300183B1 (ko) 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408812B (zh) 2007-12-10 2013-09-11 Au Optronics Corp 畫素結構的製作方法
TWI356499B (en) 2007-12-10 2012-01-11 Au Optronics Corp Method for fabricating pixel structure
CN102903678A (zh) * 2007-12-26 2013-01-30 友达光电股份有限公司 像素结构的制作方法
CN102097390B (zh) * 2007-12-26 2013-04-24 友达光电股份有限公司 像素结构的制作方法
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
TWI424387B (zh) * 2010-03-31 2014-01-21 Au Optronics Corp 顯示面板封裝結構及其製造方法
WO2013061381A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及び薄膜半導体装置の製造方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
TWI513002B (zh) * 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
TWI555169B (zh) * 2014-11-28 2016-10-21 友達光電股份有限公司 驅動電路結構及其製作方法
CN104810376A (zh) * 2015-04-29 2015-07-29 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法、显示面板及显示装置
CN110993619B (zh) 2019-12-04 2022-09-02 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978058A (en) * 1997-08-22 1999-11-02 Frontec Incorporated Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001319876A (ja) * 2000-03-13 2001-11-16 Samsung Electronics Co Ltd 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法
US20020021403A1 (en) * 2000-06-21 2002-02-21 Kim Jong-Woo Liquid crystal display device and method of fabricating the same
US20020176032A1 (en) * 2001-05-18 2002-11-28 Nec Corporation Active matrix substrate for liquid crystal display and its fabrication
JP2002353465A (ja) * 2001-02-26 2002-12-06 Samsung Electronics Co Ltd 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
US6632115B1 (en) * 1998-12-10 2003-10-14 International Business Machines Corporation Method for forming transparent conductive film using chemically amplified resist
KR20040006179A (ko) * 2002-07-11 2004-01-24 삼성전자주식회사 박막 트랜지스터 기판
JP2004056153A (ja) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20040106238A1 (en) * 2002-10-03 2004-06-03 Han-Chung Lai [pixel structure and fabricating method thereof]
KR20040062013A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2004057416A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Liquid crystal displays

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
JPH0480917A (ja) * 1990-07-24 1992-03-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05257167A (ja) * 1992-03-12 1993-10-08 Hitachi Ltd Ｔｆｔ−ｌｃｄの製造方法
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
DE69515788T2 (de) * 1994-10-21 2000-09-07 Ngk Insulators Ltd Ein-Lagenresist Abhebeverfahren zur Erzeugung eines Musters auf einem Träger
JPH08321486A (ja) * 1995-05-24 1996-12-03 Sony Corp 金属膜のパターン形成方法
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH09186159A (ja) * 1996-01-08 1997-07-15 Canon Inc 半導体素子用電極、該電極を有する半導体装置及びその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
TWI237395B (en) * 2004-02-27 2005-08-01 Au Optronics Corp Method of fabricating thin film transistor array substrate and stacked thin film structure
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
HU226031B1 (hu) * 2005-02-25 2008-03-28 Laszlo Dr Polgar Logikai táblás társasjáték és szerencsejáték jellegû társasjáték

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978058A (en) * 1997-08-22 1999-11-02 Frontec Incorporated Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
US6632115B1 (en) * 1998-12-10 2003-10-14 International Business Machines Corporation Method for forming transparent conductive film using chemically amplified resist
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001319876A (ja) * 2000-03-13 2001-11-16 Samsung Electronics Co Ltd 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法
US20020021403A1 (en) * 2000-06-21 2002-02-21 Kim Jong-Woo Liquid crystal display device and method of fabricating the same
US6744486B2 (en) * 2000-06-21 2004-06-01 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2002353465A (ja) * 2001-02-26 2002-12-06 Samsung Electronics Co Ltd 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
US20020176032A1 (en) * 2001-05-18 2002-11-28 Nec Corporation Active matrix substrate for liquid crystal display and its fabrication
KR20040006179A (ko) * 2002-07-11 2004-01-24 삼성전자주식회사 박막 트랜지스터 기판
JP2004056153A (ja) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20040106238A1 (en) * 2002-10-03 2004-06-03 Han-Chung Lai [pixel structure and fabricating method thereof]
WO2004057416A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Liquid crystal displays
KR20040062013A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20040129943A1 (en) * 2002-12-31 2004-07-08 Yoo Soon Sung Thin film transistor array substrate and manufacturing method of the same
CN1514468A (zh) * 2002-12-31 2004-07-21 Lg.飞利浦Lcd有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
CN1728363A (zh) 2006-02-01
JP2006049889A (ja) 2006-02-16
US7749824B2 (en) 2010-07-06
JP5106762B2 (ja) 2012-12-26
CN1728363B (zh) 2012-04-18
US20060024895A1 (en) 2006-02-02
US8089072B2 (en) 2012-01-03
KR20060010116A (ko) 2006-02-02
KR101112538B1 (ko) 2012-03-13
US20110233551A1 (en) 2011-09-29
TW200616231A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
TWI404213B (zh) 薄膜電晶體陣列面板及其製造方法
US7172913B2 (en) Thin film transistor array panel and manufacturing method thereof
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US8405082B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070082434A1 (en) Manufacturing of thin film transistor array panel
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
US7776633B2 (en) Thin film transistor array panel and method of manufacture
US8143621B2 (en) Active type display device
US7846784B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20060081468A (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees