KR20060122119A - 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 - Google Patents
표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 Download PDFInfo
- Publication number
- KR20060122119A KR20060122119A KR1020050044112A KR20050044112A KR20060122119A KR 20060122119 A KR20060122119 A KR 20060122119A KR 1020050044112 A KR1020050044112 A KR 1020050044112A KR 20050044112 A KR20050044112 A KR 20050044112A KR 20060122119 A KR20060122119 A KR 20060122119A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- thin film
- film transistor
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 89
- 238000003860 storage Methods 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- QRRWWGNBSQSBAM-UHFFFAOYSA-N alumane;chromium Chemical compound [AlH3].[Cr] QRRWWGNBSQSBAM-UHFFFAOYSA-N 0.000 description 1
- UNQHSZOIUSRWHT-UHFFFAOYSA-N aluminum molybdenum Chemical compound [Al].[Mo] UNQHSZOIUSRWHT-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터 표시판의 신뢰성을 향상하는 것이다. 기판 위에 금속층을 형성하는 단계, 상기 금속층 위에 감광막을 형성하는 단계, 그리고 상기 감광막을 마스크로 삼아 상기 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하며, 상기 감광막은 끝 부분에서 소정 지점까지는 상기 금속층에 대한 표면의 기울기가 점점 커진다. 이에 따라 금속 배선의 측면 경사각을 약 45˚ 내지 60˚정도로 완만하게 하여 상부층의 밀착도를 높일 수 있고 들뜸(lifting) 현상을 방지하여 금속 배선의 쇼트를 방지할 수 있으므로 박막 트랜지스터 표시판의 신뢰성이 향상될 수 있다.
박막트랜지스터, 측면경사각, 금속 배선
Description
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 선, III-III' - III'-III'' 선을 따라 자른 단면도이고,
도 4, 도 8, 도 10 및 도 13은 도 1, 도 2 및 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 5a 및 도 5b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도이고,
도 6a 및 도 6b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도로서 각각 도 5a 및 도 5b의 다음 단계에서의 도면이고,
도 7a 및 도 7b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도로서 각각 도 6a 및 도 6b의 다음 단계에서의 도 면이고,
도 9a 및 도 9b는 도 8의 트랜지스터 표시판을 각각 IXa-IXa 선, IXb-IXb' - IXb'-IXb'' 선을 따라 자른 단면도이고,
도 11a 및 도 11b는 도 10의 박막 트랜지스터 표시판을 각각 XIa-XIa 선, XIb-XIb' - XIb'-XIb'' 선을 따라 자른 단면도이고,
도 12a 및 도 12b는 도 10의 박막 트랜지스터 표시판을 각각 XIa-XIa 선, XIb-XIb' - XIb'-XIb'' 선을 따라 자른 단면도로서 각각 도 11a 및 도 11b의 다음 단계에서의 도면이고,
도 14a 및 도 14b는 도 13의 박막 트랜지스터 표시판을 각각 XIVa-XIVa 선, XIVb-XIVb' - XIVb'-XIVb'' 선을 따라 자른 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110: 절연 기판 121: 게이트선
124a: 게이트 전극 131: 유지 전극선
137: 유지 전극 140: 게이트 절연막
153a: 소스 영역 154a: 채널 영역
155a: 드레인 영역 171: 데이터선
173a: 소스 전극 175a: 드레인 전극
191: 화소 전극
본 발명은 표시 장치용 배선의 제조 방법 및 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
이러한 박막 트랜지스터에서 게이트선 및 데이터선 등의 금속 배선은 표시 장치의 면적이 점차적으로 대형화됨에 따라 길이가 점점 길어진다. 이에 따라, 낮은 저항을 가지는 금속 배선을 구현하기 위해 저저항 금속을 사용한다. 그러나 저저항 금속은 접촉 특성이 낮아 박막 트랜지스터의 특성을 저하할 수 있어 근래에는 주로 물리적 성질이 다른 금속을 하부막 및 상부막으로 하는 다층막 구조로 금속 배선을 만든다.
한편, 다층막 구조의 경우, 상하부 금속 간의 식각 특성의 차이 및 식각액과의 상대적인 반응 정도에 따라 금속층의 단부에 돌기(tip)가 형성되거나 역경사 구조로 형성된다. 그리고 기존 공정에 의해 형성된 금속 배선은 측면 경사각, 즉 테이퍼 구조가 완만하지 못하다. 이 경우, 후속 공정에서 형성되는 막과 금속 배선 사이의 접촉이 불량하여 들뜸(lifting) 현상이 생기고 이에 따라 금속 배선의 단락이 발생할 수 있다. 이로 인하여 박막 트랜지스터 표시판의 신뢰성이 저하할 수 있다.
따라서, 본 발명의 기술적 과제는 박막 트랜지스터 표시판의 신뢰성을 향상하는 것이다.
본 발명에 따른 표시 장치용 배선 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법은 기판 위에 금속층을 형성하는 단계, 상기 금속층 위에 감광막을 형성하는 단계, 그리고 상기 감광막을 마스크로 삼아 상기 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하며, 상기 감광막은 끝 부분에서 소정 지점까지는 상기 금속층에 대한 표면의 기울기가 점점 커진다.
상기 금속층은 다층 구조를 포함할 수 있다.
기판, 상기 기판 위에 제1 금속층을 적층하는 단계, 상기 제1 금속층 위에 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 상기 제1 금속층을 패터닝하여 게이트선을 형성하는 단계, 상기 게이트선 위에 절연막을 형성하는 단계, 상기 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 제2 금속층을 적 층하는 단계, 상기 제2 금속층 위에 제2 감광막을 형성하는 단계, 그리고 상기 제2 감광막을 마스크로 상기 제2 금속층을 패터닝하여 데이터선을 형성하는 단계를 포함하며, 상기 제1 또는 제2 감광막은 끝 부분에서 소정 지점까지 상기 금속층에 대한 표면의 기울기가 커진다.
상기 제1 및 제2 금속층은 다층 구조로 형성할 수 있다.
상기 데이터선 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시 판의 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 선, III-III' - III'-III'' 선을 따라 자른 단면도이고,
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막, 즉 하부막과 그 위의 상부막을 포함한다. 하부막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 등으로 만들어진다. 이와는 달리, 상부막은 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 금속, 이를테면 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속 및 그 질화물, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등으로 만들어진다. 이러한 조합의 좋은 예로는 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다.
그러나 상부막이 접촉 특성이 우수한 물질로, 하부막이 저저항 물질로 만들어질 수도 있으며 이 경우 게이트선(121) 끝 부분(129)의 상부막(129q) 일부가 제거되어 하부막(129p)이 노출될 수 있다. 또한, 게이트선(121) 및 유지 전극선(131)은 앞서 언급한 여러 물질들을 포함하는 단일막 구조를 가질 수 있으며 이외에도 여러 가지 다양한 여러 가지 금속 또는 도전체로 만들어질 수 있다.
도 2 및 도 3에서 게이트 전극(124), 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 유지 전극선(131) 에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
본 발명에서의 게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 45° 내지 약 60°이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
한편, 앞서 설명한 바와 같이, 게이트선(121) 및 유지 전극선(131)의 측면 경사각이 완만함에 따라 게이트 절연막(140)이 게이트선(121)에 밀착되어 들뜸(lifting) 현상을 방지하고 게이트선(121)의 단락을 방지할 수 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 163, 165)가 형성되어 있다. 저항성 접촉 부재(161, 163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161,165) 및 게이트 절연막(140)위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 드레인 전극(175)은 물리적 성질이 다른 두 개의 도전막, 즉 하부막(171p, 175p)과 그 위의 상부막(171q, 175q)을 포함한다. 상부막(171q, 175q)은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지고, 하부막(171p, 175p)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하다. 이러한 조합의 좋은 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막을 들 수 있으며, 드레인 전극(175)의 상부막(175q) 및 데이터선(171) 끝 부분(179)의 상부막(179q) 일부가 제거되어 하부막(175p, 179p)이 노출되어 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 앞서 언급한 여러 물질들로 만들어진 단일막 구조를 가질 수 있으며 이외에도 여러 가지 다양한 여러 가지 금속 또는 도전체로 만들어질 수 있다.
도 2에서 소스 전극(173)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 45° 내지 약 60°이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151, 154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151, 154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)의 상부막(179q)과 드레인 전극(175)의 상부막(175q)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121) 끝 부분(129)의 상부막(129q)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131)의 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
한편, 앞서 설명한 바와 같이, 데이터선(171) 및 드레인 전극(175) 의 측면 경사각이 완만함에 따라 보호막(180)이 데이터선(171)에 밀착되어 들뜸(lifting) 현상을 방지하고 데이터선(171)의 단락을 방지할 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 4 내지 도 14b를 참조하여 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 설명한다.
도 4, 도 8, 도 10 및 도 13은 도 1, 도 2 및 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 5a 및 도 5b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도이고, 도 6a 및 도 6b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도로서 각각 도 5a 및 도 5b의 다음 단계에서의 도면이고, 도 7a 및 도 7b는 도 4의 박막 트랜지스터 표시판을 각각 Va-Va 선, Vb-Vb' - Vb'-Vb'' 선을 따라 자른 단면도로서 각각 도 6a 및 도 6b의 다음 단계에서의 도면이고, 도 9a 및 도 9b는 도 8의 트랜지스터 표시판을 각각 IXa-IXa 선, IXb-IXb' - IXb'-IXb'' 선을 따라 자른 단면도이고, 도 11a 및 도 11b는 도 10의 박막 트랜지스터 표시판을 각각 XIa-XIa 선, XIb-XIb' - XIb'-XIb'' 선을 따라 자른 단면도이고, 도 12a 및 도 12b는 도 10의 박막 트랜지스터 표시판을 각각 XIa-XIa 선, XIb-XIb' - XIb'-XIb'' 선을 따라 자른 단면도로서 각각 도 11a 및 도 11b의 다음 단계에서의 도면이고, 도 14a 및 도 14b는 도 13 의 박막 트랜지스터 표시판을 각각 XIVa-XIVa 선, XIVb-XIVb' - XIVb'-XIVb'' 선을 따라 자른 단면도이다.
먼저, 도 4 내지 도 7b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄(Al)을 포함하는 하부 금속층(120p) 및 몰리브덴(Mo)을 포함하는 상부 금속층(120q)을 차례로 적층한다. 이어, 상부 금속층(120q) 위에 스핀 코팅(spin coating) 등의 방법으로 감광막을 도포하고 제1 마스크(50)를 이용하여 감광막을 충분히 긴 시간 동안 노광하여 제1 감광막(40)을 형성한다. 제1 마스크(50)는 차광 영역(BA)와 투광 영역(TA)을 가진다.
제1 감광막(40)에서 차광 영역(BA)과 투광 영역(TA)의 경계에 대응하는 부분은 회절광 및 반사광의 영향을 많이 받는다. 이에 따라 제1 감광막(40)의 표면의 기울기는 끝 부분에서 어느 지점까지 점점 커지다가 중앙 부분에서 완만해진다.
그 다음, 금속층(120)을 제1 감광막(40)을 마스크로 삼아 습식 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121) 및 유지 전극선(131)을 형성한다.
식각하는 단계에서, 제1 감광막(40)의 두께가 얇은 끝 부분은 식각액이 침투함에 따라 위쪽으로 들린다. 이에 따라, 식각액이 침투할 수 있는 위쪽 표면적이 넓어져 아래쪽보다 위쪽이 더 많이 식각되므로 게이트선(121)의 측면은 기판(110)면 프로파일이 매우 완만해져서 45˚내지 60˚정도가 가능하다.
이어, 제1 감광막(40)을 제거한다.
도 6a 내지 도 7b에서 게이트 전극(124), 게이트선(121)의 끝 부분(129) 및 유지 전극선(131)에 대하여 하부막은 p를, 상부막은 q를 도면 부호에 덧붙여 표기하였다.
그런 다음, 도 8 및 도 9b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)을 화학 기상 증착법(chemical vapor deposition)을 이용하여 연속 증착하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 돌출부(154)를 포함하는 선형 진성 반도체(151)를 형성한다.
한편, 앞에서 설명한 바와 같이, 게이트선(121)의 측면 경사각이 45˚내지 60˚ 정도로 완만하여 게이트 절연막(140)이 게이터선(121)에 밀착되어 들뜸(lifting) 현상을 방지할 수 있어 게이터선(121)의 단락을 방지할 수 있다.
이후, 도 10 내지 도 12b에 도시한 바와 같이, 스퍼터링 등의 방법으로 크롬(Cr)을 포함하는 하부 도전층(170p) 및 알루미늄(Al)을 포함하는 상부 도전층(170q)을 차례로 적층한다.
이어, 상부 도전층(170q) 위에 스핀 코팅(spin coating) 등의 방법으로 감광막을 도포하고 제2 마스크(51)를 이용하여 감광막을 충분히 긴 시간동안 노광하여 제2 감광막(41)을 형성한다. 제2 마스크(51)는 차광 영역(BA)와 투광 영역(TA)을 가진다.
제2 감광막(41)은 차광 영역(BA)과 투광 영역(TA)의 경계에 대응하는 부분은 회절광 및 반사광의 영향을 많이 받는다. 이에 따라 제2 감광막(41)의 상부 도 전층(170q)에 대한 표면의 기울기는 끝 부분에서 어느 지점까지 점점 커지다가 중앙 부분에서 완만해진다.
그 다음, 도전층(170)은 제2 감광막(41)을 마스크로 삼아 습식 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171), 데이터선(171)의 끝 부분(179) 및 복수의 드레인 전극(175)을 형성한다.
식각하는 단계에서, 제2 감광막(41)의 두께가 얇은 끝 부분은 식각액이 침투함에 따라 위쪽으로 들린다. 이에 따라, 식각액이 침투할 수 있는 위쪽 표면적이 넓어져 아래족보다 위쪽이 더 많이 식각되므로 데이터선(171) 및 드레인 전극(175)의 측면은 프로파일이 매우 완만해져서 45˚내지 60˚정도의 완만한 경사각으로 기울어진다.
이어, 제2 감광막(41)을 제거한다.
도 12a 내지 도 12b에서 소스 전극(173), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)에 대하여 하부막은 p를, 상부막은 q를 도면 부호에 덧붙여 표기하였다.
다음, 도 13 내지 도 14b에 도시한 바와 같이, 기판(110) 전면에 보호막(180)을 적층하고, 게이트 절연막(140)과 함께 사진 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 노출하는 복수의 접촉 구멍(181, 182, 185)을 형성한다.
한편, 앞에서 설명한 바와 같이, 데이터선(171) 및 드레인 전극(175)의 측면 경사각이 45˚내지 60˚ 정도로 완만하여 보호막(180)이 데이터선(171) 및 드레인 전극(175)에 밀착되어 들뜸(lifting) 현상을 방지할 수 있으므로 데이터선(171) 및 드레인 전극(175)의 단락 또는 상하부 금속층 간의 쇼트를 방지할 수 있다.
마지막으로 도 1 내지 도 3에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171)을 이중층으로 형성한 경우에 대해서만 보였지만 단일층 또는 3층 이상의 다중층인 경우 또한 동일하게 적용할 수 있다. 또한, 게이트선(121) 및 데이터선(171)으로 크롬-알루미늄, 알루미늄-몰리브덴으로 이루어진 금속층을 적용하였지만 배선으로 적용할 수 있는 모든 도전체에 대하여 동일하게 적용할 수 있으며 특히 한정되는 것은 아니다.
본 발명에 따른 표시 장치용 배선 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법은 금속 배선, 즉 게이트선, 데이터선 및 드레인 전극의 측면 경사각을 약 45˚ 내지 60˚정도로 완만하게 하여 상부층의 밀착도를 높일 수 있고 들뜸(lifting) 현상을 방지하여 금속 배선의 쇼트를 방지할 수 있다. 이에 따라, 박막 트랜지스터 표시판의 신뢰성이 향상될 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (5)
- 기판 위에 금속층을 형성하는 단계,상기 금속층 위에 감광막을 형성하는 단계, 그리고상기 감광막을 마스크로 삼아 상기 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하며,상기 감광막은 끝 부분에서 소정 지점까지는 상기 금속층에 대한 표면의 기울기가 점점 커지는표시 장치용 배선의 제조 방법.
- 제1항에서,상기 금속층은 다층 구조를 포함하는 표시 장치용 배선의 제조 방법.
- 기판,상기 기판 위에 제1 금속층을 적층하는 단계,상기 제1 금속층 위에 제1 감광막을 형성하는 단계,상기 제1 감광막을 마스크로 상기 제1 금속층을 패터닝하여 게이트선을 형성하는 단계,상기 게이트선 위에 절연막을 형성하는 단계,상기 절연막 위에 반도체층을 형성하는 단계,상기 반도체층 위에 제2 금속층을 적층하는 단계,상기 제2 금속층 위에 제2 감광막을 형성하는 단계, 그리고상기 제2 감광막을 마스크로 상기 제2 금속층을 패터닝하여 데이터선을 형성하는 단계를 포함하며,상기 제1 또는 제2 감광막은 끝 부분에서 소정 지점까지 상기 금속층에 대한 표면의 기울기가 커지는박막 트랜지스터 표시판의 제조 방법.
- 제3항에서,상기 제1 및 제2 금속층은 다층 구조로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제3항에서,상기 데이터선 위에 보호막을 형성하는 단계, 그리고상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044112A KR20060122119A (ko) | 2005-05-25 | 2005-05-25 | 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044112A KR20060122119A (ko) | 2005-05-25 | 2005-05-25 | 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060122119A true KR20060122119A (ko) | 2006-11-30 |
Family
ID=37707501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050044112A KR20060122119A (ko) | 2005-05-25 | 2005-05-25 | 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060122119A (ko) |
-
2005
- 2005-05-25 KR KR1020050044112A patent/KR20060122119A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20060175610A1 (en) | Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same | |
| JP2007294951A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20060131071A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20080078093A (ko) | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR20070039274A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101184640B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101209045B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5250739B2 (ja) | 表示装置及びその製造方法 | |
| KR20080000788A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20070040145A (ko) | 가요성 표시 장치용 표시판 및 그 제조 방법 | |
| KR20060122119A (ko) | 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법 | |
| KR20060082109A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070018263A (ko) | 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20080046814A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20070039275A (ko) | 박막 트랜지스터 표시판 | |
| KR20080014239A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20070014335A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080051274A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |