KR20070013804A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070013804A
KR20070013804A KR1020050068430A KR20050068430A KR20070013804A KR 20070013804 A KR20070013804 A KR 20070013804A KR 1020050068430 A KR1020050068430 A KR 1020050068430A KR 20050068430 A KR20050068430 A KR 20050068430A KR 20070013804 A KR20070013804 A KR 20070013804A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
line
array panel
gate
Prior art date
Application number
KR1020050068430A
Other languages
English (en)
Inventor
김수진
김시열
채종철
윤주애
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050068430A priority Critical patent/KR20070013804A/ko
Publication of KR20070013804A publication Critical patent/KR20070013804A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

본 발명은 기판 위에 게이트선을 형성하는 단계, 게이트선과 절연되어 교차하는 데이터선을 형성하는 단계, 게이트선 및 데이터선과 연결된 박막 트랜지스터를 형성하는 단계, 유기 물질로 박막 트랜지스터를 덮는 보호막을 형성하는 단계, 보호막을 차광막, 차광막을 덮는 반투과막을 포함하는 광마스크로 보호막을 노광 및 현상하여 접촉 구멍을 형성하는 단계, 그리고 보호막 위에 접촉 구멍을 통해 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터, 마스크, 접촉구

Description

박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 실시예에 따라 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판을 V-V선을 따라 잘라 도시한 단면도이다.
도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선을 따라 잘라 도시한 단면도이다.
도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 박막 트랜지스터 표시판을 IX-IX선을 따라 잘라 도시한 단면도이다.
도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI선을 따라 잘라 도시한 단면도이다.
도 12는 도 10의 박막 트랜지스터 표시판을 XII-XII선을 따라 잘라 도시한 단면도이다.
도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선을 따라 잘라 도시한 단면도이다.
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV선을 따라 잘라 도시한 단면도이다.
도 16은 본 발명의 한 실시예에 따른 광마스크를 도시한 단면도이다.
*도면 부호의 설명*
81, 82: 접촉 보조 부재 110: 절연 기판
121: 게이트선 131: 유지 전극선
140: 게이트 절연막 151: 반도체
161: 불순물 비정질 규소층 171: 데이터선
180: 보호막 181, 182, 185: 접촉구
191: 화소 전극
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
그리고 화소 전극과 드레인 전극은 보호막에 형성되어 있는 접촉 구멍을 통해 전기적으로 연결되어 있다. 보호막은 유기막 또는 무기막을 단층 또는 복수층으로 적층하여 형성할 수 있다.
그런데 무기막은 막의 두께를 얇게 형성할 수 있으나 하부층을 따라 막이 형성되어 표면이 평탄하지 않고, 유기막은 표면을 평탄하게 할 수 있으나 유기막의 두께로 인해서 유기막에 접촉 구멍을 형성하면 접촉 구멍의 깊이가 깊어 상부 도전 체가 하부 도전체와 제대로 접촉하지 못하고 끊어질 수 있다.
본 발명의 기술적 과제는 상기한 문제점을 해결하기 위한 것으로 유기막을 사용하면서도 접촉 구멍의 단차를 용이하게 낮출 수 있도록 한다.
상기한 기술적 과제를 달성하기 위한 본 발명은 기판 위에 게이트선을 형성하는 단계, 게이트선과 절연되어 교차하는 데이터선을 형성하는 단계, 게이트선 및 데이터선과 연결된 박막 트랜지스터를 형성하는 단계, 유기 물질로 박막 트랜지스터를 덮는 보호막을 형성하는 단계, 보호막을 차광막, 차광막을 덮는 반투과막을 포함하는 광마스크로 보호막을 노광 및 현상하여 접촉 구멍을 형성하는 단계, 그리고 보호막 위에 접촉 구멍을 통해 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함한다.
반투과막은 차광막을 덮을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 제2 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트 선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 C자형으로 돌출된 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다 중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도 체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제2 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제2 유지 전극(133b) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
접촉 구멍(181, 182, 183a, 183b, 185)의 측벽은 계단형이다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이 하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 연결된 드레인 전극(175)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191)의 왼쪽 및 오른쪽 변은 유지 전극(133a, 133b) 위에 위치한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 16과 함께 앞서의 도 1 내지 도 3을 참조하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따라 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V선을 따라 잘라 도시한 단면도이고, 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선을 따라 잘라 도시한 단면도이고, 도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII선을 따라 잘라 도시한 단면도이고, 도 9는 도 7의 박막 트랜지스터 표시판을 IX-IX선을 따라 잘라 도시한 단면도이고, 도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI선을 따라 잘라 도시한 단면도이고, 도 12는 도 10의 박막 트랜지스터 표시판을 XII-XII선을 따라 잘라 도시한 단면도이고, 도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV선을 따라 잘라 도시한 단면도이고, 도 16은 본 발명의 한 실시예에 따른 광마스크를 도시한 단면도이다.
먼저 도 4 내지 도 6에 도시한 바와 같이, 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 도전막을 적층한 후 사진 식각하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
다음 도 7 내지 도 9에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규 소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 돌출부(154)를 포함하는 선형 진성 반도체(151)를 형성한다.
이후 도 10 내지 도 12에 도시한 바와 같이, 스퍼터링 등의 방법으로 금속막을 적층하고 패터닝하여 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
그리고 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음 도 13 내지 도 15에 도시한 바와 같이, 유기 물질로 보호막(180)을 적층하고 보호막(180) 및 게이트 절연막(140)을 식각하여 계단형 측벽을 가지는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다. 이때, 접촉 구멍(181, 182, 183a, 183b, 185)은 도 16에 도시한 광마스크를 이용하여 형성한다.
먼저 도 16 참조하면, 본 발명의 실시예에 따른 광마스크(10)는 투광 영역(T1)과 반투과 영역(T2), 차광 영역(T3)을 포함하는 기판(102), 차광 영역(T2)에 형성되어 있는 차광막(104), 차광막(104) 및 반투과 영역(T2) 위에 형성되어 있는 반투명막(106)을 포함한다.
투광 영역(T1)에서는 빛이 모두 통과하고, 반투과 영역(T2)은 빛이 일부만 통과하고 차광 영역(T3)은 빛이 전혀 통과하지 않는다. 기판(102)은 석영 등의 투명한 물질로 이루어지며, 차광막(104)은 크롬 등으로 이루어지고, 반투명막(106)은 산화 크롬 등으로 이루어진다.
이상 설명한 광마스크(10)를 이용하여 접촉 구멍(181, 182, 183a, 183b, 185)을 형성하는 방법은 우선, 기판(110) 위에 감광성을 가지는 유기 물질을 도포하여 보호막(180)을 형성한다.
그리고 광마스크(10)의 투광 영역(T1)을 접촉 구멍이 될 부분에 배치한 후 노광 및 현상하여 접촉 구멍(181, 182, 185)을 형성 한다. 이때, 반투과 영역(T2)과 대응하는 위치의 보호막(180)은 투광 영역(T1)과 대응하는 위치의 보호막(180)의 두께 전체가 광분해되는 동안 두께의 일부만 광분해 된다. 이는 반투과막(106)으로 인해 투과하는 빛의 양이 투광 영역(T1)에 비하여 적기 때문이다. 이후 보호막(180)을 현상하면 광분해된 부분이 제거되어 계단형 프로파일을 가지는 접촉 구멍(181, 182, 185)이 형성된다.
본 발명은 광마스크(10)를 사용하면 광마스크의 반투명막(106)이 차광막(104)을 덮고 있는 구조로, 반투명막(106)과 차광막(104)의 폭차이 만큼 두께가 얇은 부분이 형성된다. 그래서 차광막(104) 위에 반투명막(106)을 형성할 때 오정렬(misalign)이 발생하더라도 일정한 크기의 접촉 영역(T1)을 확보할 수 있다. 즉, 오정렬에 의해서 접촉 영역(T1)을 기준으로 왼쪽 반투명막(106)이 오른쪽으로 이동하면 오른쪽 반투명막(106)도 동시에 오른쪽으로 동일한 거리만큼 이동하여 접촉 영역(T1)의 크기는 일정하게 유지된다.
이후 도 1 내지 도 3에 도시한 바와 같이, IZO 또는 ITO 등과 같은 투명한 도전 물질을 스퍼터링 등으로 적층하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
이상 설명한 바와 같이, 반투과막을 이용하면 용이하게 접촉 구멍의 측벽을 계단형으로 형성할 수 있다. 따라서 상부 금속과 하부 금속의 접촉 신뢰성이 향상되어 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

  1. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선과 절연되어 교차하는 데이터선을 형성하는 단계,
    상기 게이트선 및 데이터선과 연결된 박막 트랜지스터를 형성하는 단계,
    유기 물질로 상기 박막 트랜지스터를 덮는 보호막을 형성하는 단계,
    상기 보호막을 차광막, 상기 차광막을 덮는 반투과막을 포함하는 광마스크로 상기 보호막을 노광 및 현상하여 접촉 구멍을 형성하는 단계, 그리고
    상기 보호막 위에 상기 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되는 화소 전극
    을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 반투과막은 상기 차광막을 덮는 박막 트랜지스터 표시판의 제조 방법.
  3. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있으며 상기 박막 트랜지스터를 노출하 는 접촉 구멍을 포함하는 보호막, 그리고
    상기 보호막 위에 형성되어 있으며 상기 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극
    을 포함하고,
    상기 접촉 구멍은 차광막, 상기 차광막을 덮는 반투과막을 포함하는 광마스크를 통해 노광한 후 현상하여 상기 접촉 구멍의 측벽이 계단형인 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 박막 트랜지스터는
    상기 게이트선과 연결되어 있는 게이트 전극,
    상기 게이트 전극과 중첩하는 반도체,
    상기 반도체와 중첩하는 드레인 전극,
    상기 데이터선과 연결되어 상기 반도체 위에서 상기 드레인 전극과 마주하는 소스 전극을 포함하고,
    상기 접촉 구멍은 상기 드레인 전극을 노출하는 박막 트랜지스터 표시판.
  5. 제3항에서,
    상기 반투과막은 상기 접촉 구멍의 측벽과 대응하는 박막 트랜지스터 표시판.
KR1020050068430A 2005-07-27 2005-07-27 박막 트랜지스터 표시판 및 그의 제조 방법 KR20070013804A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050068430A KR20070013804A (ko) 2005-07-27 2005-07-27 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068430A KR20070013804A (ko) 2005-07-27 2005-07-27 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070013804A true KR20070013804A (ko) 2007-01-31

Family

ID=38013455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068430A KR20070013804A (ko) 2005-07-27 2005-07-27 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070013804A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160086526A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160086526A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20080030210A (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080019398A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5250739B2 (ja) 表示装置及びその製造方法
KR20080024812A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101230305B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
KR20080034598A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20080054583A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법
KR20060122120A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination