KR20060122120A - 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 - Google Patents
박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 Download PDFInfo
- Publication number
- KR20060122120A KR20060122120A KR1020050044114A KR20050044114A KR20060122120A KR 20060122120 A KR20060122120 A KR 20060122120A KR 1020050044114 A KR1020050044114 A KR 1020050044114A KR 20050044114 A KR20050044114 A KR 20050044114A KR 20060122120 A KR20060122120 A KR 20060122120A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor film
- semiconductor
- thin film
- ohmic contact
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 99
- 239000012535 impurity Substances 0.000 claims description 80
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000003860 storage Methods 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 43
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 표시판의 공정 단계를 줄이는 것이다. 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 절연막, 절연막 위에 형성되어 있는 진성 다결정 규소를 포함하는 제1 반도체막, 제1 반도체막 위에 형성되어 있으며 서로 분리되어 있는 한 쌍의 제2 반도체막, 제2 반도체막 위에 형성되어 있는 한 쌍의 저항성 접촉 부재, 그리고 저항성 접촉 부재 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함한다. 이것은 다결정 규소 반도체를 사용한 바텀 게이트 구조로서 다결정 규소 반도체막에 두 단계로 불순물 이온을 주입하여 상부 불순물 반도체막 및 하부 불순물 반도체막을 형성하고 이러한 삼층막을 하나의 마스크를 이용하여 동시에 식각함으로써 저항성 접촉 부재, 저농도 도핑 드레인 및 반도체를 형성하므로 공정이 단순해지고 원가가 절감될 수 있다.
박막트랜지스터, 접촉구멍, 데이터선, 드레인전극
Description
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III' III'-III'' 선을 따라 자른 단면도이고,
도 4, 도 6 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 5는 도 4의 박막 트랜지스터 표시판을 V-V 선을 따라 자른 단면도이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도이고,
도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도로서 도 7의 다음 단계에서의 도면이고,
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 자른 단면도이고,
도 11은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 자른 단면도로서 도 10의 다음 단계에서의 도면이고,
도 12, 도 14 및 도 18은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 다른 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 자른 단면도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도이고,
도 16a는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 15의 다음 단계에서의 도면이고,
도 16b는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 16a의 다음 단계에서의 도면이고,
도 17은 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 16의 다음 단계에서의 도면이고,
도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 자른 단면도이고,
도 20은 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 자른 단면도로서 도 19의 다음 단계에서의 도면이다.
※도면의 주요부분에 대한 부호 설명※
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지 전극선
133a: 유지 전극 133b: 유지 전극
173: 소스 전극 175: 드레인 전극
191: 화소 전극 180: 보호막
본 발명은 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다. 이때, 박막 트랜지스터의 반도체층은 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.
다결정 규소는 비정질 규소에 이용한 전자 이동도가 크기 때문에 다결정 규소 박막 트랜지스터를 사용하면 고속 구동을 할 수 있다. 또한, 박막 트랜지스터 표시판을 구동하기 위한 구동 회로를 별도의 집적 회로칩으로 만들어 기판 위에 부착하지 않고 박막 트랜지스터의 형태로 기판 위에 집적할 수 있다.
한편, 박막 트랜지스터의 다결정 규소층에는 고농도 불순물 영역과 채널 영역 사이에 저농도 불순물 영역을 둔다. 저농도 도핑 드레인 영역은 고농도 불순물 영역과 채널 영역을 명확히 구분함으로써 누설 전류 및 박막 트랜지스터의 신뢰성, 그리고 문턱 전압의 제어 등의 역할을 한다.
종래의 저농도 불순물 영역은 고농도 불순물 영역을 형성하기 위한 마스크와는 별개의 마스크를 사용하여 형성한다. 이로 인해 공정 단계가 복잡해지는 문제점을 가지고 있다.
따라서, 본 발명의 기술적 과제는 박막 트랜지스터 표시판의 공정 단계를 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있는 진성 다결정 규소를 포함하는 제1 반도체막, 상기 제1 반도체막 위에 형성되어 있으며 서로 분리되어 있는 한 쌍의 제2 반도체막, 상기 제2 반도체막 위에 형성되어 있는 한 쌍의 저항성 접촉 부재, 그리고 상기 저항성 접촉 부재 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함한다.
상기 제2 반도체막 및 상기 저항성 접촉 부재는 비정질 규소 또는 다결정 규 소를 포함할 수 있다.
상기 저항성 접촉 부재는 불순물 이온을 포함할 수 있다.
상기 제2 반도체막은 불순물 이온을 포함하고, 상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높을 수 있다.
상기 반도체는 불순물을 포함하지 않을 수 있다.
상기 드레인 전극과 연결되어 있는 화소 전극을 더 포함할 수 있다.
상기 화소 전극 또는 상기 드레인 전극과 중첩하는 유지 전극을 더 포함할 수 있다.
기판 위에 게이트선을 형성하는 단계,
상기 게이트선 위에 절연막을 형성하는 단계,
상기 절연막 위에 진성 다결정 규소를 포함하는 제1 반도체막을 형성하는 단계, 상기 제1 반도체막 위에 제2 반도체막 및 저항성 접촉 부재를 형성하는 단계, 그리고 상기 저항성 접촉 부재 위에 데이터선을 형성하는 단계를 포함할 수 있다.
상기 제2 반도체막 및 상기 저항성 접촉 부재는 비정질 규소를 포함할 수 있다.
상기 저항성 접촉 부재는 불순물 이온을 포함하고, 상기 제2 반도체막은 불순물 이온을 포함할 수 있다.
상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높을 수 있다.
상기 제2 반도체막은 불순물을 포함하지 않을 수 있다.
상기 제2 반도체막 및 상기 저항성 접촉 부재는 화학 기상 증착 방법으로 증착할 수 있다.
상기 제2 반도체막 및 상기 저항성 접촉 부재는 다결정 규소를 포함하고, 상기 저항성 접촉 부재는 불순물 이온을 포함하고, 상기 제2 반도체막은 불순물 이온을 포함할 수 있다.
상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높을 수 있다.
상기 제2 반도체막은 불순물을 포함하지 않을 수 있다.
상기 제2 반도체막 및 상기 저항성 접촉 부재는 이온 주입으로 형성할 수 있다.
상기 제1 및 제2 반도체막 형성 단계와 상기 저항성 접촉 부재의 형성 단계는, 제3 반도체막을 적층하는 단계, 그리고 상기 제3 반도체막에 제1 농도의 불순물 이온을 제1 주입 에너지로 주입하고 제2 농도의 불순물 이온을 제2 주입 에너지로 주입하여 상기 제1 및 제2 반도체막 및 저항성 접촉 부재를 형성하는 단계를 포함하며, 상기 제1 농도의 불순물 이온은 상기 제2 농도의 불순물 이온의 농도보다 낮고, 상기 제1 주입 에너지는 상기 제2 주입 에너지보다 높을 수 있다.
상기 데이터선 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III' III'-III'' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 124) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.
게이트 도전체(121, 124) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121, 124) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 다결정 규소(polysilicon)로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 저농도 도핑 드레인(lightly doped drain, LDD)(153, 155)과 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 차례로 형성되어 있다.
저농도 도핑 드레인(153, 155)은 인 따위의 n형 또는 붕소(B) 따위의 p형 불순물이 저농도로 도핑되어 있는 비정질 규소 및 다결정 규소 따위의 물질로 만들 어질 수 있다. 그러나 저농도 도핑 드레인(153, 155)은 불순물을 거의 포함하지 않는 오프셋층(offset layer)으로 대체할 수 있다. 저농도 도핑 드레인(153, 155)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다.
저항성 접촉 부재(161, 165)는 인 따위의 n형 또는 붕소(B) 따위의 p형 불순물이 고농도로 도핑되어 있는 비정질 규소 및 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151, 154), 저농도 도핑 드레인(153, 155) 및 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가 요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체(171, 175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 가지고 있다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(171)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 11를 참고로 하여 상세히 설명한다.
도 4, 도 6 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V 선을 따라 자른 단면도이고, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도이고, 도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도로서 도 7의 다음 단계에서의 도면이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 자른 단면도이고, 도 11은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 자른 단면도로서 도 10의 다음 단계에서의 도면이다.
먼저 도 4 및 도 5에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 6 내지 도 8에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 화학 기상 증착 방법 등으로 게이트 절연막(140)을 적층하고, 그 위에 비정질 규소로 이루어진 반도체막(150)을 적층한다. 그런 다음, 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식 등으로 반도체막(150)을 다결정화한다.
이어, 반도체막(150) 위에 불순물이 주입되어 있는 하부 불순물 반도체막(156) 및 상부 불순물 반도체막(160)을 화학 기상 증착 방법으로 차례로 적층한다.
하부 불순물 반도체막(156) 및 상부 불순물 반도체막(160)은 도전성 불순물을 함유한 비정질 규소로 만들어진다. 이때, 상부 불순물 반도체막(160)은 하부 불순물 반도체막(156)보다 불순물 이온의 농도가 높다.
그런 다음, 상부 불순물 반도체막(160), 하부 불순물 반도체막(156) 및 반도체막(150)을 동시에 사진 식각하여 복수의 상부 선형 불순물 반도체(164), 복수의 하부 선형 불순물 반도체(158) 및 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
다음, 도 9 내지 도 11에 도시한 바와 같이, 상부 선형 불순물 반도체(164) 및 게이트 절연막(140) 위에 도전막을 적층하고, 사진 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 형성한다.
그런 다음, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 상부 선형 불순물 반도체(164) 및 하부 선형 불순물 반도체(158) 부분을 제거하여 돌출부(163)를 포함하는 복수의 저항성 접촉 부재(ohmic contact)(161, 165) 및 저농도 도핑 드레인(lightly doped drain, LDD)(153, 155)을 형성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다. 이와 같이, 저농도 도핑 드레인(153, 155)이 별도의 마스크 없이 형성되므로 박막 트랜지스터 표시판의 공정이 단순해질 수 있고 원가가 절감될 수 있다.
그런 다음, 기판(110) 전면에 보호막(180)을 적층하고, 게이트 절연막(140)과 함께 사진 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 노출하는 복수의 접촉 구멍(181, 182, 185)을 형성한다.
마지막으로 도 2 및 도 3에 도시한 바와 같이, 보호막(180) 위에 IZO 또는 ITO층을 스퍼터링으로 적층하고 감광막을 이용한 사진 공정으로 패터닝하여 접촉 구멍(185)을 통해 드레인 전극(175a)과 연결되는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
도 1 내지 도 3에 도시한 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 다른 실시예에 따라 제조하는 방법에 대하여 도 12 내지 20을 참고로 하여 상 세하게 설명한다.
도 12, 도 14 및 도 18은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 다른 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 자른 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도이고, 도 16a는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 15의 다음 단계에서의 도면이고, 도 16b는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 16a의 다음 단계에서의 도면이고, 도 17은 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 자른 단면도로서 도 16의 다음 단계에서의 도면이고, 도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 자른 단면도이고, 도 20은 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 자른 단면도로서 도 19의 다음 단계에서의 도면이다.
도 12 및 도 13에 도시한 바와 같이, 절연 기판(110) 위에 스퍼터링 따위로 금속막을 적층한 다음, 사진 식각하여 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 14 내지 도 17에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 화학 기상 증착 방법을 이용하여 게이트 절연막(140) 및 비정질 규소막(152)을 차례로 적층한다. 이어, 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS)방식으로 비정질 규소막(152)을 다결정화한다.
이어, 비정질 규소막(152) 위에 불순물 이온을 주입 에너지 및 농도를 달리하여 2회 주입함으로써 하부 불순물 반도체 영역(157)과 그 위의 상부 불순물 반도체 영역(166)을 차례로 형성한다. 이때, 하부 불순물 반도체 영역(157) 아래에 진성 반도체 영역(159)이 형성된다.
이를 상세하게 설명하자면, 먼저, 도 16a에 도시한 바와 같이, 비정질 규소막(152)에 높은 주입 에너지로 고농도의 불순물 이온을 주입하여 하부 불순물 반도체 영역(157)을 만들고, 도 16b에 도시한 바와 같이, 낮은 주입 에너지로 저농도의 불순물 이온을 주입하여 상부 불순물 반도체 영역(166)을 만든다. 이와 같이, 하부 불순물 반도체 영역(157) 및 상부 불순물 반도체 영역(166)은 비정질 규소막(152)에 주입되는 이온 농도에 따라 구분된다.
하부 불순물 반도체 영역(157) 및 상부 불순물 반도체 영역(166)은 다결정 규소로 만들어질 수 있다.
그 다음, 상부 불순물 반도체 영역(166), 하부 불순물 반도체 영역(157) 및 진성 반도체 영역(159)을 동시에 사진 식각하여 복수의 상부 선형 불순물 반도체(164), 복수의 하부 선형 불순물 반도체(158) 및 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
다음, 도 18 내지 도 20에 도시한 바와 같이, 상부 선형 불순물 반도체(164) 및 게이트 절연막(140) 위에 도전막을 적층하고, 사진 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 형성한다.
그런 다음, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 상부 선형 불순물 반도체(164) 및 하부 선형 불순물 반도체(158) 부분을 제거하여 돌출부(163)를 포함하는 복수의 저항성 접촉 부재(ohmic contact)(161, 165) 및 저농도 도핑 드레인(lightly doped drain, LDD)(153, 155)을 형성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
앞서 설명한 것처럼, 저항성 접촉 부재(161, 165) 및 저농도 도핑 드레인(153, 155)이 별도의 마스크 없이 2회의 불순물 이온 주입을 통하여 만들어지므로 박막 트랜지스터 표시판의 공정 단계가 줄어들 수 있다.
그 다음, 기판(110) 전면에 보호막(180)을 적층하고, 게이트 절연막(140)과 함께 사진 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 노출하는 복수의 접촉 구멍(181, 182, 185)을 형성한다.
마지막으로 도 2 및 도 3에 도시한 바와 같이, 보호막(180) 위에 IZO 또는 ITO층을 스퍼터링으로 적층하고 감광막을 이용한 사진 공정으로 패터닝하여 접촉 구멍(185)을 통해 드레인 전극(175a)과 연결되는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
본 발명에 따른 박막 트랜지스터 제조 방법은 다결정 규소 반도체를 사용한 바텀 게이트 구조로서 다결정 규소 반도체막에 두 단계로 불순물 이온을 주입하여 상부 불순물 반도체막 및 하부 불순물 반도체막을 형성하고 이러한 삼층막을 하나의 마스크를 이용하여 동시에 식각함으로써 저항성 접촉 부재, 저농도 도핑 드레인 및 반도체를 형성하므로 공정이 단순해지고 원가가 절감될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (23)
- 기판 위에 형성되어 있는 게이트 전극,상기 게이트 전극 위에 형성되어 있는 절연막,상기 절연막 위에 형성되어 있는 진성 다결정 규소를 포함하는 제1 반도체막,상기 제1 반도체막 위에 형성되어 있으며 서로 분리되어 있는 한 쌍의 제2 반도체막,상기 제2 반도체막 위에 형성되어 있는 한 쌍의 저항성 접촉 부재, 그리고상기 저항성 접촉 부재 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 표시판.
- 제1항에서,상기 제2 반도체막 및 상기 저항성 접촉 부재는 비정질 규소 또는 다결정 규소를 포함하는 박막 트랜지스터 표시판.
- 제2항에서,상기 저항성 접촉 부재는 불순물 이온을 포함하는 박막 트랜지스터 표시판.
- 제3항에서,상기 제2 반도체막은 불순물 이온을 포함하는 박막 트랜지스터 표시판.
- 제4항에서,상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높은 박막 트랜지스터 표시판.
- 제3항에서,상기 반도체는 불순물을 포함하지 않는 박막 트랜지스터 표시판.
- 제1항에서,상기 드레인 전극과 연결되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
- 제7항에서,상기 화소 전극 또는 상기 드레인 전극과 중첩하는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 절연막을 형성하는 단계,상기 절연막 위에 진성 다결정 규소를 포함하는 제1 반도체막을 형성하는 단 계,상기 제1 반도체막 위에 제2 반도체막 및 저항성 접촉 부재를 형성하는 단계, 그리고상기 저항성 접촉 부재 위에 데이터선을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 제2 반도체막 및 상기 저항성 접촉 부재는 비정질 규소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제10항에서,상기 저항성 접촉 부재는 불순물 이온을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 제2 반도체막은 불순물 이온을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제12항에서,상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높은 박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 제2 반도체막은 불순물을 포함하지 않는 박막 트랜지스터 표시판의 제조 방법.
- 제10항 내지 제13항 중 한 항에서,상기 제2 반도체막 및 상기 저항성 접촉 부재는 화학 기상 증착 방법으로 증착하는 박막 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 제2 반도체막 및 상기 저항성 접촉 부재는 다결정 규소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제16항에서,상기 저항성 접촉 부재는 불순물 이온을 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제17항에서,상기 제2 반도체막은 불순물 이온을 포함하는 박막 트랜지스터 표시판의 제 조 방법.
- 제18항에서,상기 불순물 이온의 농도는 상기 제2 반도체막보다 상기 저항성 접촉 부재가 높은 박막 트랜지스터 표시판의 제조 방법.
- 제17항에서,상기 제2 반도체막은 불순물을 포함하지 않는 박막 트랜지스터 표시판의 제조 방법.
- 제16항에서,상기 제2 반도체막 및 상기 저항성 접촉 부재는 이온 주입으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제21항에서,상기 제1 및 제2 반도체막 형성 단계와 상기 저항성 접촉 부재의 형성 단계는,제3 반도체막을 적층하는 단계, 그리고상기 제3 반도체막에 제1 농도의 불순물 이온을 제1 주입 에너지로 주입하고 제2 농도의 불순물 이온을 제2 주입 에너지로 주입하여 상기 제1 및 제2 반도체막 및 저항성 접촉 부재를 형성하는 단계를 포함하며,상기 제1 농도의 불순물 이온은 상기 제2 농도의 불순물 이온의 농도보다 낮고, 상기 제1 주입 에너지는 상기 제2 주입 에너지보다 높은박막 트랜지스터 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 데이터선 위에 보호막을 형성하는 단계, 그리고상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044114A KR20060122120A (ko) | 2005-05-25 | 2005-05-25 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044114A KR20060122120A (ko) | 2005-05-25 | 2005-05-25 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060122120A true KR20060122120A (ko) | 2006-11-30 |
Family
ID=37707502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050044114A KR20060122120A (ko) | 2005-05-25 | 2005-05-25 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060122120A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
-
2005
- 2005-05-25 KR KR1020050044114A patent/KR20060122120A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
| US8288216B2 (en) | 2009-10-13 | 2012-10-16 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI401802B (zh) | 薄膜電晶體板及其製造方法 | |
| KR20060083743A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 | |
| KR20060131071A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20100022708A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20080076459A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 | |
| KR101184640B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070092455A (ko) | 표시 장치 및 그 제조 방법 | |
| KR101230305B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070040145A (ko) | 가요성 표시 장치용 표시판 및 그 제조 방법 | |
| KR20060122120A (ko) | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080021909A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20070002778A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060121414A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20080052919A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 | |
| KR20060082109A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080054574A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20080008722A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080054583A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060098981A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060028968A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060047022A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070039275A (ko) | 박막 트랜지스터 표시판 | |
| KR20050114402A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |