CN102044568A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102044568A CN102044568A CN2010105042604A CN201010504260A CN102044568A CN 102044568 A CN102044568 A CN 102044568A CN 2010105042604 A CN2010105042604 A CN 2010105042604A CN 201010504260 A CN201010504260 A CN 201010504260A CN 102044568 A CN102044568 A CN 102044568A
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- substrate
- film transistor
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 72
- 238000005516 engineering process Methods 0.000 claims description 48
- 238000002425 crystallisation Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 230000008025 crystallization Effects 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000012212 insulator Substances 0.000 claims description 20
- 239000003054 catalyst Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000003863 metallic catalyst Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000007738 vacuum evaporation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 224
- 239000011229 interlayer Substances 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 12
- 238000000137 annealing Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007715 excimer laser crystallization Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 AlNd Inorganic materials 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006380 polyphenylene oxide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管(TFT)及其制造方法。该TFT包括：基底；栅电极，设置在基底上；栅极绝缘层，设置在栅电极上；半导体层，设置在栅极绝缘层上并包括多晶硅(poly-Si)层；欧姆接触层，设置在半导体层的预定区域上；绝缘的中间层，设置在基底的包括欧姆接触层的基本整个表面上；源电极和漏电极，通过形成在绝缘的中间层中的接触孔电连接到欧姆接触层。阻隔层设置在半导体层与欧姆接触层之间。因此，当控制底栅式TFT的截止电流时，可以通过简单的工艺来防止因泄漏电流导致的特性的劣化。
Description
技术领域
本发明的非限制性示例实施例涉及一种底栅式薄膜晶体管(TFT)，更具体地讲，涉及一种包括多晶半导体层的TFT及其制造方法。
背景技术
通产，制造用于显示装置的薄膜晶体管(TFT)可以包括以下步骤：在由玻璃或石英形成的透明基底上沉积非晶硅(a-Si)层、使a-Si层脱氢、掺入杂质离子来形成沟道并使a-Si层晶化来形成半导体层。
可以使用固相晶化(SPC)、准分子激光晶化(ELC)、金属诱导晶化(MIC)或金属诱导横向晶化(MILC)来执行使a-Si层晶化为poly-Si层的步骤。具体地讲，SPC通常包括在700℃以下的温度对a-Si层退火几小时至几十小时，在700℃以下的温度下，用于显示装置的TFT的玻璃基底发生变形。ELC通常包括通过向a-Si层照射准分子激光束来在短时间内将a-Si层局部加热至高温。MIC通常包括使诸如镍(Ni)、钯(Pb)、金(Au)或铝(Al)的金属与a-Si层接触或将金属注入到a-Si层中来诱导从a-Si层向poly-Si层的相变。另外，MILC通常包括在使通过金属与硅反应形成的硅化物横向扩散的同时连续地诱导a-Si层的晶化。
图1A和图1B为传统TFT的剖视图。
首先，图1A为顶栅式TFT的剖视图。参照图1A，可以在诸如玻璃基底或塑料基底的绝缘基底11上形成用于防止气体或湿气扩散的缓冲层12，并可以在缓冲层上形成a-Si层。
然后，使用一种上述的晶化方法使a-Si层晶化成poly-Si层并进行图案化，从而形成半导体层。可以使用氧化硅层或氮化硅层的单层或多层来形成栅极绝缘层16。
在这种情况下，半导体层可以包括沟道区13、源区14和漏区15，轻掺杂区14a和15a可以分别地形成在沟道区13与源区14之间和沟道区13与漏区15之间。
然后，可以在基底11上由导电材料形成栅电极17，并可以由绝缘材料形成中间层18，中间层18可以为绝缘层。
然后，可以蚀刻中间层18和栅极绝缘层16的预定区域以形成暴露半导体层的预定区域的接触孔。可以形成源电极和漏电极19，从而完成顶栅式TFT的制造。
接下来，图1B为底栅式TFT的剖视图。参照图1B，可以在诸如玻璃基底或塑料基底的绝缘基底21上形成缓冲层22，可以在基底21的基本整个表面上形成金属材料并进行图案化，从而形成栅电极23。
然后，可以在基底21的基本整个表面上使用氧化硅层或氮化硅层的单层或多层来形成栅极绝缘层24。
然后，可以在基底21的基本整个表面上沉积a-Si层并进行图案化，从而形成a-Si层图案25。
然后，可以在基底21的基本整个表面上形成绝缘层并进行图案化以在a-Si层图案25的沟道区域上形成蚀刻阻挡器(etch stopper)26。
然后，可以在基底21的基本整个表面上形成重掺杂的a-Si层并使用光致抗蚀剂图案和蚀刻阻挡器26进行图案化，从而形成限定源区和漏区的重掺杂a-Si层图案27。
接下来，可以在基底21的基本整个表面上沉积导电金属并使用光致抗蚀剂图案和蚀刻阻挡器26进行图案化以形成源电极和漏电极28。这样，可以完成底栅式TFT的制造。
由于半导体层可以使用poly-Si层(使用各种晶化方法之一得到)形成，上述的顶栅式TFT可以具有高导通/截止速度和高电子迁移率。然而，顶栅式TFT必须经过复杂的制造工艺，并且栅极绝缘层16与半导体层之间的界面会被暴露并易被污染或损坏。
相反，底栅式TFT可以使用简单的工艺来制造，并且栅极绝缘层24与沟道区之间的界面不会被暴露。然而，由于底栅式TFT不使a-Si层晶化，所以沟道区可使用a-Si层形成，从而使运行速度和电子迁移率劣化。
同时，如从顶栅式TFT所能看到的，可以形成轻掺杂漏(LDD)区来控制泄漏电流。然而，当通过掺杂杂质形成LDD区时，难以控制杂质掺杂工艺，使得LDD区的均匀性可能劣化并可能需要附加的光刻和掺杂工艺。
另外，在底栅式TFT中，可以将蚀刻阻挡器26形成为比栅电极23(未示出)的宽度宽的宽度来形成用于控制泄漏电流的抵消(offset)区域。然而，在这种情况下，当控制截止电流时，不能从根本上解决因泄漏电流导致的特性的劣化，并且既不能有效地控制泄漏电流又不能有效地控制工艺。
发明内容
本发明的非限制性示例实施例提供了一种薄膜晶体管(TFT)及制造该TFT的方法，该TFT具有晶化的沟道区，从而获得顶栅式TFT和底栅式TFT两者的优点。
另外，本发明的非限制性示例实施例提供了一种底栅式TFT及制造该底栅式TFT的方法，该底栅式TFT可以利用简单的工艺防止在控制截止电流时因泄漏电流导致的特性的劣化。
根据本发明的非限制性示例实施例，一种TFT包括：基底；栅电极，设置在基底上；栅极绝缘层，设置在栅电极上；半导体层，设置在栅极绝缘层上并包括多晶硅(poly-Si)层；欧姆接触层，设置在半导体层的预定区域上；中间层，设置在基底的包括欧姆接触层的基本整个表面上；源电极和漏电极，通过形成在中间层中的接触孔电连接到欧姆接触层。阻隔层可以设置在半导体层与欧姆接触层之间。
阻隔层可以包括未掺杂的非晶硅(a-Si)层。
欧姆接触层可以包含重掺杂的Si。
TFT还可以包括设置在半导体层的预定区域上来限定沟道区的蚀刻阻挡器。
蚀刻阻挡器可以为覆盖层的一部分。
阻隔层可以形成为与欧姆接触层对应。
根据本发明的另一个非限制性示例实施例，一种制造TFT的方法包括以下步骤：在基底上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成a-Si层；使a-Si层的至少一部分晶化成poly-Si层来形成半导体层；在半导体层的预定区域上形成阻隔层和欧姆接触层；在基底的具有欧姆接触层的基本整个表面上形成中间层，并在中间层中形成暴露欧姆接触层的预定区域的接触孔；形成通过中间层的接触孔电连接到暴露的欧姆接触层的源电极和漏电极。
使a-Si层的至少一部分晶化成poly-Si层可以包括以下步骤：在a-Si层上形成覆盖层；在覆盖层上形成金属催化剂层；对基底进行退火以使a-Si层的至少一部分晶化成poly-Si层。
在使a-Si层的至少一部分晶化成poly-Si层之后，该方法还可以包括图案化覆盖层来形成蚀刻阻挡器的步骤。
在poly-Si层的预定区域上形成阻隔层和欧姆接触层可以包括以下步骤：在基底的具有蚀刻阻挡器的基本整个表面上形成阻隔材料和欧姆接触材料；使用蚀刻阻挡器作为掩模一次性蚀刻具有阻隔材料和欧姆接触材料的基底。
可以使用低压化学气相沉积(LPCVD)工艺、常压CVD(APCVD)工艺、等离子增强CVD(PECVD)工艺、溅射工艺或真空蒸发工艺来形成阻隔层。
附图说明
将结合附图参照本发明特定的非限制性示例实施例来描述上面和其他特征，其中：
图1A和图1B为传统薄膜晶体管(TFT)的剖视图；
图2A至图2G为示出根据本发明的非限制性示例实施例制造TFT的工艺的剖视图；
图3A为图1A中的区域a-a的有效密度的相图；
图3B为图2E中的区域b-b的有效密度的相图。
具体实施方式
现在，将在下文中参照附图更充分地描述各种非限制性示例实施例。然而，描述的非限制性示例实施例可以是不同形式，且不应解释为局限于这里所提出的非限制性示例实施例。
将在下文中参照附图更充分地描述本发明的非限制性示例实施例。然而，本发明可以以许多不同的形式实施，且不应解释为局限于这里提出的非限制性示例实施例。
在下文中将参照附图更充分地描述本发明的非限制性示例实施例。在附图中，为了清楚起见，夸大了层和区域的厚度。在说明书中，相同的标号始终用来表示相同的元件。
图2A至图2G为示出根据本发明的非限制性示例实施例的制造薄膜晶体管(TFT)的方法的剖视图。
首先，参照图2A，可以在诸如玻璃基底或塑料基底的透明绝缘基底101上形成缓冲层102。可以在缓冲层102上形成栅电极材料并进行图案化，从而形成栅电极103。在这种情况下，缓冲层102可以用来防止在下面的基底101中产生的湿气或杂质的扩散。
参照图2B，可以在具有栅电极103的基底101上形成栅极绝缘层104。可以利用氧化硅或氮化硅的单层或多层来形成栅极绝缘层104。可以在栅极绝缘层104上形成非晶硅(a-Si)层。在这种情况下，可以使用化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成a-Si层。另外，在a-Si层105的形成过程中或之后可以执行脱氢工艺，从而降低氢浓度。
然后，可以利用氧化硅或氮化硅在a-Si层105上形成覆盖层(cappinglayer)106。在这种情况下，由于氮化硅比氧化硅层更利于金属催化剂的扩散，所以可以使用氮化硅层来形成覆盖层106。
虽然图2B示出了在基底101的基本整个表面上形成a-Si层105之后形成覆盖层106，但可以在图案化a-Si层105形成a-Si层图案之后形成覆盖层106。
然后，可以使用诸如溅射设备的沉积设备在覆盖层106上形成金属催化剂层107。在这种情况下，金属催化剂层107可以包括Ni、Pb、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd或Pt。这些金属可以单独使用或可以组合使用。
在这种情况下，可以以大约1011原子/cm2至1015原子/cm2的面密度在覆盖层106上形成金属催化剂层107。
可以根据金属催化剂层107的浓度对a-Si层105进行晶化。当以过高浓度形成金属催化剂层107时，可能减小poly-Si层的晶粒尺寸，并且可能增加残留在poly-Si层中的金属催化剂的量而使poly-Si层的特性劣化。相反，当以过低的浓度形成金属催化剂层107时，不仅可能难以使用电流沉积设备均匀地沉积金属催化剂层107，而且可能难以形成用于金属催化剂层107晶化的充足量的晶种(晶核)。
另外，由于Ni适合于使a-Si层晶化成poly-Si层，所以可以由镍(Ni)来形成金属催化剂层107。
参照图2C，可以对基底101进行退火(参照标号108)，使金属催化剂层107的金属催化剂可以扩散或渗入到覆盖层106中(参照标号109)并移动到覆盖层106与a-Si层105之间的界面处，以形成晶核(即，晶种110)。这样，a-Si层105可以由晶种晶化成poly-Si层111。在这种情况下，退火工艺108可以为加热炉工艺(furnace process)、快速热退火(RTA)工艺、紫外线(UV)工艺、等离子体工艺或激光工艺，这些工艺基本上能够使整个基底101或者覆盖层106和a-Si层105退火。
在这种情况下，可以执行退火工艺108两次。具体地讲，第一次退火工艺可以使金属催化剂移动到覆盖层106与a-Si层105之间的界面处以形成晶种110。第二次退火工艺可以使a-Si层105由晶种晶化成poly-Si层111。在这种情况下，可以在大约200℃至800℃的温度执行第一次退火工艺，而可以在大约400℃至大约1300℃的温度执行第二次退火工艺。在第一次退火工艺之后，可以将金属催化剂层107去除以防止在第二次退火工艺过程中金属催化剂的扩散或渗入。
因此，通过在覆盖层106与a-Si层105之间的界面处产生的晶种110的数量、密度和位置可以确定poly-Si层的晶粒的尺寸和均匀性。具体地讲，poly-Si层的晶粒的尺寸和均匀性不仅可以取决于金属催化剂的扩散特性，还取决于金属催化剂层107的密度。也就是说，随着金属催化剂层107的密度减小以及包含在覆盖层106中的金属催化剂的扩散量减小，poly-Si层的晶粒尺寸会增大。
如上所述，包括在a-Si层上形成覆盖层和金属催化剂层以控制金属催化剂的扩散或渗入以及对覆盖层和金属催化剂进行退火以使a-Si层晶化成具有大的晶粒尺寸的poly-Si层的晶化工艺可以称作超晶粒硅(SGS)晶化。
根据SGS晶化，可以减少金属在覆盖层中的残留量，使金属催化剂以大约109原子/cm2至1013原子/cm2的面密度残留在poly-Si层111上。这样，与其他晶化方法相比，SGS晶化可以允许TFT具有更好的泄漏电流特性。
同时，虽然上面已经描述了使用SGS晶化工艺使a-Si层105晶化成poly-Si层111，但本发明的非限制性示例实施例不局限于SGS晶化工艺。如本领域所公知的，例如可以利用固相晶化(SPC)工艺、准分子激光晶化(ELC)工艺、金属诱导晶化(MIC)工艺或金属诱导横向晶化(MILC)工艺来取代SGS晶化工艺。
参照图2D，可以将覆盖层106图案化来形成蚀刻阻挡器112。可选择地，可以去除覆盖层106，并可以形成诸如氧化硅层或氮化硅层的绝缘层并进行图案化来形成蚀刻阻挡器112。
然后，可以将poly-Si层111图案化来形成半导体层。同时，如上所述，可以在形成a-Si层105之后在基底101的基本整个表面上形成覆盖层106。可选择地，覆盖层106可以在图案化a-Si层105来形成a-Si层图案之后形成。因此，只有在前一种情况下，才应该在形成蚀刻阻挡器112之后图案化poly-Si层111。
在这用情况下，可以蚀刻覆盖层106来形成蚀刻阻挡器112。这是因为由诸如氧化硅层或氮化硅层的绝缘层形成的覆盖层106可以用作用于形成蚀刻阻挡器112的绝缘层，而无需形成另外的绝缘层。虽然覆盖层106可能包含少量的金属催化剂，但所述少量的金属催化很难在随后的工艺中影响到TFT，因此可以忽略所述少量的催化剂。具体地讲，在栅极绝缘层104与poly-Si层111之间的界面在可能产生少量金属催化剂的界面的相对侧上，即在覆盖层106与poly-Si层111之间的界面的相对侧上，因此，残留的金属不可能产生许多问题。
在这种情况下，poly-Si层111的上面形成有蚀刻阻挡器112的部分可以被限定为沟道区。
同时，如上所述，当使用SPC工艺、ELC工艺、MIC工艺或MILC工艺使a-Si层105晶化成poly-Si层111时，不需要形成覆盖层106的工艺。因此，可以在poly-Si层111上形成诸如氧化硅层或氮化硅层的绝缘层并进行图案化来形成蚀刻阻挡器112。
参照图2E，可以在具有蚀刻阻挡器112的基底101上形成阻隔材料(barrier material)(未示出)，并可以在阻隔材料上形成重掺杂的Si材料(未示出)。
如随后将描述的，阻隔材料可以由有效密度低的材料形成，具体地讲，可以由未掺杂的a-Si材料形成。
可以形成未掺杂的a-Si材料来获得与上述的轻掺杂漏(LDD)区的效果相同的效果，也就是说来控制泄漏电流。可以使用已知的层形成方法来形成未掺杂的a-Si材料，例如，低压化学气相沉积(LPCVD)工艺、常压CVD(APCVD)工艺、等离子体增强CVD(PECVD)工艺、溅射工艺或真空蒸发工艺。然而，本发明不局限于上述的形成未掺杂的a-Si材料的方法。
传统地，为了控制泄漏电流，不得不执行用于形成LDD区的杂质掺杂工艺。然而，由于难以控制杂质掺杂工艺，所以LDD区的均匀性会劣化，且会需要附加的光刻和蚀刻工艺以及掺杂工艺。
然而，根据本发明的非限制性示例实施例，可以使用标准的层形成工艺来形成能够以与LDD区的方式相同的方式控制泄漏电流的层。
参照图2E，可以将阻隔材料和形成在阻隔材料上的重掺杂的Si材料图案化，从而形成阻隔层113和重掺杂Si层114。
在这种情况下，阻隔层113可以与能够以与LDD区的方式相同的方式控制泄漏电流的层对应。
另外，重掺杂Si层114可以为欧姆接触层来限定源区和漏区，这对本领域的技术人员是公知的，因此，这里将省略它们的详细描述。
同时，蚀刻阻挡器112可以用于在图案化阻隔材料和重掺杂的Si材料的过程中防止poly-Si层111(具体地为沟道区)被蚀刻或损坏。通过使用蚀刻阻挡器112蚀刻重掺杂Si层114来形成源区和漏区的工艺可以称作蚀刻阻挡器(E/S)蚀刻工艺。
也就是说，可以在具有蚀刻阻挡器112的基底101的基本整个表面上形成阻隔材料和欧姆接触材料，并使用蚀刻阻挡器112作为掩模进行一次性蚀刻，从而形成阻隔层113和欧姆接触层114。
参照图2F，使用上述已知的层形成工艺，可以在具有重掺杂Si层114(为欧姆接触层)的基底101的基本整个表面上形成中间层115(可以为绝缘层)。
中间层115可以由有机层或无机层形成。有机层可以包括聚丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。这些有机物可以单独使用或可以组合使用。
无机层可以包括氧化硅层、氮化硅层或氮氧化硅层。这些无机层可以单独使用或可以组合使用。然而，本发明的非限制性示例实施例不局限于中间层115的上述材料。
参照图2G，可以将中间层115(可以为绝缘层)的预定区域去除，以在中间层115中形成接触孔116a和116b。
接触孔116a和116b可以用来暴露重掺杂Si层114的预定区域(限定源区和漏区)。可以将源电极117a和漏电极117b形成为分别通过接触孔116a和116b与重掺杂Si层114电连接。
在这种情况下，可以使用包含Mo、W、MoW、AlNd、Ti、Al、Al合金、Ag或Ag合金的单层来形成源电极117a和漏电极117b。这些金属或金属合金可以单独使用或可以组合使用。可选择地，为了减小互联电阻，可以使用由低电阻材料形成的双层或多层来形成源电极117a和漏电极117b。双层可以包含Mo、Al或Ag。这些金属可以单独使用或可以组合使用。多层可以包括一个堆叠的结构。该堆叠结构可以为Mo/Al/Mo、MoW/Al-Nd/MoW、Ti/Al/Ti、Mo/Ag/Mo或Mo/Ag合金/Mo。
结果，可以完成根据本发明的非限制性示例实施例的TFT的制造。
因此，当使用参照图2A至图2G描述的工艺来制造底栅式TFT时，半导体层可以由poly-Si层111形成，使得底栅式TFT能够具有像顶栅式TFT一样高的导通/截止速度以及高的电子迁移率。
另外，由于使用SGS晶化工艺使a-Si层105晶化，所以poly-Si层111与栅极绝缘层104之间的界面既不会被暴露也不会被污染。另外，因SGS晶化工艺而具有大晶粒尺寸的poly-Si层111可以用作沟道区，使得能够使用标准工艺来制造泄漏电流特性优异和电子迁移率高的TFT。
另外，可以使用标准的层形成工艺在半导体层的多晶硅层111与用来限定源区和漏区的重掺杂的Si层之间形成未掺杂的a-Si层。这样，可以使用标准工艺来形成能够以与LDD区的方式相同的方式控制泄漏电流的层。
图3A为图1A中的区域a-a的有效密度的相图，示出了包括LDD区的典型TFT的有效密度。
典型TFT包括LDD区以控制截止电流。在具有LDD区的TFT中，LDD区可以使集中在漏区上的电场分散，从而控制截止电流状态。
在图3A中，符号A表示源区和漏区，符号B表示LDD区，符号C表示沟道区。另外，符号X表示沟道区的有效密度，符号Y表示LDD区的有效密度，符号Z表示源区和漏区的有效密度。
参照图3A，通过形成LDD区可以减小有效密度，如由值域Y所表示的。因此，可以使集中在漏区上的电场分散，从而控制截止电流状态。
图3B为图2E中的区域b-b的有效密度的相图，示出了根据本发明非限制性示例实施例的包括未掺杂a-Si层的TFT的有效密度。
在图3B中，符号A′表示源区和漏区，符号B′表示未掺杂a-Si层区，符号C′表示沟道区。另外，符号X′表示沟道区的有效密度，符号Y′表示未掺杂a-Si层区的有效密度，Z′表示源区和漏区的有效密度。
参照图3B，通过形成未掺杂a-Si层区可以减小有效密度，如由值域Y′所表示的。因此，可以以与LDD区的方式相同的方式来使集中在漏区上的电场分散，从而控制截止电流状态。
根据如上所述的本发明，可以使用由poly-Si层形成的半导体层来制造底栅式TFT，使得底栅式TFT可以具有与顶栅式TFT一样高的导通/截止速度以及高电子迁移率。
另外，可以使用SGS晶化工艺使a-Si层晶化，使得晶粒尺寸大的poly-Si层可以用作沟道区。因此，可以使用简单的工艺制造泄漏电流特性优异且电子迁移率高的TFT。
另外，可以使用简单的工艺形成能够以与LDD区的方式相同的方式控制泄漏电流的层。
虽然已经参照本发明的特定非限制性示例实施例描述了本发明，但本领域的技术人员应该理解，在不脱离权利要求及它们的等同物的精神或范围的情况下，可以做各种修改和改变。
Claims (20)
1.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
栅电极，设置在基底上；
栅极绝缘层，设置在栅电极上；
半导体层，设置在栅极绝缘层上，半导体层包括多晶硅层；
欧姆接触层，设置在半导体层的预定区域上；
绝缘的中间层，设置在基底的包括欧姆接触层的基本整个表面上；
源电极和漏电极，通过形成在中间层中的接触孔电连接到欧姆接触层，
其中，阻隔层设置在半导体层与欧姆接触层之间。
2.如权利要求1所述的薄膜晶体管，其中，阻隔层包括未掺杂的非晶硅层。
3.如权利要求1所述的薄膜晶体管，其中，欧姆接触层包含重掺杂的硅。
4.如权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括设置在半导体层的预定区域上来限定沟道区的蚀刻阻挡器。
5.如权利要求4所述的薄膜晶体管，其中，蚀刻阻挡器为覆盖层的一部分。
6.如权利要求5所述的薄膜晶体管，其中，覆盖层为氧化硅层或氮化硅层。
7.如权利要求1所述的薄膜晶体管，其中，金属催化剂以109原子/cm2至1013原子/cm2的面密度残留在多晶硅层中。
8.如权利要求1所述的薄膜晶体管，其中，阻隔层形成为与欧姆接触层对应。
9.一种制造薄膜晶体管的方法，所述方法包括以下步骤：
在基底上形成栅电极；
在栅电极上形成栅极绝缘层；
在栅极绝缘层上形成包含非晶硅的半导体层；
使非晶硅层的至少一部分晶化；
在半导体层的预定区域上形成阻隔层和欧姆接触层；
在具有欧姆接触层的基底的基本整个表面上形成中间层，并在中间层中形成暴露欧姆接触层的预定区域的接触孔；
形成通过中间层的接触孔电连接到暴露的欧姆接触层的源电极和漏电极。
10.如权利要求9所述的方法，其中，使非晶硅层的至少一部分晶化的步骤形成多晶硅层。
11.如权利要求10所述的方法，其中，使非晶硅层的至少一部分晶化成多晶硅层的步骤包括以下步骤：
在非晶硅层上形成覆盖层；
在覆盖层上形成金属催化剂层；
对基底进行退火以使非晶硅层的至少一部分晶化成多晶硅层。
12.如权利要求11所述的方法，所述方法还包括：在使非晶硅层的至少一部分晶化成多晶硅层之后，图案化覆盖层来形成蚀刻阻挡器。
13.如权利要求10所述的方法，所述方法还包括：在形成多晶硅层之后，在多晶硅层上形成绝缘层并图案化绝缘层来形成蚀刻阻挡器。
14.如权利要求12所述的方法，其中，在多晶硅层的预定区域上形成阻隔层和欧姆接触层的步骤包括以下步骤：
在基底的具有蚀刻阻挡器的基本整个表面上形成阻隔材料和欧姆接触材料；
使用蚀刻阻挡器作为掩模一次性蚀刻具有阻隔材料和欧姆接触材料的基底。
15.如权利要求13所述的方法，其中，在多晶硅层的预定区域形成阻隔层和欧姆接触层的步骤包括以下步骤：
在基底的具有蚀刻阻挡器的基本整个表面上形成阻隔材料和欧姆接触材料；
使用蚀刻阻挡器作为掩模一次性地蚀刻具有阻隔材料和欧姆接触材料的基底。
16.如权利要求9所述的方法，其中，阻隔层包含未掺杂的非晶硅。
17.如权利要求14所述的方法，其中，使用低压化学气相沉积工艺、常压化学气相沉积工艺、等离子增强化学气相沉积工艺、溅射工艺或真空蒸发工艺来形成阻隔层。
18.如权利要求9所述的方法，其中，欧姆接触层包含重掺杂的硅。
19.如权利要求9所述的方法，其中，金属催化剂以109原子/cm2至1013原子/cm2的面密度残留在多晶硅层中。
20.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
栅电极，形成在基底上；
栅极绝缘层，形成栅电极上；
晶体半导体层，形成栅极绝缘层上；
阻隔层，形成在半导体层上；
欧姆接触层，形成在阻隔层上；
源电极和漏电极，通过形成在中间层中的接触孔电连接到欧姆接触层，
其中，半导体层包含多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090097434A KR101084233B1 (ko) | 2009-10-13 | 2009-10-13 | 박막트랜지스터 및 그 제조 방법 |
| KR10-2009-0097434 | 2009-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102044568A true CN102044568A (zh) | 2011-05-04 |
| CN102044568B CN102044568B (zh) | 2014-12-17 |
Family
ID=43854122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010504260.4A Active CN102044568B (zh) | 2009-10-13 | 2010-10-11 | 薄膜晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8288216B2 (zh) |
| KR (1) | KR101084233B1 (zh) |
| CN (1) | CN102044568B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| CN105720105A (zh) * | 2014-12-02 | 2016-06-29 | 昆山国显光电有限公司 | 一种底栅型薄膜晶体管及其制备方法 |
| CN110277317A (zh) * | 2019-06-04 | 2019-09-24 | 深圳市华星光电技术有限公司 | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6019329B2 (ja) * | 2011-03-31 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 表示装置および電子機器 |
| TWI483344B (zh) * | 2011-11-28 | 2015-05-01 | Au Optronics Corp | 陣列基板及其製作方法 |
| US10199507B2 (en) * | 2012-12-03 | 2019-02-05 | Lg Display Co., Ltd. | Thin film transistor, display device and method of manufacturing the same |
| US9214568B2 (en) * | 2012-12-12 | 2015-12-15 | The Hong Kong University Of Science And Technology | Thin film transistor with two-dimensional doping array |
| TWI613709B (zh) * | 2013-02-20 | 2018-02-01 | 財團法人工業技術研究院 | 半導體元件結構及其製造方法與應用其之畫素結構 |
| KR102410985B1 (ko) * | 2014-10-20 | 2022-06-21 | 삼성디스플레이 주식회사 | 투명 표시 장치 및 이의 제조 방법 |
| CN105140296A (zh) * | 2015-08-24 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示面板 |
| CN107634011A (zh) * | 2017-09-20 | 2018-01-26 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| KR102513405B1 (ko) * | 2018-08-31 | 2023-03-22 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003496A (ko) * | 2003-06-27 | 2005-01-12 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 |
| JP2005038981A (ja) * | 2003-07-18 | 2005-02-10 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| KR20060122120A (ko) * | 2005-05-25 | 2006-11-30 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
| US20070087490A1 (en) * | 2004-08-13 | 2007-04-19 | Samsung Sdi Co., Ltd. | Thin film transistor and method of fabricating the same |
| US20090212288A1 (en) * | 2008-02-25 | 2009-08-27 | Joo-Han Kim | Thin film transistor, display device including the same, and method of manufacturing the display device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225098B1 (ko) | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| KR100699989B1 (ko) | 2004-05-28 | 2007-03-26 | 삼성에스디아이 주식회사 | 바텀 게이트 형 박막트랜지스터 및 그의 제조방법 |
| KR100889020B1 (ko) | 2007-08-14 | 2009-03-19 | 한양대학교 산학협력단 | 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터 |
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| KR101019048B1 (ko) * | 2008-11-20 | 2011-03-07 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
-
2009
- 2009-10-13 KR KR1020090097434A patent/KR101084233B1/ko active IP Right Grant
-
2010
- 2010-04-02 US US12/753,732 patent/US8288216B2/en active Active
- 2010-10-11 CN CN201010504260.4A patent/CN102044568B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003496A (ko) * | 2003-06-27 | 2005-01-12 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 |
| JP2005038981A (ja) * | 2003-07-18 | 2005-02-10 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| US20070087490A1 (en) * | 2004-08-13 | 2007-04-19 | Samsung Sdi Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR20060122120A (ko) * | 2005-05-25 | 2006-11-30 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
| US20090212288A1 (en) * | 2008-02-25 | 2009-08-27 | Joo-Han Kim | Thin film transistor, display device including the same, and method of manufacturing the display device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| US9899421B2 (en) | 2014-08-21 | 2018-02-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacture method of TFT substrate and sturcture thereof |
| CN105720105A (zh) * | 2014-12-02 | 2016-06-29 | 昆山国显光电有限公司 | 一种底栅型薄膜晶体管及其制备方法 |
| CN110277317A (zh) * | 2019-06-04 | 2019-09-24 | 深圳市华星光电技术有限公司 | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101084233B1 (ko) | 2011-11-16 |
| US20110084276A1 (en) | 2011-04-14 |
| KR20110040243A (ko) | 2011-04-20 |
| US8288216B2 (en) | 2012-10-16 |
| CN102044568B (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102044568B (zh) | 薄膜晶体管及其制造方法 | |
| CN101373792B (zh) | 薄膜晶体管、有机发光二极管显示装置及其制造方法 | |
| CN101826548B (zh) | 有机发光二极管显示装置及其制造方法 | |
| EP2009680B1 (en) | Method of fabricating a polycrystalline silicon layer | |
| US8283668B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| CN101556968B (zh) | 薄膜晶体管和其制造方法以及有机发光二极管显示装置 | |
| CN101325220B (zh) | 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置 | |
| CN101211985A (zh) | 薄膜晶体管及其制造方法和有机发光二极管显示装置 | |
| CN101630693B (zh) | 薄膜晶体管、其制造方法及有机发光二极管显示装置 | |
| US8530290B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| CN101826555B (zh) | 薄膜晶体管、制造方法及有机发光二极管显示装置 | |
| JP2009004770A (ja) | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 | |
| KR20080114281A (ko) | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 | |
| KR20080051618A (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR20070028121A (ko) | 박막트랜지스터 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100731756B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100722112B1 (ko) | 박막 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121105 Address after: South Korea Gyeonggi Do Yongin Applicant after: Samsung Display Co., Ltd. Address before: South Korea Gyeonggi Do Yongin Applicant before: Samsung Mobile Display Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |