CN105140296A - 一种薄膜晶体管、其制备方法、阵列基板及显示面板 - Google Patents

一种薄膜晶体管、其制备方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN105140296A
CN105140296A CN201510524296.1A CN201510524296A CN105140296A CN 105140296 A CN105140296 A CN 105140296A CN 201510524296 A CN201510524296 A CN 201510524296A CN 105140296 A CN105140296 A CN 105140296A
Authority
CN
China
Prior art keywords
thin
film transistor
protective layer
layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510524296.1A
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510524296.1A priority Critical patent/CN105140296A/zh
Publication of CN105140296A publication Critical patent/CN105140296A/zh
Priority to PCT/CN2016/074263 priority patent/WO2017031966A1/en
Priority to US15/122,917 priority patent/US20180114864A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管、其制备方法、阵列基板及显示面板，其中，薄膜晶体管，包括：衬底基板，衬底基板上的有源层、有源层上的源漏电极，还包括：设置在所述源漏电极上的氧化保护层；贯通所述氧化保护层的开口，所述开口对应所述源漏电极之间的有源层区域。可以避免漏电极被氧化，从而提升薄膜晶体管的性能。

Description

一种薄膜晶体管、其制备方法、阵列基板及显示面板
技术领域
本发明涉及半导体体技术领域，尤指一种薄膜晶体管、其制备方法、阵列基板及显示面板。
背景技术
随着平板显示行业的发展，对显示面板的要求越来越高，其中对面板中薄膜晶体管的迁移率也提出了更高的要求。目前，现有的薄膜晶体管(ThinFilmTransistor，TFT)一般为非晶硅薄膜晶体管，非晶硅薄膜晶体管即薄膜晶体管的有源层为非晶硅材料，非晶硅薄膜晶体管的载流子的迁移率较低，其电子迁移率为0.1-1cm2V-1s-1，不能适应目前显示行业的发展。因此开发了低温多晶硅(LTPS，LowTemperaturePolySilicon)薄膜晶体管和氧化物(Oxide)薄膜晶体管。
LTPS薄膜晶体管即薄膜晶体管的有源层为低温多晶硅材料，低温多晶硅是指在较低温度下将非晶硅转变为多晶硅，LTPS薄膜晶体管其载流子迁移率很高约为100-500cm2V-1s-1，但是其均匀性问题很难解决，因而在面向大尺寸面板的应用时，出现了很难克服的障碍。氧化物薄膜晶体管即薄膜晶体管的有源层为氧化物半导体材料，氧化物薄膜晶体管在保证较好的大尺寸均匀性的前提下，可以做到其载流子迁移率为10cm2V-1s-1。因此，氧化物薄膜晶体管由于迁移率高、均一性好、透明以及制作工艺简单，可以更好地满足大尺寸显示面板的需求，而备受人们的关注。
目前，在制备氧化物薄膜晶体管的过程中，在形成金属氧化物有源层后形成源电极层和漏电极层，但是进行源漏电极的刻蚀时会对金属氧化物有源层造成的一定程度的破坏，虽然可以通过调整刻蚀液来改善，但是不能避免，这样就造成薄膜晶体管性能恶化，甚至导致氧化物薄膜晶体管没有开关性能。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管、其制备方法、阵列基板及显示面板，用以避免氧化保护层与氧化物半导体层接触，影响氧化物半导体层的半导体特性，进而影响薄膜晶体管的性能的问题。
因此，本发明实施例提供本发明还提供一种薄膜晶体管的制备方法，包括：形成所述薄膜晶体管的有源层；形成所述薄膜晶体管的源漏电极层薄膜；形成所述薄膜晶体管的氧化保护层薄膜；形成所述源漏电极层薄膜对应所述有源层的沟道区域的第一开口；形成所述氧化保护层薄膜对应所述有源层的沟道区域的第二开口；所述第一开口和所述第二开口是通过一次构图工艺形成的。
一种可能的实施方式中，通过一次构图工艺形成所述有源层、所述薄膜晶体管的源漏电极和所述薄膜晶体管的氧化保护层。
一种可能的实施方式中，通过半色调掩膜或者灰阶掩膜形成所述有源层、所述薄膜晶体管的源漏电极和所述薄膜晶体管的氧化保护层。
一种可能的实施方式中，在所述形成第一开口的步骤之前，还包括：通过一次构图工艺形成所述有源层和不含所述第一开口的源漏电极层薄膜。
一种可能的实施方式中，还包括：形成所述薄膜晶体管的树脂层；所述薄膜晶体管的树脂层和所述薄膜晶体管的氧化保护层、所述第一开口、所述第二开口是通过一次构图工艺形成的。
一种可能的实施方式中，还包括：形成薄膜晶体管的钝化层，所述钝化层至少覆盖所述氧化保护层、所述第一开口和所述第二开口。
相应地，本发明还提出一种薄膜晶体管，包括衬底基板，衬底基板上的有源层、有源层上的源漏电极，还包括：设置在所述源漏电极上的氧化保护层；贯通所述氧化保护层的开口，所述开口对应所述源漏电极之间的有源层区域。
一种可能的实施方式中，还包括位于所述氧化保护层上的树脂层，且所述树脂层在所述衬底基板的正投影与所述氧化保护层在所述衬底基板的正投影重合。
一种可能的实施方式中，所述树脂层的厚度在1.0～4.0um之间。
一种可能的实施方式中，所述源漏电极在所述衬底基板上的正投影和所述氧化保护层在所述衬底基板上的正投影重合。
一种可能的实施方式中，还包括：至少位于所述氧化保护层上以及所述源漏电极之间的有源层区域上的钝化层。
一种可能的实施方式中，所述氧化保护层的材料为非金属材料，且所述氧化保护层的材料与所述源漏电极的材料不相同。
一种可能的实施方式中，所述氧化保护层的材料至少包括下述中的一种：氮化硅；氮氧化硅；碳化硅；有机材料。
一种可能的实施方式中，所述氧化保护层的材料为具有绝缘性能的金属氧化物。
一种可能的实施方式中，所述氧化保护层的厚度在之间。
相应地，本发明还提出一种阵列基板，包括上述薄膜晶体管。
相应地，本发明还提出一种显示面板，包括上述阵列基板。
本发明上述提出的薄膜晶体管、其制备方法、阵列基板及显示面板，由于在源漏电极之上设置有氧化保护层，贯通氧化保护层的开口，开口对应源漏电极之间的有源层区域，保证了当薄膜晶体管处于截止状态时源漏电极之间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在源漏电极之上设置有氧化保护层，避免了氧化保护层与氧化物半导体层接触，影响氧化物半导体层的半导体特性，进而影响薄膜晶体管的性能的问题。
附图说明
图1a为本发明实施例一提供的薄膜晶体管的结构示意图之一；
图1b为本发明实施例一提供的源漏电极与氧化保护层在衬底基板上正投影的结构示意图；
图1c为本发明实施例一提供的氧化保护层形成结构示意图之一；
图1d为本发明实施例一提供的氧化保护层形成结构示意图之二；
图2a为本发明实施例一提供的薄膜晶体管的结构示意图之二；
图2b为本发明实施例一提供的薄膜晶体管的结构示意图之三；
图2c为本发明实施例一提供的薄膜晶体管的结构示意图之四；
图2d为本发明实施例一提供的薄膜晶体管的结构示意图之五；
图3为本发明实施例二提供的薄膜晶体管的制备方法的流程示意图；
图4a至图4h分别为本发明实施例二提供的制备方法在执行各步骤后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示面板的具体实施方式进行详细地说明。
其中，附图中各膜层厚度和形状不反映薄膜晶体管及阵列基板的真实比例，目的只是示意说明本发明内容。
实施例一
本发明实施例一提供的一种薄膜晶体管，如图1a所示，包括：衬底基板10，依次位于衬底基板10上的栅电极11、栅极绝缘层12、有源层13、以及源漏电极15；还包括：
设置在源漏电极15上的氧化保护层16。
贯通氧化保护层16的开口14，开口14对应源漏电极15之间的有源层区域。
本发明实施例提供的上述薄膜晶体管，在源漏电极上设置有氧化保护层，避免了源漏电极在形成过程中被氧化，影响薄膜晶体管的性能的问题。正是由于在上述薄膜晶体管中，在源漏电极上设置有氧化保护层，避免了氧化保护层与氧化物半导体层接触，影响氧化物半导体层的半导体特性，进而影响薄膜晶体管的性能的问题。氧化保护层不仅可以避免源漏电极被氧化，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。
进一步地，在具体实施时，如图1a所示，还包括位于氧化保护层16上的树脂层17，且树脂层17在衬底基板10的正投影与氧化保护层16在衬底基板10的正投影重合。
在本发明实施例提供的上述薄膜晶体管中，氧化保护层16是通过树脂层17作为掩膜板掩膜形成的。
较佳地，在本发明实施例提供的上述薄膜晶体管中，树脂层的厚度可以在1.0～4.0um之间，在此不作限定。
在本发明实施例提供的上述薄膜晶体管中，氧化保护层16还可以通过单独的掩膜板掩膜形成。
在本发明实施例提供的上述薄膜晶体管中，如图1b所示，源漏电极15在衬底基板10上的正投影和氧化保护层16在衬底基板10上的正投影重合。
在本发明实施例提供的上述薄膜晶体管中，氧化保护层的材料可以为非金属材料，且氧化保护层的材料与源漏电极的材料不相同，具体材料在此不作限定。
在本发明实施例提供的上述薄膜晶体管中，氧化保护层的材料可以为氮化硅或氮氧化硅、碳化硅，具体材料在此不作限定。
在本发明实施例提供的上述薄膜晶体管中，氧化保护层的材料可以为具有绝缘性能的金属氧化物，具体材料在此不作限定。
由于铜电极暴露在氧离子中很容易被氧化，氧化严重时甚至会发生剥落，因此，在本发明实施例提供的上述薄膜晶体管中，通过设置氧化保护层，避免了氧化保护层与氧化物半导体层接触，影响氧化物半导体层的半导体特性，进而影响薄膜晶体管的性能的问题。并且氧化保护层可以防止源漏电极被氧化，在本发明实施例中源漏电极的材料是铜，也可以是其它金属材料，当氧化保护层为其它金属材料时，氧化保护层也能起到防止被氧化的作用。
进一步地，在本发明实施例提供的上述薄膜晶体管中，氧化保护层的厚度在之间，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，可以通过一次构图工艺形成薄膜晶体管的树脂层和薄膜晶体管的氧化保护层和开口。
该种方式中，如图1c所示，为便于阐述氧化保护层的形成方式，将开口区分为第一开口141和第二开口142，第一开口141是源漏电极层薄膜15对应有源层13的沟道区域，第二开口142是氧化保护层薄膜16对应有源层13的沟道区域，该种方式中，薄膜晶体管的树脂层17和薄膜晶体管的氧化保护层16、第一开口141和第二开口142通过一次构图工艺形成。
对比图1c和图1d，为便于阐述第一开口141和第二开口142的形成过程，其中在图1d中未示出图1c中的树脂层17。如图1d所示，在形成第一开口141的步骤之前，还包括：通过一次构图工艺形成有源层13和不含第一开口源漏电极层薄膜15，在该种方式中，形成源漏电极层薄膜时，并未形成第一开口和第二开口。
进一步地，在本发明实施例提供的上述薄膜晶体管中，有源层的材料为金属氧化物材料，在此不作限定。
具体地，在本发明实施例提供的上述薄膜晶体管中，金属氧化物材料具体可以为镓锌氧化物(GZ0)、非晶铟镓锌氧化物(a-IGZO)，铪铟锌氧化物(HIZO)、铟锌氧化物(IZO)、非晶铟锌氧化物(a-IZO)、氧化锌：氟(ZnO:F)、氧化铟：锡(In2O3:Sn)、氧化铟：钼(In2O3:Mo)、镉锡氧化物(Cd2SnO4、Cd-Sn-O)、氧化锌：铝(ZnO:Al)、二氧化钛：铌(TiO2:Nb)等，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，有源层的厚度控制在之间效果较佳，在此不作限定。
较佳地，为了降低源漏电极的阻抗，在本发明实施例提供的上述薄膜晶体管中，源漏电极的材料优选电阻较小的铜(Cu)。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，源漏电极的厚度控制在之间效果较佳，在此不作限定。
较佳地，为了降低栅电极的阻抗，在本发明实施例提供的上述薄膜晶体管中，栅电极的材料优选电阻较小的Cu。
具体地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，栅电极的厚度控制在之间效果为佳，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，栅极绝缘层的材料可以为氮化物或者氧氮化合物等，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，栅极绝缘层的厚度控制在之间效果较佳，在此不作限定。
进一步地，为了增加Cu材料的栅电极与衬底基板之间的附着力，在发明实施例提供的上述薄膜晶体管中，如图2a所示，还包括：位于栅电极11与衬底基板10之间的缓冲层18。
进一步地，为了提升薄膜晶体管对外界水汽及空气的阻挡能力，以提升了薄膜晶体管的稳定性，在发明实施例提供的上述薄膜晶体管中，如图2b所示，还包括，覆盖氧化保护层16以及栅极绝缘层12的钝化层19。
钝化层的材料也可以选用氧化物或者氧氮化合物，钝化层材料选取与金属氧化物有源层接触后不影响有源层特性的材料。
进一步地，在发明实施例提供的上述薄膜晶体管中，可以适用于扭曲向列型(TwistedNematic，TN)模式的薄膜晶体管，也可以适用于高级超维场开关(Advancedsuperbimensionswitch，ADS)模式的薄膜晶体管。
其中，ADS模式的薄膜晶体管，如图2c所示，还包括像素电极30和公共电极31。像素电极30和公共电极31通过钝化层19分隔。像素电极材料和公共电极的材料可以但不限于为ITO、IZO的单层膜，或者为ITO、IZO所构成的复合膜，其中16为氧化保护层、15为源漏电极层，17为树脂层。
TN模式的薄膜晶体管，如图2d所示，还包括像素电极30。像素电极30位于钝化层上。像素电极材料可以但不限于为ITO、IZO的单层膜，或者为ITO、IZO所构成的复合膜。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管，该阵列基板的实施可以参见上述薄膜晶体管的实施例，重复之处不再赘述。
具体地，本发明实施提供的上述阵列基板可以应用于液晶显示(LiquidCrystalDisplay，LCD)面板，当然也可以应用于有机发光二极管(OrganicLightEmittingDiode，OLED)显示面板，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板，该显示面板可以是液晶显示面板，也可以是OLED显示面板，对于显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
实施例二
基于同一发明构思，本发明实施例二还提供了一种薄膜晶体管的制备方法，该方法包括：依次形成薄膜晶体管的有源层、形成薄膜晶体管的源漏电极层薄膜、形成薄膜晶体管的氧化保护层薄膜、形成源漏电极层薄膜对应所述有源层的沟道区域的第一开口、形成氧化保护层薄膜对应有源层的沟道区域的第二开口，其中，第一开口和第二开口是通过一次构图工艺形成的。具体处理过程如图3所示，下面分别进行详细阐述：
301，在衬底基板上形成栅电极的图形。
衬底基板可以是透明玻璃基板或者是石英。
进一步地，在具体实施时，为了增加Cu材料的栅电极与衬底基板之间的附着力，一般在形成栅电极之前还包括：在衬底基板上形成一层缓冲层。
具体地，在衬底基板20上沉积缓冲层28，如图4a所示。
在缓冲层28上形成栅电极21的图形，如图4b所示。
具体地，在本发明实施例提供的上述制备方法中，栅电极优选电阻较小的铜，在具体实施时，可以采用溅射或热蒸发的方法在衬底基板上沉积上厚度为的Cu薄膜，然后对Cu薄膜进行构图，通过一次光刻工艺在沉积栅金属膜的衬底基板上形成栅电极和栅极扫描线，从而形成栅电极的图形。
缓冲层可以增加Cu材料的栅电极与衬底基板之间的附着力。
302，形成覆盖栅电极的栅极绝缘层。
形成覆盖栅电极的栅极绝缘层22，如图4c所示。
在具体实施时，在本发明实施例提供的上述制备方法中，可以采用等离子体增强化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition，PECVD)沉积厚度在之间的栅极绝缘层。
具体地，栅极绝缘层的材料可以为氮化物或者氧氮化合物，厚度控制在之间，在此不作限定。对应的反应气体可以为硅烷(SiH4)、氨气(NH3)和氮气(N2)，或二氯硅烷(SiH2Cl2)、氨气(NH3)和氮气(N2)，或硅烷(SiH4)、氨气(NH3)、一氧化二氮(N2O)和氮气(N2)，在此不作限定。
303，在栅极绝缘层上形成有源层薄膜。
如图4d所示，在栅极绝缘层上形成有源层薄膜23，有源层薄膜23后续通过刻蚀形成有源层。
具体地，在具体实施时，有源层薄膜的材料可以为金属氧化物，厚度控制在之间，在此不作限定。
304，在有源层薄膜上形成源漏电极层薄膜。
在有源层薄膜23上沉积源漏电极层薄膜24，如图4e所示。
305，在形成源漏电极层薄膜上形成氧化保护层薄膜。
在形成源漏电极层薄膜24上形成氧化保护层薄膜25，如图4f所示。
306，形成源漏电极层薄膜对应有源层的沟道区域的第一开口，以及形成氧化保护层薄膜对应有源层的沟道区域的第二开口。
其中，第一开口和第二开口是通过一次构图工艺形成的。
在该步骤中，可以包括下述两种实施方式：
第一种实施方式：可以通过一次构图工艺形成有源层、薄膜晶体管的源漏电极和薄膜晶体管的氧化保护层。
具体地，如图4g所示，通过一次构图工艺形成有源层231、薄膜晶体管的源漏电极241和薄膜晶体管的氧化保护层251。
较佳地，可以通过半色调掩膜或者灰阶掩膜形成有源层、薄膜晶体管的源漏电极和薄膜晶体管的氧化保护层。
第二种实施方式：在形成第一开口的步骤之前，还包括：通过一次构图工艺形成有源层和不含第一开口的源漏电极层薄膜。通过一次构图工艺形成薄膜晶体管的树脂层和薄膜晶体管的氧化保护层、第一开口、第二开口。
在上述方式中，树脂层的厚度在1.0～4.0um之间，在此不做具体限定。
具体地，通过一次构图工艺形成有源层和不含第一开口的源漏电极层薄膜，形成如图1d所示的结构，再通过一次构图工艺形成薄膜晶体管的树脂层26和薄膜晶体管的氧化保护层251、第一开口271、第二开口272，最后得到如图4h所示的结构，其中231为有源层，24为源漏电极。
可选地，还包括：形成薄膜晶体管的钝化层(图4h中并未示出)，钝化层至少覆盖氧化保护层、第一开口和第二开口。其中，包含钝化层的薄膜晶体管具体结构组成请参见图2b所示。
钝化层的形成方式为：在形成氧化保护层薄膜之后，沉积钝化层薄膜。通过构图工艺形成钝化层，钝化层至少覆盖氧化保护层、第一开口和第二开口。
可选地，在上述薄膜晶体管的制备方法过程中，在沉积钝化层薄膜之前，还可以包括：
沉积像素电极材料。
通过沉积的像素电极材料，形成像素电极和公共电极。像素电极和公共电极通过钝化层分隔。
像素电极材料和公共电极的材料可以但不限于为ITO、IZO的单层膜，或者为ITO、IZO所构成的复合膜。
其中，包含公共电极和像素电极的薄膜晶体管结构组成示意图请参见上述实施例一种图2c中示意，本发明实施例二不再赘述。
在上述实施例中，氧化保护层的厚度在之间，在此不做具体限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，有源层的材料为金属氧化物材料，在此不作限定。
具体地，金属氧化物材料具体可以为镓锌氧化物(GZ0)、非晶铟镓锌氧化物(a-IGZO)，铪铟锌氧化物(HIZO)、铟锌氧化物(IZO)、非晶铟锌氧化物(a-IZO)、氧化锌：氟(ZnO:F)、氧化铟：锡(In2O3:Sn)、氧化铟：钼(In2O3:Mo)、镉锡氧化物(Cd2SnO4、Cd-Sn-O)、氧化锌：铝(ZnO:Al)、二氧化钛：铌(TiO2:Nb)等，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，可以采用溅射的方式沉积厚度为之间的有源层，在此不作限定。
在形成源电极和漏电极的衬底基板上采用PEVCD方法连续沉积厚度为的铜的氧化保护层，可以防止铜被氧化。
在上述实施例中，如图4c～图4h所示，源漏电极在衬底基板上的正投影和氧化保护层在衬底基板上的正投影重合。氧化保护层的材料可以为非金属材料，且氧化保护层的材料与源漏电极的材料不相同，具体材料在此不作限定。在本发明实施例提供的上述薄膜晶体管中，氧化保护层的材料可以为氮化硅或氮氧化硅、碳化硅，具体材料在此不作限定。在本发明实施例提供的上述薄膜晶体管中，氧化保护层的材料可以为具有绝缘性能的金属氧化物，具体材料在此不作限定。
氧化保护层材料可以是氮化硅SiNx，在此不做具体限定。对应的反应气体可以为硅烷(SiH4)、氨气(NH3)和氮气(N2)，或二氯硅烷(SiH2Cl2)、氨气(NH3)和氮气(N2)，或硅烷(SiH4)、氨气(NH3)、一氧化二氮(N2O)和氮气(N2)，在此不作限定。
氧化保护层的厚度在之间，在此不作限定。
在氧化保护层上通过涂覆工艺，涂覆一层树脂层。
树脂层的厚度可以是1.0-4.0um之间，在此不做具体限定。
在涂覆树脂层后的衬底基板上，基于一次构图工艺，曝光显影后形成公共电极的接触过孔以及像素电极的接触过孔和TFT沟道区域，通过一次干法刻蚀工艺刻蚀掉铜的氧化保护层及栅极绝缘层，这样，在形成源漏电极的图形时通过一次构图工艺同时形成氧化保护层的图形，从而不用单独增加一次构图工艺，进而可以降低生产成本，并保证生产效率。
具体地，在本发明实施例提供的上述制备方法中，可以采用PECVD的方法沉积钝化层，钝化层的厚度控制在之间效果为佳。具体地，当钝化层的材料为硅的氧化物时，对应的反应气体可以为硅烷(SiH4)和一氧化二氮(N2O)；当钝化层的材料为氧氮化合物时，对应的反应气体可以为硅烷(SiH4)、氨气(NH3)和氮气(N2)，或二氯硅烷(SiH2Cl2)、氨气(NH3)和氮气(N2)，在此不作限定。
本发明实施例提供的一种薄膜晶体管制备方法、薄膜晶体管、阵列基板及显示面板，由于在源漏电极之上设置有氧化保护层，保证了当薄膜晶体管处于截止状态时源漏电极之间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在源漏电极上覆盖氧化保护层，防止源漏电极被氧化，从而提升薄膜晶体管的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
形成所述薄膜晶体管的有源层；
形成所述薄膜晶体管的源漏电极层薄膜；
形成所述薄膜晶体管的氧化保护层薄膜；
形成所述源漏电极层薄膜对应所述有源层的沟道区域的第一开口；
形成所述氧化保护层薄膜对应所述有源层的沟道区域的第二开口；
所述第一开口和所述第二开口是通过一次构图工艺形成的。
2.如权利要求1所述的制备方法，其特征在于，通过一次构图工艺形成所述有源层、所述薄膜晶体管的源漏电极和所述薄膜晶体管的氧化保护层。
3.如权利要求2所述的制备方法，其特征在于，通过半色调掩膜或者灰阶掩膜形成所述有源层、所述薄膜晶体管的源漏电极和所述薄膜晶体管的氧化保护层。
4.如权利要求1所述的制备方法，其特征在于，在所述形成第一开口的步骤之前，还包括：通过一次构图工艺形成所述有源层和不含所述第一开口的源漏电极层薄膜。
5.如权利要求1所述的制备方法，其特征在于，还包括：
形成所述薄膜晶体管的树脂层；
所述薄膜晶体管的树脂层和所述薄膜晶体管的氧化保护层、所述第一开口、所述第二开口是通过一次构图工艺形成的。
6.如权利要求1所述的制备方法，其特征在于，还包括：
形成薄膜晶体管的钝化层，所述钝化层至少覆盖所述氧化保护层、所述第一开口和所述第二开口。
7.一种薄膜晶体管，包括衬底基板，衬底基板上的有源层、有源层上的源漏电极，其特征在于，还包括：
设置在所述源漏电极上的氧化保护层；
贯通所述氧化保护层的开口，所述开口对应所述源漏电极之间的有源层区域。
8.如权利要求7所述的薄膜晶体管，其特征在于，还包括：
位于所述氧化保护层上的树脂层，且所述树脂层在所述衬底基板的正投影与所述氧化保护层在所述衬底基板的正投影重合。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述树脂层的厚度在1.0～4.0um之间。
10.如权利要求7所述的薄膜晶体管，其特征在于，所述源漏电极在所述衬底基板上的正投影和所述氧化保护层在所述衬底基板上的正投影重合。
11.如权利要求7所述的薄膜晶体管，其特征在于，还包括：
至少位于所述氧化保护层上以及所述源漏电极之间的有源层区域上的钝化层。
12.如权利要求7所述的薄膜晶体管，其特征在于，所述氧化保护层的材料为非金属材料，且所述氧化保护层的材料与所述源漏电极的材料不相同。
13.如权利要求12所述的薄膜晶体管，其特征在于，所述氧化保护层的材料至少包括下述中的一种：
氮化硅；氮氧化硅；碳化硅；有机材料。
14.如权利要求7所述的薄膜晶体管，其特征在于，所述氧化保护层的材料为具有绝缘性能的金属氧化物。
15.如权利要求7所述的薄膜晶体管，其特征在于，所述氧化保护层的厚度在之间。
16.一种阵列基板，其特征在于，包括如权利要求7～15任一所述的薄膜晶体管。
17.一种显示面板，其特征在于，包括如权利要求16所述的阵列基板。
CN201510524296.1A 2015-08-24 2015-08-24 一种薄膜晶体管、其制备方法、阵列基板及显示面板 Pending CN105140296A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510524296.1A CN105140296A (zh) 2015-08-24 2015-08-24 一种薄膜晶体管、其制备方法、阵列基板及显示面板
PCT/CN2016/074263 WO2017031966A1 (en) 2015-08-24 2016-02-22 Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
US15/122,917 US20180114864A1 (en) 2015-08-24 2016-02-22 Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510524296.1A CN105140296A (zh) 2015-08-24 2015-08-24 一种薄膜晶体管、其制备方法、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN105140296A true CN105140296A (zh) 2015-12-09

Family

ID=54725583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510524296.1A Pending CN105140296A (zh) 2015-08-24 2015-08-24 一种薄膜晶体管、其制备方法、阵列基板及显示面板

Country Status (3)

Country Link
US (1) US20180114864A1 (zh)
CN (1) CN105140296A (zh)
WO (1) WO2017031966A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788466A (zh) * 2016-05-13 2016-07-20 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN106449519A (zh) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
WO2017031966A1 (en) * 2015-08-24 2017-03-02 Boe Technology Group Co., Ltd. Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
CN106684122A (zh) * 2017-01-20 2017-05-17 京东方科技集团股份有限公司 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
WO2023241586A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821146A (en) * 1995-06-07 1998-10-13 Advanced Micro Devices, Inc. Method of fabricating FET or CMOS transistors using MeV implantation
CN101325181A (zh) * 2008-08-05 2008-12-17 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104022150A (zh) * 2014-02-20 2014-09-03 友达光电股份有限公司 薄膜晶体管及像素结构
CN104766803A (zh) * 2015-04-01 2015-07-08 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998246A (en) * 1997-08-08 1999-12-07 National Science Council Of Republic Of China Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain
JP2010139953A (ja) * 2008-12-15 2010-06-24 Hitachi Displays Ltd 液晶表示装置
KR101084233B1 (ko) * 2009-10-13 2011-11-16 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조 방법
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
CN107003569A (zh) * 2014-11-20 2017-08-01 夏普株式会社 液晶显示装置以及其制造方法
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821146A (en) * 1995-06-07 1998-10-13 Advanced Micro Devices, Inc. Method of fabricating FET or CMOS transistors using MeV implantation
CN101325181A (zh) * 2008-08-05 2008-12-17 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104022150A (zh) * 2014-02-20 2014-09-03 友达光电股份有限公司 薄膜晶体管及像素结构
CN104766803A (zh) * 2015-04-01 2015-07-08 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017031966A1 (en) * 2015-08-24 2017-03-02 Boe Technology Group Co., Ltd. Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
CN105788466A (zh) * 2016-05-13 2016-07-20 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN106449519A (zh) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN106449519B (zh) * 2016-10-14 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
US10714512B2 (en) 2016-10-14 2020-07-14 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, and display device
CN106684122A (zh) * 2017-01-20 2017-05-17 京东方科技集团股份有限公司 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置
US10741661B2 (en) 2017-01-20 2020-08-11 Boe Technology Group Co., Ltd. Conductive layer, thin film transistor and manufacturing methods therefor, array substrate and display device
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
WO2023241586A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20180114864A1 (en) 2018-04-26
WO2017031966A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
CN105140296A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN102709239B (zh) 显示装置、阵列基板及其制造方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
US8022411B2 (en) Thin-film transistor display panel and method of fabricating the same
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN103219389A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000628A (zh) 显示装置、阵列基板及其制作方法
US20160020333A1 (en) Polysilicon thin-film transistor array substrate and method for preparing the same, and display device
WO2012118899A2 (en) Offset electrode tft structure
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN106129086B (zh) Tft基板及其制作方法
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN104167365A (zh) 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN102646715A (zh) 薄膜晶体管及其制造方法
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
US9048322B2 (en) Display substrate and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209