CN104867985A - 一种薄膜晶体管、其制备方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN104867985A
CN104867985A CN201510254665.XA CN201510254665A CN104867985A CN 104867985 A CN104867985 A CN 104867985A CN 201510254665 A CN201510254665 A CN 201510254665A CN 104867985 A CN104867985 A CN 104867985A
Authority
CN
China
Prior art keywords
drain electrode
source
barrier layer
etching barrier
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510254665.XA
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510254665.XA priority Critical patent/CN104867985A/zh
Publication of CN104867985A publication Critical patent/CN104867985A/zh
Priority to US15/094,553 priority patent/US20160343739A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种薄膜晶体管、其制备方法、阵列基板及显示装置，由于在有源层与源漏电极之间设置有刻蚀阻挡层，该刻蚀阻挡层在与源漏电极接触的区域为金属或金属合金，以保证不用设置过孔就可以使源漏电极与有源层之间电连接；并且，通过氧化工艺将位于源电极与漏电极所在的区域之间的刻蚀阻挡层氧化为绝缘材料，保证当薄膜晶体管处于截止状态时源漏电极间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在有源层与源漏电极之间设置有刻蚀阻挡层，因此刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。

Description

一种薄膜晶体管、其制备方法、阵列基板及显示装置
技术领域
本发明涉及半导体体技术领域，尤指一种薄膜晶体管、其制备方法、阵列基板及显示装置。
背景技术
随着平板显示行业的发展，对显示面板的要求越来越高，其中对面板中薄膜晶体管的迁移率也提出了更高的要求。目前，现有的薄膜晶体管(Thin FilmTransistor，TFT)一般为非晶硅薄膜晶体管，非晶硅薄膜晶体管即薄膜晶体管的有源层为非晶硅材料，非晶硅薄膜晶体管的载流子的迁移率较低，其电子迁移率为0.1-1cm2V-1s-1，不能适应目前显示行业的发展。因此开发了低温多晶硅(LTPS，Low Temperature Poly Silicon)薄膜晶体管和氧化物(Oxide)薄膜晶体管。
LTPS薄膜晶体管即薄膜晶体管的有源层为低温多晶硅材料，低温多晶硅是指在较低温度下将非晶硅转变为多晶硅，LTPS薄膜晶体管其载流子迁移率很高约为100-500cm2V-1s-1，但是其均匀性问题很难解决，因而在面向大尺寸面板的应用时，出现了很难克服的障碍。氧化物薄膜晶体管即薄膜晶体管的有源层为氧化物半导体材料，氧化物薄膜晶体管在保证较好的大尺寸均匀性的前提下，可以做到其载流子迁移率为10cm2V-1s-1。因此，氧化物薄膜晶体管由于迁移率高、均一性好、透明以及制作工艺简单，可以更好地满足大尺寸显示面板的需求，而备受人们的关注。
目前，在制备氧化物薄膜晶体管的过程中，在形成金属氧化物有源层后形成源电极层和漏电极层，但是进行源漏电极的刻蚀时会对金属氧化物有源层造成的一定程度的破坏，虽然可以通过调整刻蚀液来改善，但是不能避免，这样就造成薄膜晶体管性能恶化，甚至导致氧化物薄膜晶体管没有开关性能。
发明内容
有鉴于此，本发明实施例提供一种了薄膜晶体管、其制备方法、阵列基板及显示装置，用以避免刻蚀源漏电极时对有源层造成破坏。
因此，本发明实施例提供了一种薄膜晶体管，包括：衬底基板，依次位于所述衬底基板上的栅电极、栅极绝缘层、有源层、以及源漏电极；还包括：
位于所述有源层与所述源漏电极之间的刻蚀阻挡层，所述刻蚀阻挡层在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影重合；且位于所述源漏电极正下方的所述刻蚀阻挡层的材料为金属或金属合金，位于所述源漏电极中的源电极所在的区域与所述源漏电极中的漏电极所在的区域之间的所述刻蚀阻挡层的材料为所述金属或金属合金的氧化物，且所述金属或金属合金的氧化物为绝缘材料。
较佳地，为了降低阻抗，在本发明实施例提供的上述薄膜晶体管中，所述源漏电极的材料为铜，且所述刻蚀阻挡层的材料与所述源漏电极的材料不相同。
较佳地，为了防止源漏电极被氧化，在本发明实施例提供的上述薄膜晶体管中，还包括：
位于所述源漏电极上的防氧化层，且所述防氧化层在所述衬底基板的正投影与所述源漏电极在所述衬底基板的正投影重合。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述防氧化层的材料为金属材料，且所述防氧化层的材料与所述源漏电极的材料不相同。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述刻蚀阻挡层的材料为钼、钛、钨、钼合金或钛合金。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述刻蚀阻挡层的厚度为
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述防氧化层的材料为钼、钛、钨、钼合金或钛合金。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述有源层的材料为金属氧化物材料。
相应地，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在衬底基板上形成栅电极的图形；
形成覆盖所述栅电极的栅极绝缘层；
在所述栅极绝缘层上形成有源层和刻蚀阻挡层的图形，其中，所述刻蚀阻挡层的位于所述有源层的上方，所述刻蚀阻挡层在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影重合，所述刻蚀阻挡层的材料为金属或金属合金；
在所述刻蚀阻挡层的图形上形成源漏电极的图形；
通过氧化工艺将位于所述源漏电极中的源电极所在的区域与所述源漏电极中的漏电极所在的区域之间的所述刻蚀阻挡层氧化成所述金属或金属合金的氧化物，且所述金属或金属合金的氧化物为绝缘材料。
较佳地，为了减少构图次数，在本发明实施例提供的上述制备方法中，在所述栅极绝缘层上形成有源层和刻蚀阻挡层的图形，具体包括：
在所述栅极绝缘层上形成有源层薄膜；
在所述有源层薄膜上形成刻蚀阻挡层薄膜；
采用一次构图工艺对所述有源层薄膜和所述刻蚀阻挡层薄膜进行构图，在所述栅极绝缘层上形成所述有源层和所述刻蚀阻挡层的图形。
较佳地，为了降低阻抗，在本发明实施例提供的上述制备方法中，所述源漏电极的材料为铜；
且所述刻蚀阻挡层的材料与所述源漏电极的材料不相同。
较佳地，为了防止源漏电极被氧化，在本发明实施例提供的上述制备方法中，在所述刻蚀阻挡层的图形上形成源漏电极的图形，还包括：
在所述源漏电极上形成防氧化层的图形，且所述防氧化层在所述衬底基板的正投影与所述源漏电极在所述衬底基板的正投影重合。
较佳地，为了减少构图次数，在本发明实施例提供的上述制备方法中，形成所述源漏电极和所述防氧化层的图形，具体包括：
在所述刻蚀阻挡层上形成源漏电极薄膜；
在所述源漏电极薄膜上形成防氧化层薄膜；
通过一次构图工艺对所述源漏电极薄膜和所述防氧化层薄膜进行构图，形成所述源漏电极和所述防氧化层的图形。
相应地，本发明实施实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。
相应地，本发明实施实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。
本发明实施例提供的上述薄膜晶体管、其制备方法、阵列基板及显示装置，由于在有源层与源漏电极之间设置有刻蚀阻挡层，该刻蚀阻挡层在与源漏电极接触的区域为金属或金属合金，以保证不用设置过孔就可以使源漏电极与有源层之间电连接；并且，通过氧化工艺将位于源电极所在的区域与漏电极所在的区域之间的刻蚀阻挡层氧化为绝缘材料，保证了当薄膜晶体管处于截止状态时源漏电极之间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在有源层与源漏电极之间设置有刻蚀阻挡层，因此刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。
附图说明
图1为本发明实施例提供的薄膜晶体管的结构示意图之一；
图2为本发明实施例提供的薄膜晶体管的结构示意图之二；
图3为本发明实施例提供的薄膜晶体管的结构示意图之三；
图4为本发明实施例提供的阵列基板的结构示意图；
图5为本发明实施例提供的薄膜晶体管的制备方法的流程示意图；
图6a至图6i分别为本发明实施例提供的制备方法在执行各步骤后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置的具体实施方式进行详细地说明。
其中，附图中各膜层厚度和形状不反映薄膜晶体管及阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管，如图1所示，包括：衬底基板10，依次位于衬底基板10上的栅电极11、栅极绝缘层12、有源层13、以及源漏电极14；还包括：
位于有源层13与源漏电极14之间的刻蚀阻挡层15，刻蚀阻挡层15在衬底基板10的正投影与有源层13在衬底基板10的正投影重合；且位于源漏电极14正下方的刻蚀阻挡层15的材料为金属或金属合金，位于源漏电极14中的源电极141所在的区域与源漏电极14中的漏电极142所在的区域之间的刻蚀阻挡层15的材料为该金属或金属合金的氧化物，且该金属或金属合金的氧化物为绝缘材料。
本发明实施例提供的上述薄膜晶体管，在有源层与源漏电极之间设置有刻蚀阻挡层，该刻蚀阻挡层在与源漏电极接触的区域为金属或金属合金，以保证不用设置过孔就可以使源漏电极与有源层之间电连接；并且，通过氧化工艺将位于源电极所在的区域与漏电极所在的区域之间的刻蚀阻挡层氧化为绝缘材料，保证了当薄膜晶体管处于截止状态时源漏电极之间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在有源层与源漏电极之间设置有刻蚀阻挡层，因此刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。
另外，本发明实施例提供的上述薄膜晶体管，由于刻蚀阻挡层在与源漏电极接触的区域为金属或金属合金，在源漏电极之间的区域为该金属或金属合金的氧化物，且该金属或金属合金的氧化物为绝缘材料，刻蚀阻挡层的图形与有源层的图形相同。因此，在制备时，可以在形成有源层的图形时通过一次构图工艺同时形成刻蚀阻挡层的图形，从而不用单独增加一次构图工艺，仅是增加了一次氧化处理，从而可以保证生产效率。
较佳地，在本发明实施例提供的上述薄膜晶体管中，刻蚀阻挡层的材料为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金、或者其它可以转化成氧化物且转化成的氧化物具有绝缘性能的金属或金属合金，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，刻蚀阻挡层的厚度可以控制在之间，在此不作限定。
较佳地，在本发明实施例提供的上述薄膜晶体管中，刻蚀阻挡层的厚度控制在之间效果较佳。
进一步地，在本发明实施例提供的上述薄膜晶体管中，有源层的材料为金属氧化物材料，在此不作限定。
具体地，在本发明实施例提供的上述薄膜晶体管中，金属氧化物材料具体可以为镓锌氧化物(GZO)、非晶铟镓锌氧化物(a-IGZO)，HIZO、铟锌氧化物(IZO)、非晶铟锌氧化物(a-IZO)、氧化锌：氟(ZnO:F)、氧化铟：锡(In2O3:Sn)、氧化铟：钼(In2O3:MO)、Cd2SnO4、氧化锌：铝(ZnO:Al)、二氧化钛：铌(TiO2:Nb)、或Cd-Sn-O等，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，有源层的厚度控制在之间效果较佳，在此不作限定。
较佳地，为了降低源漏电极的阻抗，在本发明实施例提供的上述薄膜晶体管中，源漏电极的材料优选电阻较小的铜(Cu)，且刻蚀阻挡层的材料与源漏电极的材料不相同。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，源漏电极的厚度控制在之间效果较佳，在此不作限定。
进一步地，在具体实施时，由于铜电极暴露在氧离子中很容易被氧化，氧化严重时甚至会发生剥落，因此，在本发明实施例提供的上述薄膜晶体管中，为了防止源漏电极14被氧化，如图2所示，还包括：
位于源漏电极14上的防氧化层16，且防氧化层16在衬底基板10的正投影与源漏电极14在衬底基板10的正投影重合。
较佳地，在本发明实施例提供的上述薄膜晶体管中，防氧化层16的材料为金属材料，且防氧化层16的材料与源漏电极14的材料不相同。
具体地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，防氧化层的材料可以为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金等，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，防氧化层的厚度控制在之间效果较佳，在此不作限定。
较佳地，为了降低栅电极的阻抗，在本发明实施例提供的上述薄膜晶体管中，栅电极的材料优选电阻较小的Cu。
具体地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，栅电极的厚度控制在之间效果为佳，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，栅极绝缘层的材料可以为氮化物或者氧氮化合物等，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，栅极绝缘层的厚度控制在之间效果较佳，在此不作限定。
进一步地，为了增加Cu材料的栅电极与衬底基板之间的附着力，在发明实施例提供的上述薄膜晶体管中，如图3所示，还包括：位于栅电极11与衬底基板10之间的缓冲层17。
进一步地，为了提升薄膜晶体管对外界水汽及空气的阻挡能力，以提升了薄膜晶体管的稳定性，在发明实施例提供的上述薄膜晶体管中，如图3还包括，覆盖防氧化层16、刻蚀阻挡层15以及栅极绝缘层12的保护层18。保护层的材料也可以选用氧化物、氮化物、或者氧氮化合物，在此不作限定。较佳地，具体地，保护层的材料为氮化硅。
在具体实施时，在本发明实施例提供的上述薄膜晶体管中，保护层的厚度控制在之间效果为佳，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管，该阵列基板的实施可以参见上述薄膜晶体管的实施例，重复之处不再赘述。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图4所示，还包括：位于保护层18上的透明电极19，透明电极通过贯穿保护层18的过孔与源漏电极14中的漏电极142电连接。
具体地，在本发明实施例提供的上述阵列基板中，透明电极的材料可以是氧化铟锡(ITO)或者铟锌氧化物(IZO)，或者其他的透明金属氧化物，在此不作限定。进一步地，透明电极的厚度控制在之间效果较佳，在此不作限定。
进一步地，在本发明实施例提供的上述阵列基板中，还包括：与源漏电极同层设置的数据信号线，以及与栅电极同层设置的栅极扫描线，在此不作限定。
较佳地，在本发明实施例提供的上述阵列基板中，为了防止Cu电极被氧化，数据信号线上还设置有防氧化层，且数据信号线上的防氧化层与源漏电极上的防氧化层同层设置。
具体地，本发明实施提供的上述阵列基板可以应用于液晶显示(LiquidCrystal Display，LCD)面板，当然也可以应用于有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以是液晶显示面板，也可以是OLED显示面板，对于显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管的制备方法，如图5所示，包括：
S501、在衬底基板上形成栅电极的图形；
S502、形成覆盖栅电极的栅极绝缘层；
S503、在栅极绝缘层上形成有源层和刻蚀阻挡层的图形，其中，刻蚀阻挡层位于有源层的上方，刻蚀阻挡层在衬底基板的正投影与有源层在衬底基板的正投影重合，刻蚀阻挡层的材料为金属或金属合金；
S504、在刻蚀阻挡层的图形上形成源漏电极的图形；
S505、通过氧化工艺将位于源漏电极中的源电极所在的区域与源漏电极中的漏电极所在的区域之间的刻蚀阻挡层氧化成该金属或金属合金的氧化物，且该金属或金属合金的氧化物为绝缘材料。
本发明实施例提供的上述薄膜晶体管的制备方法，由于在形成源流电极的图形之间，在栅极绝缘层上形成有源层和刻蚀阻挡层的图形，其中，刻蚀阻挡层位于有源层的上方，刻蚀阻挡层在衬底基板的正投影与有源层在衬底基板的正投影重合，刻蚀阻挡层的材料为金属或金属合金；因此刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。
较佳地，在本发明实施例提供的上述制备方法中，在栅极绝缘层上形成有源层和刻蚀阻挡层的图形，具体可以包括：
在栅极绝缘层上形成有源层薄膜；
在有源层薄膜上形成刻蚀阻挡层薄膜；
采用一次构图工艺对有源层薄膜和刻蚀阻挡层薄膜进行构图，在栅极绝缘层上形成有源层和刻蚀阻挡层的图形。这样，可以在形成有源层的图形时通过一次构图工艺同时形成刻蚀阻挡层的图形，从而不用单独增加一次构图工艺，仅是增加了一次氧化处理，从而可以保证生产效率，降低了成本。
具体地，在本发明实施例提供的上述制备方法中，刻蚀阻挡层的材料为金属或金属合金，且刻蚀阻挡层的材料与源漏电极的材料不相同。从而利用刻蚀阻挡层和源漏电极的刻蚀选择比较大，Cu的刻蚀液对源漏电极的刻蚀速度较快，对刻蚀阻挡层的刻蚀速度较慢，因此利用其选择比，可以通过一次湿法刻蚀工艺刻蚀掉源电极与漏电极之间的源漏电极薄膜，而保留其下的刻蚀阻挡层。
具体地，在本发明实施例提供的上述制备方法中，刻蚀阻挡层的材料为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金、或者其它可以转化成氧化物且转化成的氧化物具有绝缘性能的金属或金属合金，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，可以通过采用溅射或热蒸发的方法沉积刻蚀阻挡层。具体地，刻蚀阻挡层的厚度可以控制在 之间，在此不作限定。
较佳地，在本发明实施例提供的上述制备方法中，刻蚀阻挡层的厚度控制在之间效果较佳。
较佳地，为了降低阻抗，在本发明实施例提供的上述制备方法中，源漏电极的材料为铜；
且刻蚀阻挡层的材料与源漏电极的材料不相同。
较佳地，为了防止源漏电极被氧化，在本发明实施例提供的上述制备方法中，在刻蚀阻挡层的图形上形成源漏电极的图形，还包括：
在源漏电极上形成防氧化层的图形，且防氧化层在衬底基板的正投影与源漏电极在衬底基板的正投影重合；
防氧化层的材料为金属材料，且防氧化层的材料与源漏电极的材料不相同。
较佳地，为了减少构图次数，在本发明实施例提供的上述制备方法中，形成源漏电极和防氧化层的图形，具体包括：
在刻蚀阻挡层上形成源漏电极薄膜；
在源漏电极薄膜上形成防氧化层薄膜；
通过一次构图工艺对源漏电极薄膜和防氧化层薄膜进行构图，形成源漏电极和防氧化层的图形。这样，在形成源漏电极的图形时通过一次构图工艺同时形成防氧化层的图形，从而不用单独增加一次构图工艺，进而可以降低生产成本，并保证生产效率。
具体地，在本发明实施例提供的上述制备方法中，可以采用溅射或热蒸发的方法沉积厚度为之间的源漏电极薄膜和厚度为之间的防氧化层薄膜。防氧化层的材料可以为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金等金属，在此不作限定。
具体地，在本发明实施例提供的上述制备方法中，栅电极优选电阻较小的铜，在具体实施时，可以采用溅射或热蒸发的方法在衬底基板上沉积上厚度为的Cu薄膜膜，然后对Cu薄膜膜进行构图，形成栅电极的图形。
进一步地，在具体实施时，为了增加Cu材料的栅电极与衬底基板之间的附着力，一般在形成栅电极之前还包括：在衬底基板上形成一层缓冲层。
进一步地，在具体实施时，在本发明实施例提供的上述制备方法中，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积厚度在之间的栅极绝缘层。具体地，栅极绝缘层的材料可以为氮化物或者氧氮化合物，对应的反应气体可以为硅烷(SiH4)、氨气(NH3)和氮气(N2)，或二氯硅烷(SiH2Cl2)、氨气(NH3)和氮气(N2)，或硅烷(SiH4)、氨气(NH3)、一氧化二氮(N2O)和氮气(N2)，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，有源层的材料为金属氧化物材料，在此不作限定。具体地，金属氧化物材料具体可以为镓锌氧化物(GZ0)、非晶铟镓锌氧化物(a-IGZO)，HIZO、铟锌氧化物(IZO)、非晶铟锌氧化物(a-IZO)、氧化锌：氟(ZnO:F)、氧化铟：锡(In2O3:Sn)、氧化铟：钼(In2O3:Mo)、Cd2SnO4、氧化锌：铝(ZnO:Al)、二氧化钛：铌(TiO2:Nb)、或Cd-Sn-O等，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，可以采用溅射的方式沉积厚度为之间的有源层，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，为了提升薄膜晶体管对外界水汽及空气的阻挡能力，在对位于源漏电极中的源电极所在的区域与源漏电极中的漏电极所在的区域之间的刻蚀阻挡层进行氧化处理之后，还包括：形成一层覆盖防氧化层、刻蚀阻挡层以及栅极绝缘层的保护层的保护层。具体地，保护层的材料可以选用氧化物、氮化物、或者氧氮化合物，在此不作限定。
具体地，在本发明实施例提供的上述制备方法中，可以采用PECVD的方法沉积保护层，保护层的厚度控制在之间效果为佳。具体地，当保护层的材料为硅的氧化物时，对应的反应气体可以为硅烷(SiH4)和一氧化二氮(N2O)；当保护层的材料为氮化物或者氧氮化合物时，对应的反应气体可以为硅烷(SiH4)、氨气(NH3)和氮气(N2)，或二氯硅烷(SiH2Cl2)、氨气(NH3)和氮气(N2)，在此不作限定。
进一步地，当本发明实施例提供的上述薄膜晶体管应用于显示装置时，在形成保护层之后还可以包括：
对该保护层进行构图，形成贯穿该保护层的过孔；
在该保护层上形成透明电极的图形，透明电极通过贯穿保护层的过孔与漏电极上方的防氧化层连接，实现透明电极与漏电极的电连接。
具体地，透明电极的材料可以是氧化铟锡(ITO)或者铟锌氧化物(IZO)，或者其他的透明金属氧化物，在此不作限定。进一步地，在具体实施时，可以采用溅射或热蒸发的方法沉积厚度为之间的透明电极，在此不作限定。
下面通过以图4所示的阵列基板为例，详细的说明本发明实施例所提供的上述制备方法，具体包括以下步骤：
(1)在衬底基板10上沉积缓冲层17，如图6a所示；
(2)在缓冲层17上形成栅电极11的图形，如图6b所示；
具体地，在具体实施时，栅电极的材料为铜(Cu)，厚度控制在 之间，在此不作限定。
(3)形成覆盖栅电极的栅极绝缘层12，如图6c所示；
具体地，在具体实施时，栅极绝缘层的材料可以为氮化物或者氧氮化合物，厚度控制在之间，在此不作限定。
(4)依次在栅极绝缘层上形成有源层13薄膜和刻蚀阻挡层15薄膜，如图6d所示；
具体地，在具体实施时，有源层的材料可以为金属氧化物，厚度控制在之间，在此不作限定。
具体地，在具体实施时，刻蚀阻挡层的材料可以为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金等，厚度控制在之间，在此不作限定。
(5)对有源层薄膜和刻蚀阻挡层薄膜进行构图，通过一次构图工艺形成有源层13和刻蚀阻挡层15的图形，如图6e所示；
(6)依次形成覆盖刻蚀阻挡层15的源漏电极14薄膜和防氧化层16薄膜，如图6f所示；
具体地，在具体实施时，源漏电极的材料为铜(Cu)，厚度控制在 之间，在此不作限定。
具体地，在具体实施时，防氧化层的材料可以为钼(Mo)、钛(Ti)、钨(W)、钼合金或钛合金等，厚度控制在之间，在此不作限定。
(7)对源漏电极14薄膜和防氧化层16薄膜进行构图，通过一次构图工艺形成源漏电极14和防氧化层16的图形，如图6g所示；
(8)对位于源漏电极14中的源电极141所在的区域与源漏电极14中的漏电极142所在的区域之间的刻蚀阻挡层15进行氧化处理，使其变为绝缘材料，如图6h所示；
(9)在防氧化层16上形成保护层18的图形，如图6i所示；
具体地，在具体实施时，保护层的材料可以为氧化物、氮化物、或者氧氮化合物，在此不作限定。较佳地，保护层的材料为氮化硅，厚度控制在 之间，在此不作限定。
(10)在保护层18上形成透明电极19的图形，且透明电极19通过贯穿保护层18的过孔与漏电极142上方的防氧化层16连接，从而实现透明电极19与漏电极142的电连接，如图4所示。
具体地，在具体实施时，透明电极的材料可以为氧化铟锡(ITO)或者铟锌氧化物(IZO)，厚度控制在之间，在此不作限定。
综上，通过上述步骤(1)至(10)形成的阵列基板，不用增加构图工艺就在有源层与源漏电极之间形成刻蚀阻挡层以及位于源漏电极上方的防氧化层。而该刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响；另外，防氧化层可以防止源漏电极被氧化。因此，上述制备方法所制备的薄膜晶体管的性能较好，可以很好的满足大尺寸显示装置的要求。
本发明实施例提供的一种薄膜晶体管、其制备方法、阵列基板及显示装置，由于在有源层与源漏电极之间设置有刻蚀阻挡层，该刻蚀阻挡层在与源漏电极接触的区域为金属或金属合金，以保证不用设置过孔就可以使源漏电极与有源层之间电连接；并且，通过氧化工艺将位于源电极所在的区域与漏电极所在的区域之间的刻蚀阻挡层氧化为绝缘材料，保证了当薄膜晶体管处于截止状态时源漏电极之间是绝缘的，从而保证了薄膜晶体管可以正常工作。正是由于在上述薄膜晶体管中，在有源层与源漏电极之间设置有刻蚀阻挡层，因此刻蚀阻挡层不仅可以避免刻蚀源漏电极时对有源层造成破坏，并且可以防止有源层不受后续工艺的影响，例如水、氢、氧等对有源层产生影响，从而提升薄膜晶体管的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种薄膜晶体管，包括：衬底基板，依次位于所述衬底基板上的栅电极、栅极绝缘层、有源层、以及源漏电极，其特征在于，还包括：
位于所述有源层与所述源漏电极之间的刻蚀阻挡层，所述刻蚀阻挡层在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影重合；且位于所述源漏电极正下方的所述刻蚀阻挡层的材料为金属或金属合金，位于所述源漏电极中的源电极所在的区域与所述源漏电极中的漏电极所在的区域之间的所述刻蚀阻挡层的材料为所述金属或金属合金的氧化物，且所述金属或金属合金的氧化物为绝缘材料。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述源漏电极的材料为铜，且所述刻蚀阻挡层的材料与所述源漏电极的材料不相同。
3.如权利要求2所述的薄膜晶体管，其特征在于，还包括：
位于所述源漏电极上的防氧化层，且所述防氧化层在所述衬底基板的正投影与所述源漏电极在所述衬底基板的正投影重合。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述防氧化层的材料为金属材料，且所述防氧化层的材料与所述源漏电极的材料不相同。
5.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层的材料为钼、钛、钨、钼合金或钛合金。
6.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层的厚度为
7.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述防氧化层的材料为钼、钛、钨、钼合金或钛合金。
8.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述有源层的材料为金属氧化物材料。
9.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成栅电极的图形；
形成覆盖所述栅电极的栅极绝缘层；
在所述栅极绝缘层上形成有源层和刻蚀阻挡层的图形，其中，所述刻蚀阻挡层的位于所述有源层的上方，所述刻蚀阻挡层在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影重合，所述刻蚀阻挡层的材料为金属或金属合金；
在所述刻蚀阻挡层的图形上形成源漏电极的图形；
通过氧化工艺将位于所述源漏电极中的源电极所在的区域与所述源漏电极中的漏电极所在的区域之间的所述刻蚀阻挡层氧化成所述金属或金属合金的氧化物，且所述金属或金属合金的氧化物为绝缘材料。
10.如权利要求9所述的制备方法，其特征在于，在所述栅极绝缘层上形成有源层和刻蚀阻挡层的图形，具体包括：
在所述栅极绝缘层上形成有源层薄膜；
在所述有源层薄膜上形成刻蚀阻挡层薄膜；
采用一次构图工艺对所述有源层薄膜和所述刻蚀阻挡层薄膜进行构图，在所述栅极绝缘层上形成所述有源层和所述刻蚀阻挡层的图形。
11.如权利要求9所述的制备方法，其特征在于，所述源漏电极的材料为铜；
且所述刻蚀阻挡层的材料与所述源漏电极的材料不相同。
12.如权利要求9所述的制备方法，其特征在于，在所述刻蚀阻挡层的图形上形成源漏电极的图形，还包括：
在所述源漏电极上形成防氧化层的图形，且所述防氧化层在所述衬底基板的正投影与所述源漏电极在所述衬底基板的正投影重合。
13.如权利要求12所述的制备方法，其特征在于，形成所述源漏电极和所述防氧化层的图形，具体包括：
在所述刻蚀阻挡层上形成源漏电极薄膜；
在所述源漏电极薄膜上形成防氧化层薄膜；
通过一次构图工艺对所述源漏电极薄膜和所述防氧化层薄膜进行构图，形成所述源漏电极和所述防氧化层的图形。
14.一种阵列基板，其特征在于，包括如权利要求1-8任一项所述的薄膜晶体管。
15.一种显示装置，其特征在于，包括如权利要求14所述的阵列基板。
CN201510254665.XA 2015-05-18 2015-05-18 一种薄膜晶体管、其制备方法、阵列基板及显示装置 Pending CN104867985A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510254665.XA CN104867985A (zh) 2015-05-18 2015-05-18 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US15/094,553 US20160343739A1 (en) 2015-05-18 2016-04-08 Thin film transistor, method of manufacturing thin film transistor, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510254665.XA CN104867985A (zh) 2015-05-18 2015-05-18 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN104867985A true CN104867985A (zh) 2015-08-26

Family

ID=53913688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510254665.XA Pending CN104867985A (zh) 2015-05-18 2015-05-18 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US20160343739A1 (zh)
CN (1) CN104867985A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198824A (zh) * 2018-01-17 2018-06-22 京东方科技集团股份有限公司 一种阵列基板的制备方法及阵列基板
WO2018129812A1 (zh) * 2017-01-11 2018-07-19 中国科学院长春光学精密机械与物理研究所 一种半导体器件及其制作方法
CN110729250A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN113345924A (zh) * 2021-06-03 2021-09-03 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
WO2023024011A1 (zh) * 2021-08-26 2023-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
KR102663900B1 (ko) * 2016-05-26 2024-05-08 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
CN109411547B (zh) * 2018-10-31 2022-10-11 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
CN114188389B (zh) * 2021-12-09 2024-02-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102983101A (zh) * 2011-08-04 2013-03-20 东友Fine-Chem股份有限公司 液晶显示装置用阵列基板的制造方法
US20130207114A1 (en) * 2010-05-11 2013-08-15 Hinae Mizuno Active matrix substrate and display panel
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US8437303B2 (en) * 2011-07-04 2013-05-07 Ofinno Technologies, Llc System frame number in multicarrier systems
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207114A1 (en) * 2010-05-11 2013-08-15 Hinae Mizuno Active matrix substrate and display panel
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
CN102983101A (zh) * 2011-08-04 2013-03-20 东友Fine-Chem股份有限公司 液晶显示装置用阵列基板的制造方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018129812A1 (zh) * 2017-01-11 2018-07-19 中国科学院长春光学精密机械与物理研究所 一种半导体器件及其制作方法
CN108198824A (zh) * 2018-01-17 2018-06-22 京东方科技集团股份有限公司 一种阵列基板的制备方法及阵列基板
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN110729250A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN113345924A (zh) * 2021-06-03 2021-09-03 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
CN113345924B (zh) * 2021-06-03 2024-06-11 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
WO2023024011A1 (zh) * 2021-08-26 2023-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
US20160343739A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9947757B2 (en) Display device, array substrate, and thin film transistor
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
TWI405335B (zh) 半導體結構及其製造方法
JP2011109078A (ja) 半導体装置及び半導体装置の作製方法
EP3703112A1 (en) Method for manufacturing oled backplane
CN106129086B (zh) Tft基板及其制作方法
CN108172595A (zh) 薄膜晶体管基底
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103018990A (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN105140296A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN103730510A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN107104150A (zh) 金属氧化物tft器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150826