CN108198824A - 一种阵列基板的制备方法及阵列基板 - Google Patents
一种阵列基板的制备方法及阵列基板 Download PDFInfo
- Publication number
- CN108198824A CN108198824A CN201810045488.8A CN201810045488A CN108198824A CN 108198824 A CN108198824 A CN 108198824A CN 201810045488 A CN201810045488 A CN 201810045488A CN 108198824 A CN108198824 A CN 108198824A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- array substrate
- raceway groove
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 123
- 239000002184 metal Substances 0.000 claims abstract description 123
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 239000011572 manganese Substances 0.000 claims description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示技术领域,公开了一种阵列基板的制备方法及阵列基板,该阵列基板的制备方法中,包括:在基板上依次制备栅极层、绝缘层、有源层;在有源层上制备第一金属层;在第一金属层上沉积第二金属层,并形成第二金属层的图形,其中,第二金属层中与沟道对应的部位去除,以露出第一金属层;对第一金属层中与沟道对应的部位进行氧化处理,以形成黑色氧化绝缘层;剥离光刻胶。上述阵列基板的制备方法中,通过在有源层上形成第一金属层和第二金属层,并对第一金属层进行氧化处理,使得第一金属层氧化产生第一金属层的金属氧化物,形成黑色氧化绝缘层,对有源层起到遮光的作用,改善了光照稳定性,提高了显示器件的稳定性。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板的制备方法及阵列基板。
背景技术
薄膜晶体管阵列基板的结构主要有三种类型:共面型、刻蚀阻挡型和背沟道刻蚀型,其中背沟道刻蚀型因具有相对简单的结构、栅绝缘层的界面受破坏较小等优点得到了广泛的应用;对于背沟道刻蚀型薄膜晶体管,虽然下方有栅极金属遮光,但是有源层的上方未设置遮光层,使得背沟道刻蚀型薄膜晶体管的光照稳定性较差,性能严重退化。
发明内容
本发明提供了一种阵列基板的制备方法及阵列基板,该阵列基板的制备方法中,通过在有源层上制备第一金属层和第二金属层,并对第一金属层与沟道对应的部分氧化形成黑色氧化绝缘层,使得有源层的上方形成了遮光层,改善了光照稳定性,提高了显示器件的稳定性。
为达到上述目的,本发明提供以下技术方案:
一种阵列基板的制备方法,包括:
在基板上制备栅极层;
在所述栅极层上制备栅极绝缘层;
在所述栅极绝缘层上制备有源层;
在所述有源层上制备第一金属层;
在所述第一金属层上沉积第二金属层,并通过构图工艺形成第二金属层的图形,其中,所述第二金属层中与沟道对应的部位去除,以露出所述第一金属层中与沟道对应的部位;
对所述第一金属层中与沟道对应的部位进行氧化处理,以使所述第一金属层中与沟道对应的部位形成黑色氧化绝缘层;
剥离光刻胶。
上述阵列基板的制备方法中,通过在有源层上形成第一金属层和第二金属层,并对第一金属层和第二金属层进行蚀刻,露出第一金属层中与沟道对应的部位,并对第一金属层中与沟道对应的部位进行氧化处理,使得第一金属层氧化产生第一金属层的金属氧化物,形成黑色氧化绝缘层,对有源层起到遮光的作用,改善了光照稳定性,提高了显示器件的稳定性。
优选地,所述通过构图工艺形成第二金属层的图形,包括:
在第二金属层上涂布光刻胶,并通过半色调掩膜对所述光刻胶进行图案化处理,将光刻胶与第二金属层处于源漏电极之外的部位对应的部分全部去除;
通过第一次刻蚀工艺,将所述第二金属层和所述第一金属层位于源漏电极区域之外的部分去除;
对光刻胶进行灰化,以将所述第二金属层中与沟道对应的部位露出;
通过第二次刻蚀工艺,将所述第二金属层中与沟道对应的部位去除,以露出所述第一金属层中与沟道对应的部位。
优选地,在所述剥离光刻胶之后,还包括:制备钝化层。
优选地,所述第一金属层的材料包括铜、银、锰中的一种或几种。
优选地,所述第一金属层的厚度范围为大于或等于小于或等于
优选地,所述第二金属层的材料包括铜、银、锰、铝、钼、铬、钕、镍、钽、钨中的一种或几种。
优选地,所述第二金属层的厚度范围为大于或等于小于或等于
本发明还提供了一种阵列基板,包括:
基板;
位于所述基板一侧的栅极层;
位于所述栅极层背离所述基板一侧的栅极绝缘层;
位于所述栅极绝缘层背离所述栅极层一侧的有源层;
位于所述有源层背离所述栅极绝缘层一侧的第一金属层、以及与沟道部位对应的由所述第一金属层氧化得到的黑色氧化绝缘层;
形成于所述第一金属层背离所述基板一侧的第二金属层。
优选地,所述第二金属层背离所述基板一侧形成有钝化层。
附图说明
图1至图5分别为本发明实施例提供的阵列基板的制备方法在各步骤执行后的结构示意图;
图6为本发明提供的阵列基板的结构示意图。
图标:1-基板;2-栅极层;3-栅极绝缘层;4-有源层;5-第一金属层;6-黑色氧化绝缘层;7-第二金属层;8-钝化层;9-光刻胶。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1至图6,本发明实施例提供的阵列基板的制备方法,包括:
在基板1上制备栅极层2;
在栅极层2上制备栅极绝缘层3;
在栅极绝缘层3上制备有源层4;
在有源层4上制备第一金属层5;
在第一金属层5上沉积第二金属层7,并通过构图工艺形成第二金属层7的图形,其中,第二金属层7中与沟道对应的部位去除,以露出第一金属层5中与沟道对应的部位;
对第一金属层5中与沟道对应的部位进行氧化处理,以使第一金属层5中与沟道对应的部位形成黑色氧化绝缘层6;
剥离光刻胶9。
上述阵列基板的制备方法中,通过在有源层4上形成第一金属层5和第二金属层7,并对第一金属层5和第二金属层7进行蚀刻,露出第一金属层5中与沟道对应的部位,并对第一金属层5中与沟道对应的部位进行氧化处理,使得第一金属层5氧化产生第一金属层5的金属氧化物,形成黑色氧化绝缘层6,对有源层4起到遮光的作用,改善了光照稳定性,提高了显示器件的稳定性。
具体地,通过构图工艺形成第二金属层的图形,包括:
在第二金属层7上涂布光刻胶9,并通过半色调掩膜对光刻胶9进行图案化处理,将光刻胶9与第二金属层7处于源漏电极之外的部位对应的部分全部去除;
通过第一次刻蚀工艺,将第二金属层7和第一金属层5位于源漏电极区域之外的部分去除;
对光刻胶进行灰化,以将第二金属层7中与沟道对应的部位露出;
通过第二次刻蚀工艺,将第二金属层7中与沟道对应的部位去除,以露出第一金属层5中与沟道对应的部位。
上述步骤中,通过对第一金属层5与第二金属层7进行图案化处理,形成光刻胶完全去除区、光刻胶完全保留区和光刻胶部分保留区,光刻胶完全去除区对应无源漏极走线的区域,光刻胶完全保留区对应有源漏极走线的区域,光刻胶部分保留区对应薄膜晶体管的背沟道区域;用刻蚀工艺对光刻胶完全去除区的源漏极金属进行刻蚀,随后采用一定光强的紫外线照射光刻胶完全保留区和光刻胶部分保留区的光刻胶,完全去除光刻胶部分保留区的光刻胶,留下光刻胶完全保留区部分厚度的光刻胶,再采用刻蚀工艺对光刻胶部分保留区的源漏极金属进行刻蚀,留下部分厚度的第一金属层5。
具体地,在剥离光刻胶9之后,还包括:制备钝化层8。
上述钝化层8对第二金属层7起到保护作用。
具体地,第一金属层5的材料包括铜、银、锰中的一种或几种。
上述第一金属层5在氧化处理后产生的金属氧化物为黑色,对有源层4起到遮光的作用,有利于改善光照稳定性。
具体地,第一金属层5的厚度范围为大于或等于小于或等于
上述第一金属层5应用于不同尺寸的显示面板时,第一金属层5的厚度不同,以保证显示面板达到良好的显示效果。
具体地,第二金属层7的材料包括铜、银、锰、铝、钼、铬、钕、镍、钽、钨中的一种或几种。
上述第二金属层7的材料具有较强的导电能力。
具体地,第二金属层7的厚度范围为大于或等于小于或等于
上述第二金属层7应用于不同尺寸的显示面板时,第二金属层7的厚度不同,以保证显示面板达到良好的显示效果。
具体地,第一金属层5与第二金属层7的材料可相同。
如图6所示,本发明实施例还提供了一种阵列基板,包括:
基板1;
位于基板1一侧的栅极层2;
位于栅极层2背离基板1一侧的栅极绝缘层3;
位于栅极绝缘层3背离栅极层2一侧的有源层4;
位于有源层4背离栅极绝缘层3一侧的第一金属层5、以及与沟道部位对应的由第一金属层5氧化得到的黑色氧化绝缘层6;
形成于第一金属层5背离基板1一侧的第二金属层7。
具体地,第二金属层7背离基板1一侧形成有钝化层8。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板的制备方法,其特征在于,包括:
在基板上制备栅极层;
在所述栅极层上制备栅极绝缘层;
在所述栅极绝缘层上制备有源层;
在所述有源层上制备第一金属层;
在所述第一金属层上沉积第二金属层,并通过构图工艺形成第二金属层的图形,其中,所述第二金属层中与沟道对应的部位去除,以露出所述第一金属层中与沟道对应的部位;
对所述第一金属层中与沟道对应的部位进行氧化处理,以使所述第一金属层中与沟道对应的部位形成黑色氧化绝缘层;
剥离光刻胶。
2.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述通过构图工艺形成第二金属层的图形,包括:
在第二金属层上涂布光刻胶,并通过半色调掩膜对所述光刻胶进行图案化处理,将光刻胶与第二金属层处于源漏电极之外的部位对应的部分全部去除;
通过第一次刻蚀工艺,将所述第二金属层和所述第一金属层位于源漏电极区域之外的部分去除;
对光刻胶进行灰化,以将所述第二金属层中与沟道对应的部位露出;
通过第二次刻蚀工艺,将所述第二金属层中与沟道对应的部位去除,以露出所述第一金属层中与沟道对应的部位。
3.根据权利要求1所述的阵列基板的制备方法,其特征在于,在所述剥离光刻胶之后,还包括:制备钝化层。
4.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述第一金属层的材料包括铜、银、锰中的一种或几种。
5.根据权利要求4所述的阵列基板的制备方法,其特征在于,所述第一金属层的厚度范围为大于或等于小于或等于
6.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述第二金属层的材料包括铜、银、锰、铝、钼、铬、钕、镍、钽、钨中的一种或几种。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,所述第二金属层的厚度范围为大于或等于小于或等于
8.一种阵列基板,其特征在于,包括:
基板;
位于所述基板一侧的栅极层;
位于所述栅极层背离所述基板一侧的栅极绝缘层;
位于所述栅极绝缘层背离所述栅极层一侧的有源层;
位于所述有源层背离所述栅极绝缘层一侧的第一金属层、以及与沟道部位对应的由所述第一金属层氧化得到的黑色氧化绝缘层;
形成于所述第一金属层背离所述基板一侧的第二金属层。
9.根据权利要求8所述的阵列基板,其特征在于,所述第二金属层背离所述基板一侧形成有钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810045488.8A CN108198824B (zh) | 2018-01-17 | 2018-01-17 | 一种阵列基板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810045488.8A CN108198824B (zh) | 2018-01-17 | 2018-01-17 | 一种阵列基板的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108198824A true CN108198824A (zh) | 2018-06-22 |
CN108198824B CN108198824B (zh) | 2020-06-16 |
Family
ID=62590021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810045488.8A Active CN108198824B (zh) | 2018-01-17 | 2018-01-17 | 一种阵列基板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108198824B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192739A (zh) * | 2018-09-17 | 2019-01-11 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
CN111710727A (zh) * | 2020-06-12 | 2020-09-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法以及显示面板 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1341231A (zh) * | 1999-12-28 | 2002-03-20 | 松下电器产业株式会社 | Tft阵列基板及其制造方法以及使用它的液晶显示装置 |
CN101075584A (zh) * | 2006-05-19 | 2007-11-21 | 三国电子有限会社 | 使用半色调曝光法的液晶显示装置的制造法 |
US20110263079A1 (en) * | 2010-04-23 | 2011-10-27 | Applies Materials, Inc. | Interface protection layaer used in a thin film transistor structure |
CN102576507A (zh) * | 2009-09-28 | 2012-07-11 | 凸版印刷株式会社 | 有源矩阵基板及其制造方法和图像显示装置 |
CN102646699A (zh) * | 2012-01-13 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其制备方法 |
CN103208526A (zh) * | 2012-12-28 | 2013-07-17 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体器件及其制造方法 |
CN104157693A (zh) * | 2013-05-14 | 2014-11-19 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
CN104867985A (zh) * | 2015-05-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
CN104934330A (zh) * | 2015-05-08 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
CN105652541A (zh) * | 2016-01-20 | 2016-06-08 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及液晶显示面板 |
-
2018
- 2018-01-17 CN CN201810045488.8A patent/CN108198824B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1341231A (zh) * | 1999-12-28 | 2002-03-20 | 松下电器产业株式会社 | Tft阵列基板及其制造方法以及使用它的液晶显示装置 |
CN101075584A (zh) * | 2006-05-19 | 2007-11-21 | 三国电子有限会社 | 使用半色调曝光法的液晶显示装置的制造法 |
CN102576507A (zh) * | 2009-09-28 | 2012-07-11 | 凸版印刷株式会社 | 有源矩阵基板及其制造方法和图像显示装置 |
US20110263079A1 (en) * | 2010-04-23 | 2011-10-27 | Applies Materials, Inc. | Interface protection layaer used in a thin film transistor structure |
CN102646699A (zh) * | 2012-01-13 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其制备方法 |
CN103208526A (zh) * | 2012-12-28 | 2013-07-17 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体器件及其制造方法 |
CN104157693A (zh) * | 2013-05-14 | 2014-11-19 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
CN104934330A (zh) * | 2015-05-08 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
CN104867985A (zh) * | 2015-05-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
CN105652541A (zh) * | 2016-01-20 | 2016-06-08 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及液晶显示面板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192739A (zh) * | 2018-09-17 | 2019-01-11 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
US11081501B2 (en) | 2018-09-17 | 2021-08-03 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, display device |
CN111710727A (zh) * | 2020-06-12 | 2020-09-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法以及显示面板 |
US11894386B2 (en) | 2020-06-12 | 2024-02-06 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
Also Published As
Publication number | Publication date |
---|---|
CN108198824B (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5284582B2 (ja) | 有機薄膜トランジスタの製造方法 | |
US9455324B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
CN102569307B (zh) | 薄膜晶体管基板及其制造方法 | |
JP5568317B2 (ja) | Tft−lcdアレイ基板、及びその製造方法 | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
WO2017215109A1 (zh) | 双栅电极氧化物薄膜晶体管及其制备方法 | |
CN111081737A (zh) | 一种阵列基板制备方法及阵列基板 | |
CN111180471A (zh) | 阵列基板及其制造方法 | |
WO2014173039A1 (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
WO2015067068A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
CN112071867A (zh) | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 | |
CN108198824A (zh) | 一种阵列基板的制备方法及阵列基板 | |
WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
US10312272B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display panel | |
CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
CN113725157A (zh) | 阵列基板及其制作方法 | |
CN103779232B (zh) | 一种薄膜晶体管的制作方法 | |
TWI236153B (en) | Method for fabricating self-aligned TFT | |
CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
CN109037151B (zh) | 一种阵列基板的制备方法 | |
US10204942B1 (en) | Method for manufacturing top-gated thin film transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |