CN103208526A

CN103208526A - 一种半导体器件及其制造方法

Info

Publication number: CN103208526A
Application number: CN2012105842045A
Authority: CN
Inventors: 马群刚
Original assignee: Nanjing CEC Panda LCD Technology Co Ltd
Current assignee: Nanjing CEC Panda LCD Technology Co Ltd
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2013-07-17
Anticipated expiration: 2032-12-28
Also published as: CN103208526B

Abstract

本发明提供一种半导体器件及其制造方法，包括：底部基板；栅极；栅极绝缘层；金属氧化物半导体层、两导电接触层、金属氧化物绝缘层的叠层结构；源极、漏极、以及沟道区，导电接触层位于源漏极和金属氧化物半导体层之间，金属氧化物绝缘层位于沟道区内。本发明的半导体器件通过在高温等工艺条件形成导电接触层或氧化锰层，源漏极与金属氧化物半导体层之间的导电接触层或氧化锰层保证了半导体器件在工作状态下能够把金属氧化物半导体层的载流子引出到源极或漏极上。本发明半导体器件的制造方法，用3次光刻工艺制作具有ESL功能的结构，与现有4次工艺相比，简化了工艺流程，降低器件的制造周期，且避免现有制作工艺带来其他不良因素。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及一种具有较高载流子迁移率的半导体器件及其制造方法，主要用作驱动平板显示器的薄膜晶体管，也可以应用于集成电路等其他领域。

背景技术

以薄膜晶体管液晶显示器（TFT-LCD）为主导的平板显示，为了满足高画质的要求，对高精细化和高频驱动等指标不断提出挑战。考虑到基板大型化的因素，对下一代平板显示用TFT的电子迁移率提出了更高的要求。

目前，支撑TFT-LCD发展的非晶硅（a-Si：Amorphous Silicon）TFT已经无法满足新技术的要求，低温多晶硅（LTPS：Low Temperature Poly-Silicon）TFT的电子迁移率虽然可以做到高出a-Si TFT两个数量级，但是基板的大型化仅停留在第6代。除了LTPS TFT特性的基板面内均一性难以保证外，由于LTPS TFT的漏电流过大，不适合用作LCD像素开关。LTPS TFT的应用正在从TFT-LCD转向OLED（Organic Light-Emitting Diode：有机发光二极管）。用金属氧化物半导体制成的薄膜晶体管（简称氧化物TFT），电子迁移率高出a-Si TFT一到两个数量级，TFT特性的基板面内均一性较好。不仅能够应对高世代TFT-LCD生产线，还可以用作OLED的驱动开关。以铟镓锌氧化物IGZO为代表的氧化物TFT工艺路线与现有的a-Si TFT相似，只要对PVD和CVD等设备进行适当改造就能进行生产。所以，氧化物TFT是支撑平板显示的下一代首选TFT。

氧化物TFT的结构主要有背沟道刻蚀型(Back Channel Etch Type，简称BCE，如图1（a）)、共面型(Coplanar Type，简称Coplanar，如图1（b）)和刻蚀阻挡型(Etch Stopper Type，简称ESL，如图1（c）)三种类型，这三种氧化物TFT的底层都是衬底基板11、21、31、位于衬底基板11、21、31上相应的栅极12、22、32、以及覆盖相应的栅极12、22、32的栅极绝缘层13、23、33，这三种结构不同如下所述。

在图1（a）所示的BCE结构中，该BCE结构的氧化物TFT需要进行3次光刻工艺处理，分别形成栅极12、氧化物半导体层16、源极14和漏极15共三层的图案。氧化物半导体层16靠近保护绝缘层17一侧在源极14和漏极15刻蚀成形工艺时受到刻蚀液体或者刻蚀气体的影响，从而影响半导体层16的特性。

在图1（b）所示的Coplanar结构中，该Coplanar结构的氧化物TFT也是需要进行3次光刻工艺处理，分别形成栅极22、源极24和漏极25、氧化物半导体层26共三层的图案。氧化物半导体层26靠近栅极绝缘层23一侧在源极24和漏极25刻蚀成形工艺时受到刻蚀液体或者刻蚀气体的影响，从而影响半导体层26的特性。

为了保证半导体层上下两侧的特性不受其他工艺的影响，稳定半导体层以及TFT器件的特性，目前业界多用如图1（c）所示的ESL结构，但该ESL结构需要进行4次光刻工艺处理，分别形成栅极32、氧化物半导体层36、刻蚀阻挡层38、源极34和漏极35共四层的图案。ESL结构所用的刻蚀阻挡层38，刻蚀阻挡层38位于半导体层36、源极34、漏极35和保护绝缘层37之间，刻蚀阻挡层38一般为SiO₂之类的含氧绝缘层。

ESL结构相比BCE结构和Coplanar结构，需要增加一道光刻工艺，设备投入成本更高，生产周期更长。所以，在保证半导体器件性能的同时，降低生产线投资，缩短生产周期，是氧化物TFT制造技术的一个重要发展方向。

现有一种对策是通过源极和漏极来保护氧化物半导体层，如图2（a），首先在衬底基板（Glass）41上形成栅极（Gate）42，再在栅极42上覆盖栅极绝缘层（GI）43，接着在栅极绝缘层43上形成a-IGZO半导体层46，最后在a-IGZO半导体层46上用Ti覆盖沉积形成厚度

的阻挡层48；如图2（b），在形成图2（a）的基础上形成由Mo材质形成的源极44和漏极45、以及源极44和漏极45之间的沟道50；如图2（c），将位于沟道中的Ti阻挡层通过氧等离子体处理，成为具有绝缘性的TiOx绝缘保护层49；如图2（d），在形成图2（c）的基础上覆盖保护绝缘层（PAS）47。

现有通过将Ti电极的阻挡层48作为源漏极刻蚀成形时候IGZO的保护层，从而抑制a-IGZO半导体层46的特性恶化。图2（a）至图2（d）的氧化物半导体与现有的ESL结构相比，可以减少一次光刻工艺，简化了工艺。但是，因为Ti金属全面涂覆，没有被Mo金属覆盖的Ti必须全部氧化成TiOx，这对工艺的均一性提出了严格的要求。如果局部地方的Ti没有被氧化，就是导体。如果留下的Ti金属膜带上静电，就会引起静电破坏。如果留下的Ti金属导致两边的Mo金属短路，就是造成点缺陷或者线缺陷。

发明内容

本发明的目的在于提供一种具有ESL结构特性，并能简化制造工序的半导体器件及其制造方法。

一种半导体器件，包括：底部基板；栅极，位于基板上的栅极；栅极绝缘层，覆盖在栅极上；金属氧化物半导体层、两导电接触层、金属氧化物绝缘层的叠层结构，金属氧化物半导体层位于栅极绝缘层之上，金属氧化物绝缘层位于两导电接触层之间，金属氧化物绝缘层与两导电接触层位于金属氧化物半导体层之上，且金属氧化物绝缘层和两导电接触层在物理结构上为同层结构，金属氧化物绝缘层、两导电接触层与金属氧化物半导体层具有相同的平面结构；源极、漏极、以及沟道区，导电接触层位于源漏极和金属氧化物半导体层之间，金属氧化物绝缘层位于沟道区内。

本发明又提供一种半导体器件，包括：底部基板；栅极，位于基板上的栅极；SiO₂栅极绝缘层，覆盖在栅极上；金属氧化物半导体层、两导电接触层、Al₂O₃绝缘层的叠层结构，金属氧化物半导体层位于SiO₂栅极绝缘层之上，Al₂O₃绝缘层位于两导电接触层之间，Al₂O₃绝缘层与两导电接触层在物理结构上为同层结构，Al₂O₃绝缘层、两导电接触层与金属氧化物半导体层具有相同的平面结构；源极、漏极、以及沟道区，源极和漏极与SiO₂栅极绝缘层、金属氧化物半导体层以及导电接触层接触的边界为氧化锰，Al₂O₃绝缘层位于沟道区内。

本发明又提供一种半导体器件的制造方法，包括如下步骤：形成位于底部基板上的栅极图案，再形成覆盖栅极的栅极绝缘层；在形成上述图案的基础上，先形成覆盖栅极绝缘层的金属氧化物半导体层，再形成覆盖金属氧化物半导体层的金属氧化物绝缘层，然后通过光刻工艺，一次性形成金属氧化物半导体和金属氧化物绝缘层的叠层图案；在形成上述图案的基础上，先进行金属层的成膜工艺，然后通过光刻工艺形成源极、漏极和位于源极和漏极之间的沟道区；在形成上述结构的基础上，进行高温退火处理工艺，使源极和漏极的金属进入金属氧化物绝缘层内，形成源漏极和金属氧化物半导体层之间的导电接触层，位于沟道区内仍为金属氧化物绝缘层；在形成上述结构的基础上，形成保护绝缘层。

本发明又提供一种半导体器件的制造方法，包括如下步骤：形成位于底部基板上的栅极图案，再形成覆盖栅极的SiO₂栅极绝缘层；在形成上述图案的基础上，先形成覆盖SiO₂栅极绝缘层的金属氧化物半导体层，再形成覆盖金属氧化物半导体层的Al₂O₃绝缘层，最后通过光刻工艺，一次性形成金属氧化物半导体和Al₂O₃绝缘层的叠层图案；在形成上述图案的基础上，先进行CuMn合金的成膜工艺，然后通过光刻工艺形成源极、漏极和位于源极和漏极之间的沟道区；在形成上述结构的基础上，进行高温退火处理工艺，使源极和漏极的CuMn中的Mn的分别与Al₂O₃绝缘层和SiO₂栅极绝缘层中的氧原子反应形成位于源极和漏极底部的氧化锰，源漏极和金属氧化物半导体层之间的形成导电接触层，位于沟道区内仍为Al₂O₃绝缘层；在形成上述图案的基础上，形成保护绝缘层。

本发明的半导体器件通过在高温等工艺条件形成导电接触层或氧化锰层，源漏极与金属氧化物半导体层之间的导电接触层或氧化锰层保证了半导体器件在工作状态下能够把金属氧化物半导体层的载流子引出到源极或漏极上。两导电接触层之间的沟道区由致密的Al₂O₃绝缘层保护，一方面：Al₂O₃绝缘层在源极和漏极刻蚀成形过程中能够保护下面的金属氧化物半导体层不受刻蚀液体或者刻蚀气体的影响；另一方面：Al₂O₃绝缘层透光率比SiNx或SiO₂材料低，可以降低进入金属氧化物半导体层的光量；再一方面：Al₂O₃绝缘层可以隔绝外界气体或水分对金属氧化物半导体层的影响。本发明半导体器件的制造方法，用3次光刻工艺制作具有ESL功能的结构，与现有4次工艺相比，简化了工艺流程，降低器件的制造周期，且避免现有制作工艺带来其他不良因素。

附图说明

图1（a）所示为现有氧化物TFT的BCE结构的示意图；

图1（b）所示为现有氧化物TFT的Coplanar结构的示意图；

图1（c）所示为现有氧化物TFT的ESL结构的示意图；

图2（a）所示为现有源漏极保护氧化物半导体层的制造步骤之一的示意图；

图2（b）所示为现有源漏极保护氧化物半导体层的制造步骤之二的示意图；

图2（c）所示为现有源漏极保护氧化物半导体层的制造步骤之三的示意图；

图2（d）所示为现有源漏极保护氧化物半导体层的制造步骤之四的示意图；

图3所示为本发明半导体器件的结构示意图；

图3（a）至图3（e）为图3所示半导体器件的制造过程的示意图；

图4所示为本发明半导体器件的第二实施例的结构示意图；

图5（a）至图5（e）为本发明半导体器件的第三实施例的制造过程的示意图；

图6所示为本发明半导体器件的第四实施例的结构示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明揭示一种半导体器件，图3至图3（e）为本发明的第一实施例的示意图，如图3所示，本半导体器件由下至上依序包括：位于衬底基板10上的栅极20图案、覆盖栅极20的栅极绝缘层30、位于栅极绝缘层30上的金属氧化物半导体40、两导电接触层70和Al₂O₃绝缘层50的叠层图案、位于导电接触层70上的源极61和漏极62、位于源极61和漏极62之间的沟道区63（如图3（c）所示）、位于沟道区63内的Al₂O₃绝缘层50、以及位于顶层的保护绝缘层80。

金属氧化物半导体层40、导电接触层70、Al₂O₃绝缘层50三者与源漏极61、62、及栅极绝缘层30之间的位置关系为：金属氧化物半导体层40、两导电接触层70、及Al₂O₃绝缘层50三者为叠层结构，金属氧化物半导体层40位于栅极绝缘层30之上，Al₂O₃绝缘层50位于两导电接触层70之间，Al₂O₃绝缘层50与两导电接触层70位于金属氧化物半导体层40之上，且Al₂O₃绝缘层50和两导电接触层70在物理结构上为同层结构，Al₂O₃绝缘层50、两导电接触层70与金属氧化物半导体层40具有相同的平面结构。

其中，导电接触层70原本也是Al₂O₃绝缘层50，由于源极61和漏极62均是由Cu材料制成的，通过300-500℃的高温退火使源极61和漏极62的Cu进入Al₂O₃绝缘层50，形成Al₂O₃弥散强化铜基复合材料，从而在源漏极和金属氧化物半导体层40之间形成导电接触层70，而位于沟道区63内仍为Al₂O₃绝缘层50。

位于沟道区63内的Al₂O₃绝缘层50具有刻蚀阻挡层(Etch Stopper Type，简称ESL)功能，一方面：Al₂O₃绝缘层在源极和漏极刻蚀成形过程中能够保护下面的金属氧化物半导体层不受刻蚀液体或者刻蚀气体的影响；另一方面：Al₂O₃绝缘层透光率比SiNx或SiO₂材料低，可以降低进入金属氧化物半导体层的光量；再一方面：Al₂O₃绝缘层可以隔绝外界气体或水分对金属氧化物半导体层的影响。

以下为本发明第一实施例的制造步骤如下：

第一步：如图3（a）所示，通过光刻等工艺在衬底基板10上形成栅极20图案，再形成覆盖栅极20图案的栅极绝缘层30。

其中，栅极20由Cu、或Al、或Cr等金属、或AlNd、MoNb等合金、或Al/Mo、Ti/Al/Ti等金属叠层形成；在本实施例中，栅极20由Cu、或Al、或Cr等单层金属制成的，其厚度分别为

栅极绝缘层30由SiNx或SiO₂等单层材料构成、或由SiNx/SiO₂、SiNx/Al₂O₃等绝缘物质的叠层形成。在本实施例中，栅极绝缘层30由SiNx单层材料制成，栅极绝缘层30的膜厚为

第二步：在形成第一步图案的基础上，如图3（b1）所示，先形成覆盖栅极绝缘层30的金属氧化物半导体层40；如图3（b2）所示，再形成覆盖金属氧化物半导体层40的金属氧化物绝缘层50；如图3（b3）所示，最后通过光刻等工艺，一次性形成金属氧化物半导体40和金属氧化物绝缘层50的叠层图案，通过将金属氧化物绝缘层50位于金属氧化物半导体40之上，从而可以保护金属氧化物半导体40。

在本实施例中，金属氧化物半导体40和金属氧化物绝缘层50的叠层图案没有覆盖整个栅极绝缘层30；由于源漏极的设计的形状不同，金属氧化物半导体40和金属氧化物绝缘层50的叠层图案也可能覆盖整个栅极绝缘层30

其中，金属氧化物半导体40由ZnO或IGZO等材料形成，当金属氧化物半导体40为IGZO层时，金属氧化物半导体40的厚度为

最好为

由于金属Al具有特性，金属氧化物绝缘层50的金属氧化物为Al₂O₃，金属氧化物绝缘层50为致密的Al₂O₃绝缘层50，其膜层厚度为最好为

Al₂O₃绝缘层50用三甲基铝为前驱体，通过PECVD(Plasma EnhancedChemical Vapor Deposition，等离子体增强化学气相沉积法)成膜工艺形成。

第三步：在形成第二步图案的基础上，如图3（c）所示，先进行Cu金属层的成膜工艺，然后通过光刻等工艺形成源极61、漏极62和位于源极61和漏极62之间的沟道区63。

在本实施例中，所述源极61和漏极62部分与栅极绝缘层30和金属氧化物半导体层40接触；由于源漏极的设计的形状不同，源极61和漏极62也可能不与栅极绝缘层30接触

Cu金属层的膜厚为

最好为

并在蚀刻形成源极61和漏极62图案的过程中，由致密的Al₂O₃绝缘层50保护金属氧化物半导体层40不受刻蚀液或者刻蚀气体的影响。

第四步：在形成第三步图案的基础上，进行高温退火处理工艺，如图3（d）所示，退火温度的不超过衬底基板10的软化点温度，衬底基板10为玻璃基板，玻璃的软化点温度一般在600℃左右。本实施例中，进行300-500℃的高温退火：一方面使金属氧化物半导体层40特性趋于稳定；另一方面使源极61和漏极62的Cu进入Al₂O₃绝缘层50，形成Al₂O₃弥散强化铜基复合材料，即形成导电接触层70，导电接触层70位于源漏极和金属氧化物半导体层40之间，而位于沟道区63内仍为Al₂O₃绝缘层50。

Al₂O₃弥散强化铜基复合材料是一类具有优良综合物理性能和力学性能的新型导电功能材料，在现代电子技术和电工等领域具有广阔的应用前景。Al₂O₃颗粒弥散分布在铜基体上，制备的Al₂O₃弥散强化铜基复合材料的强度、硬度、软化温度等远高于纯铜，具有良好的高温性能，这样，就在源漏极和半导体层之间形成了导电接触层。

第五步：在形成第四步结构的基础上，如图3（e）所示，形成保护绝缘层80。保护绝缘层80是SiNx或SiO₂等单层材料构成，也可以用SiNx/SiO2、SiNx/Al₂O₃等绝缘物质的叠层形成。在本实施例子，设定保护绝缘层SiO₂单层材料制成，其膜厚为

在本实施例中，Al₂O₃层的厚度和Cu层的厚度需要根据所形成的导电接触层70的导电效果分别进行膜厚的调节，以获得最佳的组合效果。本半导体器件在源极61和漏极62刻蚀过程的后期，通过对Al₂O₃绝缘层50形成一定深度的刻蚀，但不至于刻断Al₂O₃绝缘层50，所以Al₂O₃绝缘层50的厚度不需要太厚。采用本发明的半导体器件，只需要进行三次光刻工艺：第一次光刻工艺形成栅极，第二次光刻形成有源层，第三次光刻形成源极和漏极。有源层就是金属氧化物半导体层40，在导电接触层70之间垂直方向对应Al₂O₃绝缘层50的金属氧化物半导体区域称为有源层沟道。

图4是本发明第二实施例的示意图，本第二实施例与上述第一实施例区别的是：在本第二实施例中，栅极20由AlNd、MoNb等合金，或者Al/Mo、Ti/Al/Ti等金属叠层形成的，在本第二实施例中，栅极20由Al合金21和Mo合金22的叠层结构组成，光刻等工艺，一次性形成Al合金21和Mo合金22的栅极叠层图案，底层的Al合金21的膜层厚度为

上层的Mo合金22的膜层厚度为

最好为

图5（a）至图5（e）是本发明第三实施例的示意图，本第三实施例与上述第一实施例不同的是：源极和漏极采用合金制成，通过高温等工艺的处理，让源极和漏极的合金层中某种元素与金属氧化物绝缘层中的氧反应，置换出金属氧化物绝缘层中的金属，从而在源漏极的表面形成具有欧姆接触特征的金属氧化物，在半导体器件的源漏极和氧化物半导体层之间形成导电接触层，本第三实施例的制造步骤如下：

第一步：如图5（a）所示，通过光刻等工艺在衬底基板10上先形成CuMn合金的栅极20图案，再在200-400℃下进行数分钟的热处理，再形成栅极绝缘层30。

其中，栅极20中Mn占总重量1%-4%，栅极20的膜层厚度为

栅极绝缘层30为SiO₂材料制成的，该栅极绝缘层30膜层厚度为

第二步：如图5（b）所示，先形成覆盖栅极绝缘层30的金属氧化物半导体层40；再形成覆盖金属氧化物半导体层40的Al₂O₃绝缘层50；最后通过光刻等工艺，一次性形成金属氧化物半导体40和金属氧化物绝缘层50的叠层图案，通过Al₂O₃绝缘层50位于金属氧化物半导体40之上，从而可以保护金属氧化物半导体40。

其中，金属氧化物半导体40由IGZO材料制成，金属氧化物半导体40的厚度为

最好为

金属氧化物绝缘层50为致密的Al₂O₃绝缘层50，其膜层厚度为

最好为

第三步：如图5（c），在形成第二步图案的基础上，通过PVD（Physical VaporDeposition，物理气相沉积）进行CuMn合金的源极61和漏极62成膜，并刻蚀形成源极61和漏极62的图案、以及位于源极61和漏极62之间的沟道区63，源极61和漏极62的膜层厚度为

最好为

由于IGZO层40上具有致密的Al₂O₃绝缘层50，故在源极61和漏极62刻蚀过程中IGZO层40不受刻蚀液体或刻蚀气体的影响。

第四步：如图5（d），在形成第三步图案的基础上，用300℃-500℃的高温退火处理，具有两个效果，第一：使IGZO层40特性趋于稳定；第二：源极61和漏极62的CuMn中的Mn分别与Al₂O₃绝缘层50和SiO₂栅极绝缘层30中的O（氧原子）反应形成超薄的氧化锰71，该氧化锰71位于源极61和漏极62的下表面，具体位于：源极61和漏极62与栅极绝缘层30接触的界面，源极61和漏极62与IGZO层40接触的边缘，源极61和漏极62与Al₂O₃绝缘层50接触的界面。氧化锰71具有欧姆接触特性，同时又能确保铜配线的扩散阻挡性和密着性，且氧化锰层71的厚度为

由于Al₂O₃绝缘层50中的O（氧原子）全部与源极61和漏极62的CuMn中的Mn形成氧化锰，源漏极61、62与IGZO层40之间的Al₂O₃绝缘层变成了只含有Al的导电接触层70，沟道区63内仍为Al₂O₃绝缘层50。在本步骤中，如果有极少量的Al₂O₃剩余，源极61和漏极62的Cu进入Al₂O₃绝缘层50，形成Al₂O₃弥散强化铜基复合材料，最终形成导电接触层70，该导电接触层70含有Al、Cu元素，其具有高强度和高导电率，而位于沟道区63内仍为Al₂O₃绝缘层50。

经过高温退火处理，IGZO层40、导电接触层70、Al₂O₃绝缘层50三者与源漏极61、62、及栅极绝缘层30之间的位置关系为：IGZO层40、两导电接触层70、及Al₂O₃绝缘层50三者为叠层结构，IGZO层40位于栅极绝缘层30之上，Al₂O₃绝缘层50位于两导电接触层70之间，Al₂O₃绝缘层50与两导电接触层70位于IGZO层40之上，且Al₂O₃绝缘层50和两导电接触层70在物理结构上为同层结构，Al₂O₃绝缘层50、两导电接触层70与IGZO层40具有相同的平面结构。

在本实施例中，Al₂O₃绝缘层50的厚度和CuMn合金层的厚度需要根据所形成的导电接触层70的导电效果分别进行膜厚的调节，以获得最佳的组合效果。本半导体器件在源极61和漏极62刻蚀过程的后期，对Al₂O₃绝缘层50形成一定深度的刻蚀，但不至于刻断Al₂O₃绝缘层50，所以Al₂O₃绝缘层50的厚度不需要太厚。采用本发明的半导体器件，只需要进行三次光刻工艺：第一次光刻工艺形成栅极，第二次光刻形成有源层，第三次光刻形成源极和漏极。有源层就是金属氧化物半导体IGZO层40，在导电接触层70之间垂直方向对应Al₂O₃绝缘层50的金属氧化物半导体区域称为有源层沟道。

第五步：如图5（e），在形成第四步结构的基础上，形成保护绝缘层80，该保护绝缘层80为SiNx或SiO₂材料制成，其膜层厚度为

CuMn合金的原理是：在O^2-环境下以300℃-500℃的高温进行热处理，使固溶的Mn移至周边与O^2-结合，配线中央部分变成纯Cu，而周边变成扩散阻挡层，从而实现低电阻配线。

用作扫描线栅极时，在底板玻璃（含O原子）上溅射CuMn合金并在O^2-环境下进行热处理，O^2-与Mn结合而成的Mn氧化物层在玻璃中及配线周边形成，从而实现了低电阻配线与玻璃底板之间的密着性。

用于源极和漏极时，在热处理时CuMn合金中的Mn与Al₂O₃中的O^2-结合形成氧化锰。由于通过热处理获得的Mn氧化物属于绝缘体，过厚会有损电极与IGZO层的导通性，过薄又会牺牲密着性和扩散阻挡性。以300℃-500℃高温进行10分钟热处理，便可获得厚度左右的氧化层。目前已证实：热处理后在氧化层上形成的Mn氧化物层兼备欧姆特性（代表导通性）、扩散阻挡性和密着性。

在本实施例中，Al₂O₃层的厚度和CuMn层的厚度需要根据所形成的导电接触层70的导电效果分别进行膜厚的调节，以获得最佳的组合效果。本半导体器件在源极61和漏极62刻蚀过程的后期，对Al₂O₃绝缘层50形成一定深度的刻蚀，但不至于刻断Al₂O₃绝缘层50，所以Al₂O₃绝缘层50的厚度不需要太厚。采用本发明的半导体器件，只需要进行三次光刻工艺：第一次光刻工艺形成栅极，第二次光刻形成有源层，第三次光刻形成源极和漏极。有源层就是金属氧化物半导体层40，在导电接触层70之间垂直方向对应Al₂O₃绝缘层50的金属氧化物半导体区域称为有源层沟道。

图6本发明第四实施例的示意图，本第四实施例与上述第三实施例区别的是：在本第四实施例中，源极61和漏极62由CuMn/Mo、CuMn/Ti等金属叠层形成，在本第四实施例中，源极61和漏极62均由CuMn合金611/621和Mo合金612/622的叠层结构组成，光刻等工艺，一次性形成CuMn合金611/621和Mo合金612/622的源漏极叠层图案，底层的CuMn合金611/621的膜层厚度为

上层的Mo合金612/622膜层厚度为

最好为

Claims

1.一种半导体器件，其特征在于，包括：

底部基板；

栅极，位于基板上的栅极；

栅极绝缘层，覆盖在栅极上；

金属氧化物半导体层、两导电接触层、金属氧化物绝缘层的叠层结构，金属氧化物半导体层位于栅极绝缘层之上，金属氧化物绝缘层位于两导电接触层之间，金属氧化物绝缘层与两导电接触层位于金属氧化物半导体层之上，且金属氧化物绝缘层和两导电接触层在物理结构上为同层结构，金属氧化物绝缘层、两导电接触层与金属氧化物半导体层具有相同的平面结构；

源极、漏极、以及沟道区，导电接触层位于源漏极和金属氧化物半导体层之间，金属氧化物绝缘层位于沟道区内。

2.根据权利要求1所述的半导体器件，其特征在于：所述金属氧化物绝缘层为Al₂O₃绝缘层。

3.根据权利要求1所述的半导体器件，其特征在于：所述源极和漏极由Cu金属层形成的。

4.一种半导体器件，其特征在于，包括：

底部基板；

栅极，位于基板上的栅极；

SiO₂栅极绝缘层，覆盖在栅极上；

金属氧化物半导体层、两导电接触层、Al₂O₃绝缘层的叠层结构，金属氧化物半导体层位于SiO₂栅极绝缘层之上，Al₂O₃绝缘层位于两导电接触层之间，Al₂O₃绝缘层与两导电接触层在物理结构上为同层结构，Al₂O₃绝缘层、两导电接触层与金属氧化物半导体层具有相同的平面结构；

源极、漏极、以及沟道区，源极和漏极与SiO₂栅极绝缘层、金属氧化物半导体层以及导电接触层接触的边界为氧化锰，Al₂O₃绝缘层位于沟道区内。

5.根据权利要求4所述的半导体器件，其特征在于：所述源极和漏极由CuMn合金形成的。

6.根据权利要求4所述的半导体器件，其特征在于：所述源极和漏极由CuMn/Mo、或CuMn/Ti金属叠层形成，所述CuMn合金位于底层，Mo或Ti金属位于CuMn合金之上。

7.一种半导体器件的制造方法，其特征在于，包括如下步骤：

形成位于底部基板上的栅极图案，再形成覆盖栅极的栅极绝缘层；

在形成上述图案的基础上，先形成覆盖栅极绝缘层的金属氧化物半导体层，再形成覆盖金属氧化物半导体层的金属氧化物绝缘层，然后通过光刻工艺，一次性形成金属氧化物半导体和金属氧化物绝缘层的叠层图案；

在形成上述图案的基础上，先进行金属层的成膜工艺，然后通过光刻工艺形成源极、漏极和位于源极和漏极之间的沟道区；

在形成上述结构的基础上，进行高温退火处理工艺，使源极和漏极的金属进入金属氧化物绝缘层内，形成源漏极和金属氧化物半导体层之间的导电接触层，位于沟道区内仍为金属氧化物绝缘层；

在形成上述结构的基础上，形成保护绝缘层。

8.根据权利要求7所述的半导体器件的制造方法，其特征在于：所述金属氧化物绝缘层为Al₂O₃绝缘层，所述源极和漏极由Cu金属层形成的。

9.根据权利要求7所述的半导体器件的制造方法，其特征在于：所述栅极绝缘层由SiO₂或SiNx制成。

10.一种半导体器件的制造方法，其特征在于，包括如下步骤：

形成位于底部基板上的栅极图案，再形成覆盖栅极的SiO₂栅极绝缘层；

在形成上述图案的基础上，先形成覆盖SiO₂栅极绝缘层的金属氧化物半导体层，再形成覆盖金属氧化物半导体层的Al₂O₃绝缘层，最后通过光刻工艺，一次性形成金属氧化物半导体和Al₂O₃绝缘层的叠层图案；

在形成上述图案的基础上，先进行CuMn合金的成膜工艺，然后通过光刻工艺形成源极、漏极和位于源极和漏极之间的沟道区；

在形成上述结构的基础上，进行高温退火处理工艺，使源极和漏极的CuMn中的Mn的分别与Al₂O₃绝缘层和SiO₂栅极绝缘层中的氧原子反应形成位于源极和漏极底部的氧化锰，源漏极和金属氧化物半导体层之间的形成导电接触层，位于沟道区内仍为Al₂O₃绝缘层；

在形成上述图案的基础上，形成保护绝缘层。