CN104253158B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN104253158B
CN104253158B CN201310260564.4A CN201310260564A CN104253158B CN 104253158 B CN104253158 B CN 104253158B CN 201310260564 A CN201310260564 A CN 201310260564A CN 104253158 B CN104253158 B CN 104253158B
Authority
CN
China
Prior art keywords
metal oxide
oxide layer
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310260564.4A
Other languages
English (en)
Other versions
CN104253158A (zh
Inventor
李志隆
施博理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201310260564.4A priority Critical patent/CN104253158B/zh
Publication of CN104253158A publication Critical patent/CN104253158A/zh
Application granted granted Critical
Publication of CN104253158B publication Critical patent/CN104253158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管及其制造方法。该薄膜晶体管包括：栅极，配置于一基板上；栅极绝缘层，配置于所述的基板上以覆盖所述的栅极；金属氧化物层，配置于所述的栅极绝缘层上，其中所述的金属氧化物层包括源极区、漏极区以及沟道区，且所述沟道区的氧浓度高于所述源极区和漏极区的氧浓度度；蚀刻阻挡层，配置于所述金属氧化物层上方，并包括两个接触孔，分别暴露出源极区和漏极区；以及源极和漏极，分别位于所述金属氧化物层的两侧，并分别透过两个接触孔与源极区和漏极区电连接。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法，特别是一种包含金属氧化物层的薄膜晶体管及其制造方法。
背景技术
由氧化锌或铟镓锌氧化物（Indium gallium zinc oxide，IGZO）等制成的金属氧化物层作为半导体器件的活性层呈现出了优良的特性。近年来，已经进行了将金属氧化物应用于薄膜晶体管（TFT）、发光元件或透明导电膜的研发。
例如，与包含非晶硅作为沟道的现有的TFT相比，包含上述金属氧化物的TFT的电子迁移率较高并且电气特性较好。但是，上述金属氧化物的耐热性不好，由于在TFT的制造过程中进行的热处理会使氧等脱附从而会形成晶格缺陷。该晶格缺陷会导致形成点穴上的浅的杂质能级，并导致上述金属氧化物层的低阻抗性，从而使漏电流增大，并且TFT的电性不够稳定。
发明内容
为此，本发明的目的在于提供一种能够获得稳定电性的薄膜晶体管及其制造方法。
本发明提供一种薄膜晶体管，配置于一基板上，所述薄膜晶体管包括：栅极，配置于所述的基板上；栅极绝缘层，配置于所述的基板上以覆盖所述的栅极；金属氧化物层，配置于所述的栅极绝缘层上，其中所述的金属氧化物层包括源极区、漏极区以及沟道区，且所述沟道区的氧浓度高于所述源极区和漏极区的氧浓度；蚀刻阻挡层，配置于所述金属氧化物层上方，并包括两个接触孔，分别暴露出源极区和漏极区；以及源极和漏极，分别位于所述金属氧化物层的两侧，并分别透过两个接触孔与源极区和漏极区电连接。
本发明提供一种薄膜晶体管的制造方法，包括：于一基板上形成栅极，在所述的基板上形成栅极绝缘层，以覆盖所述的栅极；于所述的栅极绝缘层上形成金属氧化物层，位于所述栅极的上方，包括源极区、通道区和漏极区；于所述的金属氧化物层上形成蚀刻阻挡层，覆盖所述金属氧化物层，并包括两个彼此分离的接触孔；于所述的蚀刻阻挡层上形成源极和漏极，分别位于所述金属氧化物层的两侧，并分别通过所述蚀刻阻挡层的接触孔与所述金属氧化物层接触；以所述源极和所述漏极为掩模实施一表面处理，使所述金属氧化物层通道区的氧浓度高于所述源极和所述漏极区的氧浓度。
总之，本发明通过在金属氧化物层上方设置一蚀刻阻挡层，并在源极和漏极制作完成后，再对该金属氧化物层进行表面处理，可以增加通道区的氧化程度，并获得较好的电性稳定度。同时，该蚀刻阻挡层可以保护该通道区，避免直接遭受氧离子轰击而受到破坏。
附图说明
图1至图5为本发明提供的制造薄膜晶体管的方法的示意图。
图6为本发明提供的包含薄膜晶体管的液晶显示器的剖示图。
主要元件符号说明
基板 100
栅极 110
栅极绝缘层 120
金属氧化物层 130
源极区 130S
漏极区 130D
通道区 130C
蚀刻阻挡层 140
第一接触孔 141
第二接触孔 142
源极 150S
漏极 150D
第一保护层 161
第二保护层 162
平坦层 170
第一电极 180
第二电极 190
第一通孔 C1
第二通孔 C2
第三通孔 C3
薄膜晶体管 10
表面处理 T
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
图1至图5为本发明提供的制造薄膜晶体管10的方法的示意图。如图1所示，提供一基板100，该基板100可为透明玻璃基板，并在该基板100上形成栅极110。该栅极110材质为导电材料，如金属铝、铜、钼，但不限于此。更好的，也可以为多层结构，如钼铝钼结构，钼铝结构或者多层铝结构，但不限于此。接著，于基板上全面性地形成一栅极绝缘层120以覆盖该栅极110。该栅极绝缘层120的材质为电介质，比如氧化硅、氮化硅或者氮氧化硅，但不限于此。
接着请参照图2，在栅极110上方形成一图案化的金属氧化物层130该金属氧化物层130的材质包括铟镓锌氧化物（Indium-Gallium-Zinc Oxide, IGZO）、铟锌氧化物（Indium-Zinc Oxide, IZO）、镓锌氧化物（Gallium-Zinc Oxide, GZO）、锌锡氧化物（Zinc-Tin Oxide, ZTO），或铟锡氧化物（Indium-Tin Oxide, ITO）。在本实施方式中，该金属氧化物层130是IGZO。
接着请参考图3，在金属氧化物层130上方形成一蚀刻阻挡层140（etch stopperlayer），该蚀刻阻挡层140覆盖该金属氧化物层130，并图案化该蚀刻阻挡层140，以在该金属氧化物层130上方形成彼此分离的两个接触孔141和142，该接触孔141和142至少露出部分该金属氧化物层130。该蚀刻阻挡层140的材质可以为氧化硅（silicon oxide），但不限于此。
接着请参考图4，形成一源极150S和一漏极150D，位于该金属氧化物层130的两侧。其中，源极150S和漏极150D分别透过接触孔141和接触孔142与该金属氧化物层电连接。该源极150S、漏极150D的材质为导体，比如说为金属铝、铜、钼，但不限于此。在较好的实施例中，该导体材质可以是多层结构，比如钼铝钼结构，钼铝结构或者是多层铝结构，但不限于此。
如图4所示，该金属氧化物层130可区分为源极区130S、漏极区130D和通道区130C。其中，位于该源极150S下方的区域为源极区130S，位于该漏极150D下方的区域为漏极区130D，该源极区130S和该漏极区130D之间的部分为通道区130C。被该蚀刻阻挡层140覆盖该通道区130C。
接着请参照图5，为了提升该薄膜晶体管10的电性稳定度，在形成该源极150S和该漏极150D之后，在源极150S和漏极150D上方对该薄膜晶体管10进行一表面处理T以向该金属氧化物层供氧。
如图5中所示，由于在进行表面处理T时，该源极150S和漏极150D可作为掩模，因此源极150S和漏极150D下方的源极区130S和漏极区130D并不会受表面处理T的影响，仅通道区130C接受了表面处理T。
表面处理T例如是以氧离子轰击处理。以氧离子轰击处理为例，利用氧气或者含氧的气体对通道区130C进行处理，使得通道区130C中氧空缺比例（oxygen vacancy ratio）降低，增加了通道区130C的氧浓度。换言之，当通道区130C中氧空缺比例降低时，可提高薄膜晶体管的稳定性。特别的是，将表面处理T移到源极150S和漏极150D后，因为有蚀刻阻挡层140保护通道区130C，故通道区130C 不会遭受直接的氧离子轰击而受破坏。
由于源极区130S和漏极区130D并不受表面处理T影响，其氧空缺比例不变，避免了源极区130S和漏极区130D的阻值增加而影响薄膜晶体管10的电性。因此，该通道区130C的氧空缺比例低于该源极区130S和该漏极区130D的氧空缺比例，该通道区130C的氧浓度高于该源极区130S和该漏极区130D的氧浓度，即增加了该通道区130C的氧化程度，以提升元件稳定性。该在进行表面处理T之后，本实施例的薄膜晶体管10便大致上制作完成。
从图5中可知，本实施例的薄膜晶体管10包括栅极110、栅极绝缘层120、金属氧化物层130、蚀刻阻挡层140、源极150S和漏极150D。该栅极110配置于基板100上，该栅极绝缘层120配置于基板100上并覆盖该栅极110。该金属氧化物层130包括源极区130S、通道区130C和漏极区130D，且该通道区130C的氧空缺比例低于该源极区130S和该漏极区130D的氧空缺比例，意即该通道区130C的导电度低于该源极区130S和该漏极区130D的导电度。该蚀刻阻挡层140位于该金属氧化物层130上，并覆盖该金属氧化物层130，包括两个接触孔141和142分别暴露出金属氧化物层130的源极区130S和漏极区130D。该源极150S和该漏极150D位于该金属氧化物层130的两侧，分别透过接触孔141和142与源极区130S和漏极区130D连接。
本发明提供的薄膜晶体管适用于多种液晶显示装置，例如向列扭转型（TwistedNematic，TN）液晶显示器，或者面内切换型（In-plane Switching，IPS）液晶显示器，但并不限于此。
请参照图6，图6是包含薄膜晶体管10的IPS型液晶显示器的剖示图。在制作薄膜晶体管10之后，在该薄膜晶体管10上方形成一第一保护层161，并图案化该第一保护层161以形成一第一通孔C1，露出部分漏极150D；接着，在该第一保护层161上方形成一平坦层170，并图案化以形成一第二通孔C2，该第二通孔C2位于该第一通孔C1中；然后在该平坦层170上方形成一第一电极180；接着，在第一电极180和平坦层170上方形成一层第二保护层162，并图案化形成第三通孔C3，该第三通孔C3位于该第二通孔C2中，露出部分漏极150D。最后，在该第二保护层162上方形成第二电极190，该第二电极190通过第三通孔C3与漏极150D电连接，并包括多个狭缝191位于第一电极180上方，使得该第二电极190与第一电极180之间形成边缘电场，以驱动液晶旋转。该狭缝191可以为条形或“<”字型，但不限于此。该第一保护层161和第二保护层162的材质可以为硅氧化物，该平坦层170的材质可以为有机材料，该第一电极180和该第二电极190的材质可以为透明材质，例如氧化铟锡（ITO）或者氧化铟锌（IZO），但不限于此。
如图6所示，该IPS型液晶显示器包括一基板、一薄膜晶体管10、第一保护层161位于该薄膜晶体管10上方，并包括第一通孔C1；一平坦层170位于该第一保护层161之上，并包括第二通孔C2，该第二通孔位于该第一通孔C1中；一第一电极180位于该平坦层170上，一第二保护层162覆盖该第一电极180和该平坦层170上，并包括第三通孔C3，该第三通孔C3位于该第二通孔C2中；一第二电极190位于该第二保护层162上，包括多个狭缝191位于第一电极上方，并通过第三通孔C3与该漏极150D电连接。该薄膜晶体管10中包括金属氧化物层130，其通道区130C中的氧浓度高于其源极区130S和漏极区130D中的氧浓度，且该IPS型液晶显示器具有较好的电性稳定度。
总之，本发明通过在金属氧化物层上方设置一蚀刻阻挡层，并在源极和漏极制作完成后，再对该金属氧化物层进行表面处理，可以增加通道区的氧化程度，并获得较好的电性稳定度。同时，该蚀刻阻挡层可以保护该通道区，避免直接遭受氧离子轰击而受到破坏。
本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种薄膜晶体管的制造方法，包括：
于一基板上形成栅极，
在所述的基板上形成栅极绝缘层，以覆盖所述的栅极；
于所述的栅极绝缘层上形成金属氧化物层，位于所述栅极的上方，包括源极区、通道区和漏极区；
于所述的金属氧化物层上形成蚀刻阻挡层，覆盖所述金属氧化物层，并包括两个彼此分离的接触孔；
于所述的蚀刻阻挡层上形成源极和漏极，分别位于所述金属氧化物层的两侧，并分别通过所述蚀刻阻挡层的接触孔与所述金属氧化物层接触；
以所述源极和所述漏极为掩模遮蔽所述源极区和漏极区并以所述蚀刻阻挡层遮蔽所述通道区对所述金属氧化物层实施一表面处理，使所述金属氧化物层通道区的氧浓度高于所述源极和所述漏极区的氧浓度。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述通道区的氧空缺比例低于所述源极区和所述漏极区的氧空缺比例。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述源极区位于所述源极下方，所述源极区位于所述源极下方，所述漏极区位于所述漏极下方，所述通道区位于所述源极区和所述漏极区之间。
4.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述表面处理为利用氧离子轰击处理。
CN201310260564.4A 2013-06-27 2013-06-27 薄膜晶体管及其制造方法 Active CN104253158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310260564.4A CN104253158B (zh) 2013-06-27 2013-06-27 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310260564.4A CN104253158B (zh) 2013-06-27 2013-06-27 薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN104253158A CN104253158A (zh) 2014-12-31
CN104253158B true CN104253158B (zh) 2017-10-27

Family

ID=52187891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310260564.4A Active CN104253158B (zh) 2013-06-27 2013-06-27 薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN104253158B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
TWI569456B (zh) * 2015-10-15 2017-02-01 友達光電股份有限公司 薄膜電晶體及其製造方法
CN108231674A (zh) * 2018-02-05 2018-06-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制造方法
US10553614B2 (en) 2018-02-05 2020-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN104253158A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
US11296074B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
CN103208526B (zh) 一种半导体器件及其制造方法
US10727309B2 (en) Thin film transistor array panel and conducting structure
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN108140675A (zh) 半导体装置及其制造方法
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
TWI497689B (zh) 半導體元件及其製造方法
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN104253158B (zh) 薄膜晶体管及其制造方法
CN107293493A (zh) 铟镓锌氧化物薄膜晶体管的制作方法
US9899534B2 (en) Thin-film transistor and method for forming the same
KR20100118838A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN208622722U (zh) 静电放电保护电路及显示装置
JPWO2013105473A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP2014195074A (ja) 薄膜トランジスタ表示板およびその製造方法
TWI506797B (zh) 薄膜晶體管及其製造方法
CN104247031B (zh) 半导体装置及其制造方法
WO2017166337A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN113964187B (zh) 主动元件基板及主动元件基板的制造方法
CN103187451A (zh) 薄膜晶体管
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
CN105321964A (zh) 像素结构及其制造方法
CN103296064A (zh) 薄膜晶体管
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
KR20150081668A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161020

Address after: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant after: Hon Hai Precision Industry Co., Ltd.

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1

Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD.

Applicant before: AU OPTRONICS CO., LTD.

GR01 Patent grant
GR01 Patent grant