WO2009093625A1 - 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 - Google Patents

Abstract

　酸化物膜を半導体層として有し、前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有し、前記チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成が実質同一である電界効果型トランジスタ。

Description

電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

　本発明は、電界効果型トランジスタ及びその製造方法、並びにそれを用いた表示装置に関する。また、本発明は、酸化物半導体を用いた半導体装置、特に電界効果型トランジスタに関する。

　電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
　特に近年は表示装置のめざましい発展に伴って、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の表示装置のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。

　上記薄膜トランジスタの材料としては、シリコン半導体が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。

　しかしながら、結晶性シリコン系薄膜は、結晶化を図る際に、例えば８００℃以上の高温が必要であり、ガラス基板上や有機物基板上への構成が困難であった。このため、結晶性シリコン系薄膜は、シリコンウェハーや石英等の耐熱性の高い高価な基板上にしか成膜できないばかりか、製造に際して多大なエネルギーと工程数を要する等の問題があった。
　また、結晶性シリコン系薄膜を用いたＴＦＴの素子構成はトップゲート型に限定されるため、マスク枚数の削減等のコストダウンが困難であった。

　一方、比較的低温で形成可能な非晶性シリコン半導体（アモルファスシリコン）は、結晶性シリコン系薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できないおそれがある。

　現在、表示装置を駆動させるスイッチング素子としては、シリコン系半導体膜を用いた素子が主流を占めている。これは、シリコン薄膜の安定性、加工性の良さに加え、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。

　従来の薄膜トランジスタ（ＴＦＴ）は、例えばガラス等の基板上にゲ－ト電極、ゲ－ト絶縁層、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）等の半導体層、ソ－ス及びドレイン電極をこの順に積層した逆スタガ構造を有する。この構造を有するＴＦＴは、イメージセンサーを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。しかし、フラットパネルディスプレイの高機能化に伴い、薄膜トランジスタのさらなる高速化が求められている。
　このような状況下、特許文献１ではシリコン系半導体薄膜よりも安定性が優れる、金属酸化物を用いた酸化物半導体薄膜を開示している。

　しかしながら、上記金属酸化物からなる透明半導体薄膜は、特に酸化亜鉛を高温で結晶化してなる透明半導体薄膜は、低い電界効果移動度（１ｃｍ^２／Ｖ・ｓｅｃ程度）、低いｏｎ－ｏｆｆ比、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等の欠点を有し、工業的な実用化が困難であった。これら欠点に加えて、金属酸化物からなる透明半導体薄膜は、耐薬品性が劣る、ウェットエッチングが困難、成膜時に高い圧力が必要、７００℃以上の高温処理が必要等の製造プロセスや使用環境にも制限があった。
　また、金属酸化物からなる透明半導体膜は、ボトムゲート構成での電解移動度等のＴＦＴ性能が低く、性能を上げるためにトップゲート構成で膜厚を５０ｎｍ以上にする必要があった。

　特許文献２では、酸化インジウム、酸化ガリウム及び酸化亜鉛からなる非晶質酸化物半導体膜、及び酸化インイジウム及び酸化亜鉛からなる非晶質酸化物半導体膜を作製し、薄膜トランジスタを駆動させる方法を開示している。
　しかし、組成及び製造条件にもよるが、非晶質酸化物半導体膜を用いたＴＦＴのトランジスタ特性（Ｉｄ－Ｖｇ特性）は、ばらつきが生じる場合があった。特性のばらつきは、例えばディスプレイの画素回路等に用いる場合に、駆動対象である有機ＥＬ、液晶等のディスプレイの動作にばらつきを生み、画像品位を落とすことになる。

　特許文献３は、ソース部位及びドレイン部位の水素又は重水素の濃度が、チャンネル部位の水素又は重水素の濃度よりも大きいトランジスタを開示している。しかし、上記トランジスタは、水素イオンは散乱元となり移動度が低下する、ゲート絶縁膜に欠陥が発生しリーク電流が増加する、界面にトラップが発生し閾値電圧が上昇する、注入された水素が駆動時のストレスで移動して特性が変化する等によりトランジスタ性能が大きく低下する問題点があった。また、特定部位の水素濃度が高いことによって、電流値のばらつきを大きくする、オフ電流を高くする、閾値電圧のシフト量を大きくする等のおそれがあった。また、ソース部位及びドレイン部位に水素を注入する設備は大型化が難しく、且つ製造コストが高くなるため実用化は困難であった。

　特許文献４は、水素以外の不純物を添加した酸化亜鉛からなる半導体層を導電性に改質した電極を開示している。しかし、不純物の拡散による性能低下等により実用化は困難であった。

　特許文献５は、インジウム－ガリウム－亜鉛酸化物膜を用いたトランジスタを開示している。しかし、上記酸化物膜の電気抵抗率を成膜時の酸素分圧のみで調整している、半導体層の非局在準位のエネルギー幅（Ｅ_０）の増加、移動度の低下等のトランジスタ特性が低いという問題があった。

　特許文献６及び特許文献７は、絶縁膜に含まれる金属酸化物膜の一部の領域の酸素組成比を変調させることにより導電性を変化させる工程を含む半導体装置の製造方法を開示している。しかし、特許文献６及び７は、半導体層及び電極についてはなんら検討していない。また、半導体層と電極の組成が大きく異なっているため接触抵抗が発生したり、製造工程が複雑になる等の問題があった。

　薄膜トランジスタ（ＴＦＴ）の構造として、半導体膜（チャンネル層）の上にゲート絶縁膜とゲート端子（ゲート電極）とを順に形成するスタガ（トップゲート）構造のものや、ゲート端子（ゲート電極）の上にゲート絶縁膜と半導体膜（チャンネル層）とを順に形成する逆スタガ（ボトムゲート）構造のもの等が知られている。

　半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがある等、スイッチング素子としての特性が劣化するという問題があった。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
　金属薄膜からなる遮光層を設けると、製造工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要がある。グランドレベルにした場合にも寄生容量が発生するという問題がある。

　シリコン薄膜を用いるトランジスタの製造は、シラン系のガスを用いて製造するため安全性や設備費用の点で問題があった。また、非晶質シリコン薄膜はＴＦＴとした場合の移動度が０．５ｃｍ^２／Ｖｓ程度と低くまたバンドギャップが小さいため可視光を吸収し誤動作するおそれがあった。また、多結晶シリコン薄膜は比較的高温の熱工程を要し、エネルギー費用が高いうえ大型のガラス基板上に直接形成することは困難である。

　このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜が注目されている。一般に酸化物結晶の電子移動度は、金属イオンのｓ軌道の重なりが大きくなるほど大きくなり、原子番号の大きなＺｎ，Ｉｎ，Ｓｎの酸化物結晶は、０．１から２００ｃｍ^２／Ｖｓの大きな電子移動度を持つ。さらに、酸化物では、酸素と金属イオンとがイオン結合しているために、化学結合の方向性がなく、結合の方向が不均一な非晶質状態でも、結晶状態の移動度に近い電子移動度を有することが可能となる。このことから、シリコン系半導体と異なり金属酸化物は非晶質でも電界効果移動度の高いトランジスタを作ることが可能である。これらの点を利用しＺｎ、Ｉｎ、Ｓｎを含む結晶質・非晶質の金属酸化物を用いた様々な半導体デバイスや、それを用いた回路等が検討されている。

　また、近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造ができる可能性があり、また、可撓性のプラスチック基材上に設けることができる等の利点を有する。
　しかしながら、有機半導体材料は移動度が極めて低く、また、経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。

　一方、上述した酸化物半導体は、低温で形成することができるので、各種基板を用いたトランジスタが得られる可能性が高い。しかしながら、酸化物半導体をチャンネル層に用いると、チャンネル層とソース電極又はドレイン電極間の接触抵抗が大きくなり、良好なトランジスタが得られにくいという問題があった。
　また、熱履歴を受けると接触抵抗が変化しトランジスタ特性が低下するという問題があった。接触抵抗の影響は、特にチャンネル長が短くなると顕著になりトランジスタの特性を低下させる。このため、トランジスタの微細化に問題があった。また、前記チャンネル層にドレイン集中が生じやすく同様に良好なトランジスタが得られないおそれがあった。

　そこで、酸化物半導体薄膜層よりも抵抗の低いソース・ドレイン領域を形成し、コンタクト性を向上させる方法が提案されている（特許文献８）。具体的な方法として、成膜条件により酸素量を変えることで、チャンネル層より導電率が高い介在層を設ける方法（特許文献９）、プラズマ等により酸化物半導体薄膜層の表面を還元する方法（特許文献１０、非特許文献１）、イオン注入を用いる方法（特許文献３，１１）等が提案されている。

　しかし、成膜時の酸素量を変え導電率の高い介在層を設けたり、プラズマ処理により表面を還元する方法では、酸素含有量が化学両論比から大きく外れ、プロセスや使用時の熱履歴により効果が失われるおそれや処理層の厚みを制御できないという問題があった。
　また、イオン注入する方法では製造方法や材料の選定が制限されるおそれや、水素等の軽い注入元素が使用時に移動して安定性が損なわれるおそれがあった。
特開２００３－８６８０８号公報 米国特許出願公開２００５／０１９９９５９号明細書 特開２００７－２５０９８３号公報 特開２００３－０５０４０５号公報 特開２００７－３０５６５８号公報 特開２００７－３１１８１７号公報 特開２００７－０７３７０１号公報 特開２００３－２９８０６２号公報 特開２００７－１５０１５８号公報 特開２００７－２２０８１９号公報 特開２００７－２２０８１８号公報 Appl．Phys．Lett．90，22104(2007) Hyun-Joong　Chung　et　al．，　ELETROCHEMICAL　AND　SOLID-STATE　LETTERS，11(3)，H51(2008)

　本発明の目的は、トランジスタ特性のばらつき及びその経時変化が少ない信頼性の高い電界効果型トランジスタを提供することである。

　酸化物半導体を電界効果型トランジスタに用いると、酸化物半導体と、ソース電極又はドレイン電極間の有効Ｓ／Ｄ直列抵抗が大きくなる課題や、酸化物半導体にドレイン集中が生じやすくなる課題があった。
　本発明の目的は、電界効果型トランジスタ等の半導体装置を提供することである。例えば、上記の課題を解決し、酸化物半導体をチャンネル層とした良好なトランジスタ及びその製造方法を提供することを目的とする。

　本発明者らは鋭意検討した結果、ソース部位、又はドレイン部位及びチャンネル部位の酸素元素及び不活性ガスを除く組成をほぼ同一とすることにより、トランジスタ特性のばらつき及びその経時変化が少ない信頼性の高い電界効果型トランジスタが得られることを見出した。加えて、ソース部位及びドレイン部位に特別な元素を添加せず、ソース部位又はドレイン部位の酸素の濃度をチャンネル部位の酸素の濃度より低く調整することにより、トランジスタ特性のばらつき及びその経時変化が少ない信頼性の高い電界効果型トランジスタが得られることを見出した。

　また、本発明者らは、非縮退半導体である酸化物半導体が、縮退半導体である酸化物半導体を介して導電体と接続することで、抵抗やキャリア注入性を制御できることを見出した。また、非縮退半導体と縮退半導体の作り分けは、組成又は組成比を変えることで制御できることを見出し、本発明を完成させた。

　本発明によれば、以下の電界効果型トランジスタ等が提供される。
１．　酸化物膜を半導体層として有し、
　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有し、
　前記チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成が実質同一である電界効果型トランジスタ。
２．　前記ソース部位及びドレイン部位のそれぞれの酸素濃度が、前記チャンネル部位の酸素濃度よりも低い１に記載の電界効果型トランジスタ。
３．　前記ソース部位及びドレイン部位が、ゲート電極と自己整合している１又は２に記載の電界効果型トランジスタ。
４．　前記酸化物膜が、Ｉｎ、Ｚｎ、Ｇａ及びＳｎからなる群から選択される１以上の元素を含む酸化物からなる１～３のいずれかに記載の電界効果型トランジスタ。
５．　前記酸化物膜が、Ｉｎ及びＺｎを含む複合酸化物の非晶質膜である１～４のいずれかに記載の電界効果型トランジスタ。
６．　前記酸化物膜が、Ｉｎ、Ｚｎ及びＧａを含む複合酸化物の非晶質膜、又はＩｎ、Ｚｎ及びＡｌを含む複合酸化物の非晶質膜である１～５のいずれかに記載の電界効果型トランジスタ。
７．　前記酸化物膜が、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｎｂ、Ｂ、Ｓｃ、Ｙ及びランタノイド類元素からなる群から選択される１以上の元素、Ｉｎ及びＺｎを含む複合酸化物の非晶質膜である１～５のいずれかに記載の電界効果型トランジスタ。
８．　１～７のいずれかに記載の電界効果型トランジスタを用いた表示装置。
９．　酸化物膜を形成する工程、及び
　前記酸化物膜の一部の抵抗を減少させてソース部位及びドレイン部位を形成する工程を含み、
　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
１０．　低酸素分圧環境下で短波長の光を照射することにより前記酸化物膜の一部の抵抗を減少させる９に記載の電界効果型トランジスタの製造方法。
１１．　不活性ガスプラズマ処理により前記酸化物膜の一部の抵抗を減少させる９に記載の電界効果型トランジスタの製造方法。
１２．　酸化物膜を形成する工程、及び
　前記酸化物膜の一部の抵抗を増加させてチャンネル部を形成する工程を含み、
　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
１３．　酸素プラズマ処理又はオゾン処理により前記酸化物膜の一部の抵抗を増加させる１２に記載の電界効果型トランジスタの製造方法。
１４．　酸化物膜を形成する工程、
　前記酸化物膜を絶縁膜で被覆する工程、及び
　前記絶縁膜上にゲート電極を形成し、前記ゲート電極を加熱して前記酸化物膜の一部の抵抗を増加させてチャンネル部を形成する工程を含み、
　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
１５．　非縮退半導体である酸化物半導体が、縮退半導体である酸化物半導体を介して導電体と接続している構造を有することを特徴とする半導体装置。
１６．　酸化物半導体からなるチャンネル部と、酸化物半導体からなるソース部及びドレイン部を含み、
　前記チャンネル部が非縮退半導体であり、前記ソース部及びドレイン部の少なくとも一方が縮退半導体であり、
　チャンネル部がソース部及びドレイン部を介して、ソース電極及びドレイン電極と接続していることを特徴とする電界効果型トランジスタ。
１７．　前記ソース部及びドレイン部の少なくとも一方の組成が、チャンネル部と異なっていることを特徴とする１６の電界効果型トランジスタ。
１８．　前記チャンネル部、ソース部及びドレイン部が、Ｉｎ元素を含む酸化物であることを特徴とする１６又は１７に記載の電界効果型トランジスタ。
１９．　前記チャンネル部、ソース部及びドレイン部が、Ｉｎ元素、Ｚｎ元素及びその他の元素Ｘを含む酸化物であり、
　酸素元素を除く全元素中の元素Ｘの割合が、ソース部及びドレイン部よりもチャンネル部において高いことを特徴とする１６～１８のいずれかに記載の電界効果型トランジスタ。
２０．　前記チャンネル部、ソース部及びドレイン部がＩｎ、Ｚｎ及び元素Ｘを含む酸化物であり、
　前記チャンネル部の組成が、下記の領域１、領域２又は領域３の原子比を満たし、
　前記ソース部及びドレイン部の組成が、下記の領域４の原子比を満たすことを特徴とする１６～１８のいずれかに記載の電界効果型トランジスタ。
領域１
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２０～０．５５
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
領域２
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．３５
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．１０～０．４５
領域３
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．９０～１．００
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
領域４
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．４５
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
２１．　前記元素Ｘが、Ｇａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群から選択される元素であることを特徴とする１９又は２０に記載の電界効果型トランジスタ。
２２．　前記チャンネル部がＩｎ元素、Ｚｎ元素及び元素Ｘを含む酸化物であり、
　前記ソース部及びドレイン部がＩｎ元素、Ｚｎ元素及び元素Ｙを含む酸化物であり、
　前記元素Ｘ及び元素Ｙが、それぞれＧａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ及びＳｎからなる群から選択される元素であり、
　前記元素Ｘと元素Ｙが異なることを特徴とする１６～１８のいずれかに記載の電界効果型トランジスタ。
２３．　前記チャンネル部が、Ｉｎ元素と１種以上の正二価元素を含む結晶質酸化物からなることを特徴とする１６又は１７に記載の電界効果型トランジスタ。
２４．　前記ソース部及びドレイン部と、チャンネル部のエッチング選択比が５以上であることを特徴とする１６～２３のいずれかに記載の電界効果型トランジスタ。
２５．　ソース電極、ドレイン電極及びゲート電極の少なくとも１つが、Ｔｉ、Ｐｔ、Ｃｒ、Ｗ、Ａｌ、Ｎｉ、Ｃｕ、Ｍｏ、Ｔａ、Ａｕ及びＮｂからなる群から選択される金属、又は前記金属を１つ以上含む合金からなることを特徴とする１６～２４のいずれかに記載の電界効果型トランジスタ。
２６．　チャンネル部を成膜する工程と、
　ソース部及びドレイン部を成膜する工程と、
　上記２つの成膜工程の後に、成膜温度より高い温度で熱処理する工程と、
　を含むことを特徴とする１６～２５のいずれかに記載の電界効果型トランジスタの製造方法。
２７．　前記チャンネル部を成膜する工程と、ソース部及びドレイン部を成膜する工程との間において、処理対象を大気に暴露させないことを特徴とする２６に記載の電界効果型トランジスタの製造方法。
２８．　前記チャンネル部と、前記ソース部及びドレイン部を、組成又は組成比が異なるスパッタリングターゲットを用いて成膜することを特徴とする２６又は２７に記載の電界効果型トランジスタの製造方法。

　本発明によれば、トランジスタ特性のばらつき及びその経時変化が少ない信頼性の高い電界効果型トランジスタを提供することができる。

　本発明によれば、特性のよい電界効果型トランジスタや抵抗変化型メモリ等の半導体装置を提供することが可能となる。特に、チャンネル部と異なる組成あるいは組成比のソース部及びドレイン部を設けることで、電界効果型トランジスタの有効Ｓ／Ｄ直列抵抗を低減し、良好なトランジスタが得られる。また、有効Ｓ／Ｄ直列抵抗を安定させ、特に、チャンネル長が短くともトランジスタ特性の信頼性を向上させることが可能となる。

本発明の第１の態様の電界効果型トランジスタの概略断面図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の一実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（トップゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。 本発明の第１の態様の電界効果型トランジスタの利用例を示す概略断面図である。 本発明の第１の態様の電界効果型トランジスタの他の利用例を示す概略断面図である。 本発明の第１の態様の電界効果型トランジスタの他の実施形態の概略断面図である。 本発明の第２の態様の一実施形態の電界効果型トランジスタの概略断面図である。 本発明の第２の態様の他の実施形態の電界効果型トランジスタの概略断面図である。 本発明の第２の態様の他の実施形態の電界効果型トランジスタの概略断面図である。 本発明の第２の態様の他の実施形態の電界効果型トランジスタの概略断面図である。 本発明の第２の態様における酸化物半導体の好ましい組成領域を示す図である。 比抵抗が１０^４Ωｃｍの酸化物膜に、低酸素分圧環境下で紫外線を照射して低抵抗化処理した場合の照射時間（処理時間）と抵抗の関係を示す図である。 比抵抗が１０^４Ωｃｍの酸化物膜に、アルゴンプラズマ処理を施して低抵抗化処理した場合の処理時間と抵抗の関係を示す図である。 比抵抗が１０^－３Ωｃｍの酸化物膜に、酸素プラズマ処理を施して高抵抗化処理した場合の照射時間と抵抗の関係を示す図である。 比抵抗が１０^－３Ωｃｍの酸化物膜に、オゾン処理を施して高抵抗化処理した場合の処理時間と抵抗の関係を示す図である。 実施例１で作製したトランジスタの伝達曲線のヒステリシスを示す図である。 比較例１で作製したトランジスタの伝達曲線のヒステリシスを示す図である。 酸化物半導体の、温度と移動度の関係を示す図である。

　以下、本発明の第１の態様について詳細に説明する。
　図１は本発明の第１の態様の電界効果型トランジスタ（以下、単にトランジスタという場合がある）の概略断面図である。
　電界効果型トランジスタ１は、ゲート電極２０を具備する支持基板１０上に、支持基板１０及びゲート電極２０を覆うようにしてゲート絶縁膜３０が積層しており、ゲート絶縁膜３０上にさらに半導体層４０が積層している。半導体層４０は、その抵抗の違いにより、チャンネル部位４２及びソース部位・ドレイン部位４４を有する。半導体層４０上には、半導体層４０を覆うようにして保護層５０が積層しており、ソース部位・ドレイン部位４４に接した楔形状のソース・ドレイン電極６０が保護層５０を貫通して形成している。

　上記電界効果型トランジスタ１はボトムゲート型であるが、本発明の第１の態様の電界効果型トランジスタはこれに限定されない。本発明の第１の態様の電界効果型トランジスタは、例えばボトムゲート型でもトップゲート型でもよく、好ましくは半導体層が後述の保護膜を備えたボトムゲート型トランジスタである。

　本発明の第１の態様の電界効果型トランジスタは、酸化物膜を半導体層として有し、酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有し、チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成がほぼ同一である。
　酸化物膜の各部位が互いに異なる元素を含み、酸素元素及び不活性ガスを除く組成が同一でない場合、含有元素が散乱元となって移動度が低下する、ゲート絶縁膜に欠陥が発生してリーク電流が増加する、界面にトラップが発生して閾値電圧が上昇する、及び異なる元素が可動イオンとなって駆動時のストレスで移動して特性が変化する等によりトランジスタ性能が大きく低下する問題点があった。このような問題を発生させる異なる元素としては、例えば水素、ナトリウム、リチウム等があげられる。

　本発明の第１の態様において、「チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成が実質同一である」とは、チャンネル部位、ソース部位及びドレイン部位の各部位に特定の元素のドーピングやドーピング濃度の調整が行われていないことを意味する。
　ここで、通常ドーピングされる元素（酸素元素及び不活性ガスを除く組成として実質同一であるべき元素）は、水素（Ｈ）、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、リン（Ｐ）、ホウ素（Ｂ）である。この中で特にＨ（水素）濃度が均一（ほぼ同一）であることが好ましい。
　実質同一とするために、特定の元素のドーピングやドーピング濃度の調整を行わないばかりではなく、熱処理等により工程上等で混入した元素の除去や元素の不均一性の均一化を行ってもよい。

　半導体層である酸化物膜は、好ましくはＩｎ、Ｚｎ、Ｇａ及びＳｎからなる群から選択される１以上の元素を含む酸化物からなり、より好ましくはＩｎ及びＺｎを含む複合酸化物の非晶質膜であり、さらに好ましくはＩｎ、Ｚｎ及びＧａを含む複合酸化物の非晶質膜、Ｉｎ、Ｚｎ及びＡｌを含む複合酸化物の非晶質膜、又はＺｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｎｂ、Ｂ、Ｓｃ、Ｙ及びランタノイド類元素（例えばＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕ）からなる群から選択される１以上の元素、Ｉｎ及びＺｎを含む複合酸化物の非晶質膜である。

　酸化物膜が非晶質であることは、Ｘ線回折で特定のピークが見出せないことから判断できる。本発明の第１の態様では、非晶質酸化物膜のＸ線回折で明確なピークが見出せず、透過型電子顕微鏡（ＴＥＭ）で観察できる程度の微結晶を含んでいると好ましい。この微結晶の平均粒径は、好ましくは１０ｎｍ以下であり、より好ましくは５ｎｍ以下であり、特に好ましくは１ｎｍ以下である。非晶質酸化物膜が微結晶を含むことにより、移動度を向上させることができる。但し、非晶質酸化物膜が平均粒径１０ｎｍ超の微結晶を含む場合、この非晶質酸化物膜をトランジスタに用いると、素子間のばらつきが大きくなるおそれがある。

　半導体層である酸化物膜のチャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成がほぼ同一であることにより、ソース部位・ドレイン部位とチャンネル部位の間で元素の移動を抑制でき、半導体層の半導体特性の変化に伴う接触抵抗の発生及びトランジスタ特性の低下を抑制することができる。

　本発明の第１の態様において不活性ガスとは、窒素（Ｎ）、ヘリウム(Ｈｅ)、ネオン(Ｎｅ)、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）を意味する。不活性ガスは、スパッタリング、プラズマ処理等の酸化物膜成膜時に、膜中に不純物として混入する場合があるが、酸化物膜中の不活性ガスの含有量が１００ｐｐｍ以下程度であれば半導体特性にほとんど影響を与えない。

　酸化物膜中の不活性ガスの含有量は、好ましくは１００ｐｐｍ以下である。不活性ガスの含有量が１００ｐｐｍ超の場合、ＴＦＴの移動度が低下する等トランジスタ特性が低下するおそれがある。酸化物膜のチャンネル部位、ソース部位及びドレイン部位の不活性ガスの含有量がほぼ同一であると、酸化物膜の均一性が増すので好ましい。

　酸化物膜が有するチャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成比がほぼ同一であることは、ＸＲＦ（蛍光Ｘ線）分析、ＩＣＰ（誘導結合プラズマ）分析、ＲＢＳ（ラザフォード後方散乱スペクトル）分析、ＡＥＳ（オージェ電子分光）、ＥＤＸ（エネルギー分散型蛍光Ｘ線）、ＳＩＭＳ（２次イオン質量分析）、ＨＦＳ(hydrogen　forward　scattering　spectrometry）等を用いることにより確認することができる。

　ソース部位及びドレイン部位のそれぞれの酸素濃度は、好ましくはチャンネル部位の酸素濃度よりも低く設定する。ソース部位及びドレイン部位のそれぞれの酸素濃度を、チャンネル部位の酸素濃度よりも低く設定することにより、酸素欠損によるキャリアが増加して比抵抗が十分に小さくなることが期待できる。
　ソース部位、ドレイン部位及びチャンネル部位の酸素濃度は、ＡＥＳ（オージェ電子分光）やＥＤＸ（エネルギー分散型蛍光Ｘ線）を測定することにより確認することができる。
　酸化物膜が有するチャンネル部位、ソース部位及びドレイン部位の水素濃度がほぼ同一であることが特に好ましい。水素濃度が高い部位の水素濃度が、水素濃度の低い部位の水素濃度の１００倍未満であることが好ましく、１０倍未満であることが特に好ましい。
　また、ソース部位、ドレイン部位及びチャンネル部位の水素濃度の測定は、ＳＩＭＳ（２次イオン質量分析）やＨＦＳ(hydrogen　forward　scattering　spectrometry）により評価することができる。

　ソース部位及びドレイン部位は、好ましくはゲート電極と自己整合している。
　ソース部位及びドレイン部位がゲート電極と自己整合していない場合、マスク合わせエラーによりゲート電極とソース部位・ドレイン部位の重なりが変動するおそれがある。ソース部位及びドレイン部位がゲート電極と自己整合していない電界効果型トランジスタを表示装置に用いた場合、ゲート電極とソース部位・ドレイン部位の重なりが変動するに伴って電気容量が変動し、表示装置内部で表示ムラを発生させるおそれがある。

　ソース部位又はドレイン部位とゲート電極の重なりは、通常３．０μｍ以下、好ましくは２．０μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．５μｍ以下、特に好ましくは０．２μｍ以下である。ソース部位又はドレイン部位とゲート電極の重なりが３．０μｍ超の場合、トランジスタの寄生容量が大きくなり回路動作が遅くなるおそれがある。

　本発明の第１の態様の電界効果型トランジスタは、ソース部位及びドレイン部位がゲート電極と自己整合しているとともに、好ましくはさらにコプレーナ構造をとる。
　コプレーナ型トランジスタとは、ゲート電極及びソース部位・ドレイン部位が半導体層に対して同一側；半導体層とソース・ドレイン電極が同一面内にある；又は半導体層とソース・ドレイン電極が基板と平行な面で接していない構造を有するトランジスタを言う。

　上記コプレーナ構造と逆の構造をスタガ構造という。スタガ型トランジスタは、電界が湾曲してかかるため、半導体界面やゲート絶縁膜でトラップが発生し、移動度、閾値電圧、Ｓ値等のトランジスタ特性が低下するおそれがある。加えて、スタガ型トランジスタは、半導体層とソース・ドレイン電極の界面で接触抵抗が発生し、移動度、閾値電圧、Ｓ値、ヒステリシス等のトランジスタ特性が低下するおそれがある。

　以下、本発明の第１の態様の電界効果型トランジスタの各部材等について説明する。
　用いる支持基板は特に限定されず、本発明の効果を損ねない範囲で公知の基板を用いることができる。具体的には、無アルカリガラス、ソーダガラス、石英ガラス等のガラス基板；ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド、ポリカーボネート（ＰＣ）等の樹脂性基板、金属薄膜（ホイル）基板を用いることができる。但し、Ｓｉ基板等の単結晶基板は、大型化が難しいため、製造コストが増大するおそれがある。
　支持基板の厚みは、通常、０．０１～１０ｍｍである。

　ゲート電極の材料は特に限定されず、本発明の効果を失わない範囲で公知の材料を用いることができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ_２等の透明電極、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを金属を含む合金の金属電極を用いることができる。
　トランジスタの製造過程でゲート電極を加熱する必要がある場合は、反射率が低く、熱吸収率が高い材料を選ぶと加熱が容易となり好ましい。このような特性を有する上記材料としては、金属電極又は合金の金属電極が挙げられる。これら材料は、より好ましくは表面処理して反射率を下げて用いる。

　ゲート電極は、好ましくは２層以上の積層構造を有する。ゲート電極が２層以上の積層構造を有することにより、接触抵抗の低減及び界面強度の向上が可能となる。
　ゲート電極の厚みは、通常、５０～３００ｎｍである。

　用いるゲート絶縁膜は特に限定されず、本発明の効果を損ねない範囲で公知の絶縁膜を用いることができる。ゲート絶縁膜の材料としては、例えばＳｉＯ_２，ＳｉＮ_ｘ（水素を含んでもよい），Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等の化合物を用いることができ、好ましくはＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用い、より好ましくはＳｉＯ_２，ＳｉＮ_ｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いる。
　尚、これらの化合物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯ_ｘでもよい）。

　上記ゲート絶縁膜は、材料の異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質及び非晶質のいずれでもよく、生産性の観点から好ましくは多結晶質又は非晶質である。

　ゲート絶縁膜は２層以上の積層構造を有してもよい。特にゲート絶縁膜がＳｉＯ_２からなる絶縁膜及びＳｉＯ_２より誘電率の高い材料（例えばＳｉＮｘ）からなる絶縁膜の積層体であって、半導体層側をＳｉＯ_２からなる絶縁膜とすると、良好な界面と高い誘電率の両立することができる。
　ゲート絶縁膜の厚みは、通常、５～５００ｎｍである。

　チャンネル部位、ソース部位及びドレイン部位を有する半導体層は、保護膜で封止されていると好ましい。半導体層を保護膜で封止することにより、プロセス環境及び使用時の環境の影響を受けて特性が劣化するのを防ぐことができる。
　上記保護膜としては、ゲート絶縁膜と同様の材料を用いることができる。

　半導体層は、好ましくは遮光構造を有する。半導体層が遮光構造（例えば遮光層）を有することにより、半導体層に光があたることによりキャリア電子が励起され、オフ電流が高くなるのを防ぐことができる。

　遮光層としては、例えば波長５００ｎｍ以下に大きな吸収を持つ薄膜を用いることができる。遮光層は半導体層の上部、下部どちらに積層してもよいが、好ましくは上部下部ともに積層する。遮光層が半導体層の上部下部のどちらか一方のみに積層してる場合、半導体層が光にあたらないよう構造を工夫するとよい。
　尚、遮光層はゲート絶縁膜、ブラックマトリックス等として兼用してもよい。

　半導体層の電子キャリア濃度は、好ましくは１０^１３～１０^１８／ｃｍ^３である。半導体層の電子キャリア濃度が１０^１８／ｃｍ^３超の場合、トランジスタのオフ電流が高くなるおそれがある。一方、半導体層の電子キャリア濃度が１０^１３／ｃｍ^３未満の場合、トランジスタの移動度が小さくなるおそれがある。

　半導体層の比抵抗は、好ましくは１０^－１～１０^１０Ωｃｍであり、より好ましくは１０^１～１０^９Ωｃｍであり、さらに好ましくは１０^３～１０^８Ωｃｍである。半導体層の比抵抗が１０^－１Ωｃｍより未満の場合、トランジスタのオフ電流が高くなるおそれがある。一方、半導体層の比抵抗が１０^１０Ωｃｍ超の場合、トランジスタの移動度が小さくなるおそれがある。

　半導体層のソース部位及びドレイン部位の抵抗率は、好ましくはチャンネル部位の抵抗率の１０^－２～１０^－１０倍であり、より好ましくは１０^－４～１０^－９倍である。
　また、半導体層のソース部位及びドレイン部位の比抵抗は、好ましくは１０^－５～１０^－１Ωｃｍであり、より好ましくは１０^－４～１０^－２Ωｃｍであり、さらに好ましくは１０^－４～１０^－３Ωｃｍである。ソース部位及びドレイン部位の比抵抗が１０^－１Ωｃｍ超の場合、ソース・ドレイン電極との接触抵抗が大きくなりＴＦＴとした際に、Ｓ値が大きくなる等トランジスタ特性が低下するおそれがある。ソース部位及びドレイン部位の比抵抗を１０^－５Ωｃｍ未満の場合、材料・製造方法が制限され工業化が困難となるおそれがある。

　半導体層のバンドギャップは、好ましくは２．０～６．０ｅＶであり、より好ましくは２．８～４．８ｅＶである。半導体層のバンドギャップが２．０ｅＶ未満の場合、可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、半導体層のバンドギャップが６．０ｅＶ超の場合、電界効果型トランジスタが機能しなくなるおそれがある。

　半導体層は、熱活性型を示す非縮退半導体であると好ましい。半導体層が縮退半導体であると、キャリアが多すぎてオフ電流・ゲートリーク電流が増加したり、閾値が負になりノーマリーオンとなるおそれがある。

　半導体層の表面粗さ（ＲＭＳ）は、好ましくは１ｎｍ以下であり、より好ましくは０．６ｎｍ以下であり、特に好ましくは０．３ｎｍ以下である。半導体層の表面粗さが１ｎｍ超の場合、トランジスタの移動度が低下するおそれがある。

　半導体層の非局在準位のエネルギー幅（Ｅ_０）は好ましくは１４ｍｅＶ以下であり、より好ましくは１０ｍｅＶ以下であり、さらに好ましくは８ｍｅＶ以下であり、特に好ましくは６ｍｅＶ以下である。半導体層の非局在準位のエネルギー幅（Ｅ_０）が１４ｍｅＶ超の場合、トランジスタの移動度が低下したり、閾値及びＳ値が大きくなりすぎるおそれがある。これは半導体層の非局在準位のエネルギー幅（Ｅ_０）が大きいことは、半導体層の近距離秩序性が悪いことを反映しているものと考えられる。

　半導体層の非局在準位のエネルギー幅（Ｅ_０）は、温度を４～３００Ｋまで変化させ、ホール効果を用いて測定したキャリア濃度及び活性化エネルギーの関係から求めることができる。

　半導体層の厚みは、通常０．５～５００ｎｍであり、好ましくは１～１５０ｎｍ、より好ましくは３～８０ｎｍ、特に好ましくは１０～６０ｎｍである。半導体層の厚みが０．５ｎｍ未満の場合、半導体層を工業的に均一に積層することが難しくなるおそれがある。一方、半導体層の厚みが５００ｎｍ超の場合、半導体層の積層時間が長くなり工業生産が困難となるおそれがある。半導体層の厚みが３～８０ｎｍであると、移動度、オンオフ比等のトランジスタ特性が特に良好である。

　保護層の材料としては、特に制限はないが、好ましくは非晶質酸化物又は非晶質窒化物である。
　例えば、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等を用いることができる。これらのなかでも、好ましくはＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３であり、より好ましくはＳｉＯ_２，ＳｉＮｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３であり、特に好ましくはＳｉＯ_２，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３等の酸化物である。尚、これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでも良い。

　保護層は、異なる２層以上の絶縁膜を積層した構造でもよい。
　また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい観点から、好ましくは多結晶質又は非晶質であり、特に好ましくは非晶質である。保護層が非晶質膜であれば、界面の平滑性が悪く移動度が低下したり、閾値電圧やＳ値が大きくなりすぎるのを防ぐことができる。

　保護層の材料が酸化物でない場合、半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
　また、半導体層の保護層は、poly(4-vinylphenol)（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は、無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
　保護層の厚みは、通常５～５００ｎｍである。

　ソ－ス電極及びドレイン電極の材料は特に限定されず、例えばインジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ_２等の透明電極、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれら金属の合金からなる金属電極を用いることができる。
　ソ－ス電極及びドレイン電極は、好ましくは２層以上の積層体とする。ソース電極及びドレイン電極を積層体とすることにより、接触抵抗を低減したり、界面強度を向上させることができる。また、ソ－ス電極、ドレイン電極の接触抵抗を低減させるため、半導体層の電極との界面をプラズマ処理、オゾン処理等で予め抵抗を調整すると好ましい。

　電界効果型トランジスタの移動度は、好ましくは１ｃｍ^２／Ｖｓ以上であり、より好ましくは３ｃｍ^２／Ｖｓ以上であり、特に好ましくは８ｃｍ^２／Ｖｓ以上である。トランジスタの移動度が１ｃｍ^２／Ｖｓ未満の場合、トランジスタのスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。

　電界効果型トランジスタのオフ電流は、好ましくは２ｐＡ以下であり、より好ましくは１ｐＡ以下である。トランジスタのオフ電流が２ｐＡ超の場合、ディスプレイのＴＦＴとして用いた場合にコントラストが悪くなる、及び画面の均一性が悪くなるおそれがある。

　電界効果型トランジスタの閾値電圧は、好ましくは０～４Ｖであり、より好ましくは０～３Ｖであり、特に好ましくは０～２Ｖである。トランジスタの閾値電圧が０未満の場合、トランジスタがノーマリーオンとなり、オフ時に電圧をかける必要があることから消費電力が大きくなるおそれがある。一方、トランジスタの閾値電圧が５Ｖ超の場合、トランジスタの駆動電圧が大きくなり消費電力が大きくなるおそれがある。

　電界効果型トランジスタのＳ値は、好ましくは０．８Ｖ／ｄｅｃ以下であり、より好ましくは０．３Ｖ／ｄｅｃ以下であり、さらに好ましくは０．２５Ｖ／ｄｅｃ以下であり、特に好ましくは０．２Ｖ／ｄｅｃ以下である。トランジスタのＳ値が０．８Ｖ／ｄｅｃ超の場合、トランジスタの駆動電圧が大きくなり消費電力が大きくなるおそれがある。特に、本発明の電界効果型トランジスタを有機ＥＬディスプレイに用いる場合は、有機ＥＬディスプレイは直流駆動であるため、トランジスタのＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できる。

　３μＡの直流電圧を６０℃１００時間加えた前後の電界効果型トランジスタの閾値電圧のシフト量は、好ましくは１．０Ｖ以下であり、より好ましくは０．５Ｖ以下である。シフト量が１Ｖ超の場合、このようなシフト量であるトランジスタを有機ＥＬディスプレイに用いると、画質が変化するおそれがある。
　加えて、電界効果型トランジスタは、好ましくは伝達曲線でゲート電圧を昇降させた場合のヒステリシス及び大気下で測定した時（周囲の雰囲気の変動）の閾値電圧のばらつきが小さい。

　薄膜トランジスタのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１～１００であり、好ましくは１～２０、特に好ましくは２～８である。Ｗ／Ｌが０．１未満の場合、薄膜トランジスタの電界効果移動度が低下する、及びピンチオフが不明瞭になるおそれがある。一方、Ｗ／Ｌが１００超の場合、薄膜トランジスタの漏れ電流が増加する、及びｏｎ－ｏｆｆ比が低下するおそれがある。

　薄膜トランジスタのチャンネル長Ｌは通常、０．１～１０００μｍであり、好ましくは１～１００μｍ、さらに好ましくは２～１０μｍである。薄膜トランジスタのチャンネル長Ｌが０．１μｍ未満の場合、薄膜トランジスタの工業的製造が難しくなる、及び漏れ電流が大きくなるおそれがある。一方、チャンネル長Ｌが１０００μｍ超の場合、素子が大きくなりすぎるおそれがある。

　電界効果型トランジスタのオンオフ比は、好ましくは１０^６以上であり、より好ましくは１０^７以上であり、特に好ましくは１０^８以上である。
　電界効果型トランジスタのゲートリーク電流は、好ましくは１ｐＡ以下である。ゲートリーク電流が１ｐＡ超の場合、ディスプレイのＴＦＴとして用いた場合にコントラストが悪くなるおそれがある。

　本発明の第１の態様の電界効果型トランジスタは、下記（１）～（３）のいずれかの工程を含む製造方法を用いることにより製造することができる。
（１）酸化物膜を形成し、酸化物膜の一部の抵抗を減少させてソース部位及びドレイン部位を形成する。
（２）酸化物膜を形成し、酸化物膜の一部の抵抗を増加させてチャンネル部を形成する。
（３）酸化物膜を形成し、酸化物膜を絶縁膜で被覆し、絶縁膜上にゲート電極を形成して、ゲート電極を加熱し、酸化物膜の一部の抵抗を増加させてチャンネル部を形成する。
　以下、本発明の第１の態様の電界効果型トランジスタの製造方法を図面を用いて具体的に説明する。

［実施形態１］
　図２は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の一実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図２（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０及びレジスト５０を積層する（図２（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（図２（Ｃ）、図２（Ｄ）及び図２（Ｅ））。露光したレジスト７２を除去して、レジスト７０をパターニングした積層体の半導体層側からＵＶ照射を行って半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成する（図２（Ｆ））。チャンネル部位４２及びソース部位・ドレイン部位４４形成後、パターニングしたレジスト７０を除去し（図２（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ２とする（図２（Ｈ））。

　半導体層は好ましくはＤＣスパッタリング又はＡＣスパッタリングを用いて積層する。ＤＣスパッタリング及びＡＣスパッタリングはＲＦスパッタリングに比べて、積層時に半導体層が受けるダメージを減少させることが可能となる。ＤＣスパッタリング又はＡＣスパッタリングで半導体層を積層した電界効果型トランジスタには、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。

　積層した半導体層に、好ましくは７０～３５０℃の熱履歴を与える。当該熱履歴は、より好ましくは８０～２６０℃であり、さらに好ましくは９０～１８０℃であり、特に好ましくは１００～１５０℃である。半導体層に与える熱履歴が７０℃未満の場合、得られるトランジスタの熱安定性及び耐熱性が低下する、移動度が低下する、Ｓ値が増加する、並びに閾値電圧が高くなるおそれがある。一方、半導体層に与える熱履歴が３５０℃超の場合、耐熱性の低い支持基板を使用できないうえ、高額な熱処理用設備が必要となり製造コストが増大するおそれがある。
　尚、上記の温度範囲のうち、与える熱履歴が１８０℃以下であれば、ＰＥＮ（ポリエチレンナフタレート）等の樹脂製支持基板を用いることができる。

　熱履歴は、好ましくは不活性ガス雰囲気下で酸素分圧が１０^－３Ｐａ以下として行う、又は半導体層上に保護膜を成膜した後に行う。これら条件下で半導体層に熱履歴を与えることにより、効果の再現性を高めることができる。

　半導体層以外のゲート絶縁膜等の成膜方法は、特に限定されず、ＣＶＤやスパッタ等の公知の成膜方法を利用することができる。

　本実施形態では半導体層（酸化物膜）の一部の抵抗を減少させることにより低抵抗化した部分をソース部位・ドレイン部位とし、半導体層の抵抗を減少させていない部分をチャンネル部位とする。

　半導体層の一部の抵抗を減少させる方法（以下、低抵抗化処理という場合がある）としては、低酸素分圧下での短波長光の照射、短波長光の照射、不活性ガスプラズマ処理、フォーミングガス中の熱処理、水素プラズマ処理が利用でき、好ましくは低酸素分圧下での短波長光の照射又は不活性プラズマ処理又はフォーミングガス中の熱処理であり、より好ましくは不活性ガスプラズマ処理又はフォーミングガス中の熱処理である。上述のように水素プラズマ処理を用いて低抵抗化処理を行うことができるが、水素がソース部位やドレイン部位に混入し、トランジスタの経時変化が発生する、及びトランジスタの信頼性が低下するおそれがある。

　低抵抗化処理に低酸素分圧下での短波長光の照射を用いる場合、酸素分圧は通常、１０^３Ｐａ以下、好ましくは１０Ｐａ以下、より好ましくは１０^－１Ｐａ以下、さらに好ましくは１０^－２Ｐａ以下、特に好ましくは１０^－３Ｐａ以下である。酸素分圧が１０^３Ｐａ超の場合、低抵抗化処理に時間がかかるすぎる、及び十分に低抵抗化処理できないおそれがある。

　短波長光の照射は、例えば超高圧水銀ランプ、低圧水銀ランプ、Ｘ線を用いることに行うことができる。
　照射する短波長光の波長は、通常１００～４００ｎｍ、好ましくは１５０～３５０ｎｍ、より好ましくは２００～３２０ｎｍである。照射光の波長が１００ｎｍ未満の場合、トランジスタの各部材を劣化させるおそれがある。一方、照射光の波長が４００ｎｍ超の場合、低抵抗化処理の効果が少ないおそれがある。上記の波長をを有する短波長光としては、実施形態１に示す紫外線が挙げられる。

　低抵抗化処理に不活性ガスプラズマを用いる場合、用いる不活性ガスとしては窒素（Ｎ）、ヘリウム(Ｈｅ)、ネオン(Ｎｅ)、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）を使用でき、工業的な使用しやすさの観点から好ましくはアルゴンである。
　低抵抗化処理にフォーミングガス中の熱処理を用いる場合、フォーミングガスとしては水素・窒素混合ガスが好ましく、フォーミングガス組成としては水素（Ｈ_２）：窒素（Ｎ_２）＝１：１００～１：１が好ましく、１：２０～１：５が特に好ましい。また、熱処理方法に制限はないが、ＲＴＡ（ラピッドサーマルアニーリング）により０．１～５分加熱することが好ましい。加熱時間が上記範囲内の場合、均一に再現よく低抵抗化できる。

［実施形態２］
　図３は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図３（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０、保護膜８０及びレジスト７０を積層する（図３（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（図３（Ｃ）、図３（Ｄ）及び図３（Ｅ））。レジスト７０をパターニングした積層体の保護膜をエッチングし保護膜を所望形状にパターニングした後、パターニングしたレジスト７０を除去する（図３（Ｆ））。パターン化した保護膜８０を半導体層４０上に有する積層体について、半導体層側からＵＶ照射を行って半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成し（図３（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ３とする（図３（Ｈ））。
　尚、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成する（図３（Ｇ））際は、不活性ガスプラズマ処理、フォーミングガス中の熱処理、水素プラズマ処理等のＵＶ照射以外の低抵抗化処理を用いてもよい。

　本実施形態は、半導体層上に保護膜を設けたほかは実施形態１と同様である。上述したように、半導体層を保護膜で封止することにより、プロセス環境及び使用時の環境の影響を受けて特性が劣化するのを防ぐことができる。

［実施形態３］
　図４は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図４（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０及びレジスト７０を積層する（図４（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（図４（Ｃ）、図４（Ｄ）及び図４（Ｅ））。レジスト７０をパターニングした積層体の半導体層側から酸素プラズマ処理を行って半導体層の一部の抵抗を増加させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成する（図４（Ｆ））。パターニングしたレジスト７０を除去し（図４（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ４とする（図４（Ｈ））。

　本実施形態では、実施形態１と異なり、半導体層（酸化物膜）の一部の抵抗を増加させることにより高抵抗化した部分をチャンネル部位とし、半導体層の抵抗を増加させていない部分をソース部位・ドレイン部位とする。

　半導体層の一部の抵抗を増加させる方法（以下、高抵抗化処理という場合がある）としては、酸素プラズマ処理（プラズマ酸化）、オゾン処理（オゾン酸化）、高圧処理（高圧酸化）、光処理（光酸化）等の低温酸化法、酸化物による保護膜で覆う方法等が挙げられ、好ましくは酸素プラズマ処理又はオゾン処理を用いる。
　上記方法に加え、「低温ポリシリコン薄膜トランジスタの開発－システムオンパネルをめざして－（監修：浦岡行治、シーエムシー出版）」第５章等に記載のシリコンを酸化させ絶縁膜を作製する際の方法を応用して高抵抗化処理を行なってもよい。

　酸素プラズマ処理（プラズマ酸化）は、任意の印加周波数（印加する電圧の周波数、電源周波数）により酸素を含むガスを励起して発生した酸素プラズマに、酸化物膜を暴露する、又は表面波プラズマを発生させることにより行うことができる。
　酸素プラズマ処理（プラズマ酸化）の印加周波数は、無線周波数（ＲＦ）、超短波（ＶＨＦ）、マイクロ波（μ波）等任意のものを利用できる。

　印加周波数は、好ましくは１ｋＨｚ以上３００ＭＨｚ以下であり、より好ましくは１ＭＨｚ以上３０ＭＨｚ以下であり、特に好ましくは１３．５６ＭＨｚである。印加周波数が１ｋＨｚ以上３００ＭＨｚ以下の範囲外である場合、酸素プラズマが安定しないおそれがある。

　投入電圧は、好ましくは１００Ｗ以上であり、より好ましくは３００Ｗ以上である。また、圧力は好ましくは５Ｐａ以上０．１ＭＰａ以下である。圧力が５Ｐａ未満の場合、高抵抗化処理が不十分となる、又は時間がかかりすぎるおそれがある。一方、圧力が０．１ＭＰａ超の場合、基板を加熱してしまうおそれがある。

　酸素プラズマ処理にマイクロ波（μ波）を用いる場合、表面波プラズマを発生させることができる。表面波プラズマは、μ波導入部近傍で高密度プラズマを発生させ、プラズマ表面から距離がある基板には直接μ波が届かず、低損傷で酸化物膜の抵抗を増加させることができる。

　オゾン処理（オゾン酸化）及び光処理（光酸化）は、ＵＶ光等により酸素ガスを励起し、オゾンに解離させ、解離により発生する酸素原子、酸素オゾン及び酸素ラジカルによって酸化物膜の抵抗を増加させる。特に上記オゾン処理及び光処理の際に酸素原子が発生していると、酸素原子は酸素オゾン、酸素ラジカルよりも活性が高く効果的である。
　ＵＶ光源としては、エキシマランプ（Ｘｅエキシマランプ等）、高圧水銀灯、低圧水銀灯、エキシマレーザー等を用いることができる。

　また、半導体層の一部を酸化物からなる保護膜で多い、保護膜に加熱等によりエネルギーを与え、保護膜で覆った部分の高抵抗化処理することができる。当該高抵抗化処理は、保護膜側から半導体層側に酸素が移動して、高抵抗化できると推定される。

　上記高抵抗化処理において、加熱する場合の基板温度は好ましくは２００～５５０℃である。基板温度が２００℃未満の場合、高抵抗化が不十分、又は時間がかかる過ぎるおそれがある。一方、基板温度が５５０℃超の場合、基板が反り・変形・収縮等してしまうおそれがある。
　加熱時間は、好ましくは１～２４０分であり、より好ましくは１０～１２０分である。加熱時間が１分未満の場合、高抵抗化が不十分又は時間がかかりすぎるおそれがある。一方、加熱時間が２４０分超の場合、基板が反り・変形・収縮等をしてしまうおそれがある。

［実施形態４］
　図５は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図５（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０、保護膜８０及びレジスト７０を積層する（図５（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（図５（Ｃ）、図５（Ｄ）及び図５（Ｅ））。レジスト７０をパターニングした後、積層体の保護膜をエッチングし保護膜を所望形状にパターニングし、パターン化レジスト７０を除去する（図５（Ｆ））。パターン化保護膜８０を半導体層４０上に有する積層体について、半導体層側からＵＶ照射を行って半導体層の一部の抵抗を増加させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成し（図５（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ５とする（図５（Ｈ））。

　本実施形態は、高抵抗化処理を用いて半導体層の一部を増加させ、半導体層にチャンネル部位及びソース部位・ドレイン部位を形成するほかは実施形態２と同様である。

［実施形態５］
　図６は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図６（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０、保護膜８０及びレジスト７０を積層する（図６（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（（図６（Ｃ）、図６（Ｄ）及び図６（Ｅ））。レジスト７０をパターニングした後、積層体の保護膜をエッチングし保護膜を所望形状にパターニングし、パターン化レジスト７０を除去する（図６（Ｆ））。パターン化保護膜８０を半導体層４０上に有する積層体について、加熱処理を行って半導体層の一部の抵抗を増加させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成し（図６（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ６とする（図６（Ｈ））。

　上記加熱処理の加熱温度は、好ましくは２００～５５０℃であり、より好ましくは２５０～４００℃である。加熱温度が２００℃未満の場合、十分高抵抗化できないおそれがある。一方、加熱温度が５５０℃超の場合、基板に反り、変形、収縮等が起こるおそれがる。
　加熱処理時間は、好ましくは１～２４０分であり、より好ましくは１０～１２０分である。加熱時間が１分未満の場合、十分高抵抗化できないおそれがある。一方、加熱時間が２４０分超の場合、基板に反り、変形、収縮等が起こるおそれがる。上記加熱処理は低酸素濃度雰囲気、不活性ガス雰囲気又は低圧雰囲気下、フォーミングガス下で行なうと保護膜で覆われていない半導体部が低抵抗化されて好ましい。また、上記加熱はＲＴＡを用いてもよい。

［実施形態６］
　図７は、本発明の第１の態様の電界効果型トランジスタ（トップゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上に半導体層４０、ゲート絶縁膜３０及びゲート電極２０をこの順に積層する（図７（Ａ））。この積層体のゲート電極２０を加熱し（図７（Ｂ））、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成する（図７（Ｃ））。続いて、ゲート絶縁膜３０をエッチングしてコンタクトホール９０を形成し、このコンタクトホール９０を埋めるように、ソース・ドレイン電極６０を形成して、電界効果型トランジスタ７とする（図７（Ｅ））。

　支持基板１０の表面は、好ましくはＣＶＤ、スパッタ等で成膜したＳｉＯ_２膜又はＳｉＮｘ膜で保護する。支持基板１０を保護することにより、支持基板からの金属イオン等の拡散が防止でき好ましい。

　本実施形態ではゲート電極を加熱することにより、保護膜又は絶縁膜で覆われた半導体層を高抵抗化し、高抵抗化した部分をチャンネル部位とし、半導体層の抵抗を増加させていない部分をソース部位・ドレイン部位とする。

　支持基板上に成膜する酸化物膜は、好ましくは導電膜である。酸化物膜が導電膜であると、ゲート電極を加熱して酸化物膜の一部を半導体化させてチャンネル部位とする際に、酸化物膜の残りの部分がソース部位、ドレイン部位としやすい。
　このような導電膜としては、好ましくは比抵抗が１０^－５～１０^０Ωｃｍである導電膜であり、より好ましくは１０^－４～１０^－２Ωｃｍである導電膜である。導電膜の比抵抗が１０^０Ωｃｍ超の場合、当該導電膜をソース部位、ドレイン部位とした際に、配線接続とのオーミックコンタクトが取れないおそれがある。

　ゲート絶縁膜は好ましくは酸化物からなる。ゲート絶縁膜が酸化物からなり、ゲート絶縁膜が酸素過多の状態にあることにより、ゲート電極を加熱した際に、過多である酸素が酸化物膜に供給され、酸化物膜が半導体化しチャンネル部位となることを容易にすることができる。

　ゲート電極の加熱方法は特に限定されず、例えばランプ加熱、半導体レーザー加熱、エキシマーレーザー加熱、電磁誘導加熱、プラズマジェット加熱等の公知の加熱方法を用いることができる。これら加熱方法の中でも、均一に加熱できる観点から好ましくはランプ加熱、及び半導体レーザー加熱が好ましく、大面積を加熱できる観点からさらに好ましくはランプ加熱である。

［実施形態７］
　図８は、本発明の第１の態様の電界効果型トランジスタ（ボトムゲート型）の製造方法の他の実施形態を示す工程図である。
　本実施形態では、まず支持基板１０上にゲート電極２０を形成し（図８（Ａ））、ゲート電極２０を覆うようにしてゲート絶縁膜３０を成膜し、成膜したゲート絶縁膜３０上に半導体層４０、保護膜８０及びレジスト７０を積層する（図８（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングする（図８（Ｃ）、図８（Ｄ）及び図８（Ｅ））。レジスト７０をパターニングした積層体の保護膜をエッチングし保護膜を所望形状にパターニングした後、パターニングしたレジスト７０を除去する（図８（Ｆ））。パターン化した保護膜８０を半導体層４０上に有する積層体上に、保護層５０を形成すると同時に半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成し（図８（Ｇ））、半導体層４０上にソース・ドレイン電極６０を形成して、電界効果型トランジスタ８とする（図８（Ｈ））。

　尚、本実施形態は、ＵＶ照射を行う代わりに保護層５０を例えばプラズマ化学気相成長法（ＰＥＣＶＤ）等で積層すると同時に半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成する（図８（Ｇ））他は実施形態２と同様である。

　保護層８０としてＰＥＣＶＤによりＳｉＯｘ等の酸化膜を形成し、保護層５０としてＰＥＣＶＤによりＳｉＮｘ：Ｈ層を形成すると好ましい。保護層５０としてＳｉＮｘ：Ｈ層を形成すると特に耐湿性の向上が期待できる。

　以上、本発明の第１の態様の電界効果型トランジスタの製造方法を説明したが、実施形態１～７の製造方法を組み合わせて、半導体層のチャンネル部位の抵抗を増加させ、且つソース部位・ドレイン部位の抵抗を低減させることにより電界効果型トランジスタを製造してもよい。

　本発明の第１の態様の電界効果型トランジスタは、表示装置に好適に用いることができる。具体的には表示装置の表示素子の電極に、本発明の第１の態様の電界効果型トランジスタの半導体層のソース部位又はドレイン部位を電気的に接続させる。上記表示素子は、好ましくはエレクトロルミネッセンス素子、又は液晶セルである表示素子である。
　本発明の第１の態様の表示装置は、好ましくは基板上にこれら表示素子及び本発明の第１の態様の電界効果型トランジスタが二次元的に複数配されている。

　図９は本発明の第１の態様の電界効果型トランジスタの利用例を示す概略断面図である。図９において、電界効果型トランジスタの出力端子であるドレインに、有機又は無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極が接続している。

　基体１１１上に、酸化物膜（チャンネル層）１１２と、ソース電極１１３と、ドレイン電極１１４とゲート絶縁膜１１５と、ゲート電極１１６から構成される電界効果トランジスタを形成する。そして、ドレイン電極１１４に、層間絶縁膜１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に酸化物膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。従って、これを電界効果トランジスタのゲート電極１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。

　図１０は本発明の第１の態様の電界効果型トランジスタの他の利用例を示す概略断面図である。
　ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１及び１２２、電極１１８、電極２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。従ってこれをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。

　上述の２つの実施形態において、電界効果型トランジスタとしては、トップゲートのコプレナー型の構成で代表させたが、本実施形態は必ずしも本構成に限定されるものではない。例えば、電界効果型トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、スタガ型等他の構成も可能である。

　また、上述の２つの実施形態においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、電界効果型トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。

　さらに、上述の２実施形態においては、表示素子に接続される電界効果型トランジスタをひとつだけ図示したが、本発明の第１の態様の表示装置は必ずしも本構成に限定されるものではない。例えば、図中に示した電界効果型トランジスタがさらに別の電界効果型トランジスタに接続されていてもよく、図中の電界効果型トランジスタはそれら電界効果型トランジスタによる回路の最終段であればよい。

　ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明である必要がある。

　さらに本発明の第１の態様の電界効果型トランジスタでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板等低耐熱性基体の上にも、かかる表示素子を設けることができる。

　図１１は本発明の第１の態様の電界効果型トランジスタの他の実施形態の概略断面図である。具体的には、図１１はＥＬ素子（ここでは有機ＥＬ素子）と電界効果型トランジスタを含む画素を二次元状に配置した表示装置の概略断面図である。

　図１１において、１８１は有機ＥＬ層１８４を駆動するトランジスタであり、１８２は画素を選択するトランジスタである。また、コンデンサ１８３は選択された状態を保持するためのものであり、共通電極線１８７とトランジスタ１８２のソース部分との間に電荷を蓄え、トランジスタ１８１のゲートの信号を保持している。画素選択は走査電極線１８５と信号電極線１８６により決定される。

　画像信号がドライバ回路（図示せず）から走査電極１８５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（図示せず）から信号電極１８６を通してやはりパスル信号でトランジスタ１８２へと印加されて画素が選択される。そのときトランジスタ１８２がＯＮとなり信号電極線１８６とトランジスタ１８２のソースの間にあるコンデンサ１８３に電荷が蓄積される。これによりトランジスタ１８１のゲート電圧が所望の電圧に保持されトランジスタ１８１はＯＮになる。この状態は次の信号を受け取るまで保持される。トランジスタ１８１がＯＮである状態の間、有機ＥＬ層１８４には電圧、電流が供給され続け発光が維持されることになる。

　図１１では、１画素にトランジスタ２ヶコンデンサー１ヶの構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本発明の第１の態様の電界効果トランジスタを用いることにより、有効なＥＬ素子が得られる。

　以下、図１０の電界効果型トランジスタを用いた表示素子について説明する。この電界効果型トランジスタにおいて、ドレイン電極をなすＩｎ_２Ｏ_３－ＺｎＯ膜の島の短辺を１００μｍまで延長し、延長された９０μｍの部分を残し、ソース電極及びゲート電極への配線を確保した上で、ＴＦＴを絶縁層で被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。一方で、同じくガラス基板上に透明導電膜であるＩｎ_２Ｏ_３－ＺｎＯ膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、上記電界効果型トランジスタを形成した基板と５μｍの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、電界効果型トランジスタのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたＩｎ_２Ｏ_３－ＺｎＯ膜の島の一部である３０μｍ×９０μｍの領域のみ、光透過率が変化する。またその透過率は、電界効果型トランジスタがオン状態となるゲート電圧の下ではソース－ドレイン間電圧によっても連続的に変化させることができる。かようにして、図１０に対応した、液晶セルを表示素子とする表示素子を作成する。

　ＴＦＴを形成する基板として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示素子の場合、本電界効果型トランジスタによって延長されたドレイン電極と上部のＩｎ_２Ｏ_３－ＺｎＯ膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。

　また、電界効果型トランジスタを複数隣接して形成して、たとえば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図９のＴＦＴとして、ＥＬ素子を駆動することもできる。たとえば、上述のＩｎ_２Ｏ_３－ＺｎＯ膜をドレイン電極とする電界効果型トランジスタを用いる。そして、ドレイン電極から延長されたＩｎ_２Ｏ_３－ＺｎＯ膜の島の一部である３０μｍ×９０μｍの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示素子を形成することができる。

　上記表示素子と電界効果型トランジスタを二次元に配列させる。たとえば、上記液晶セル、ＥＬ素子等の表示素子と、電界効果型トランジスタとを含めて約３０μｍ×１１５μｍの面積を占める画素を、短辺方向に４０μｍピッチ、長辺方向に１２０μｍピッチでそれぞれ７４２５×１７９０個方形配列する。そして、長辺方向に７４２５個の電界効果型トランジスタのゲート電極を貫くゲート配線を１７９０本、１７９０個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から５μｍはみ出した部分を短辺方向に貫く信号配線を７４２５本設ける。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせＲＧＢが長辺方向に反復するカラーフィルタを表面に設ければ、約２１１ｐｐｉでＡ４サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。

　また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２つの電界効果型トランジスタのうち第一電界効果型トランジスタのゲート電極をゲート線に配線し、第二電界効果型トランジスタのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にＲＧＢで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
　ここで、アクティブマトリクスを駆動するドライバ回路は、画素の電界効果型トランジスタと同じ本実施形態のＴＦＴを用いて構成しても良いし、既存のＩＣチップを用いても良い。

　以下、本発明の第２の態様について詳細に説明する。
　本発明の第２の態様の半導体装置は、非縮退半導体である酸化物半導体が、縮退半導体である酸化物半導体を介して導電体と接続している構造を有することを特徴とする。
　上記構造の例としては、電界効果型トランジスタにおけるチャンネル層（酸化物半導体）とソース・ドレイン電極（導電体）の接続や、抵抗変化型メモリの高抵抗層と低抵抗層が挙げられる。
　接続部に本発明の第２の態様の構造を採用することにより、接続部の抵抗やキャリア注入性を制御でき、特性のよい半導体装置を作製することが可能となる。

　本発明の第２の態様において、非縮退半導体である酸化物半導体とは、伝導率の温度特性が熱活性型を示し、温度依存性が大きなものをいう。
　一方、縮退半導体である酸化物半導体とは、移動度あるいは伝導率の温度特性が熱活性型を示さず、温度依存性が小さいものをいう。
　酸化物半導体が、非縮退半導体であるか縮退半導体であるかは、移動度又は電気伝導率の温度依存性を測定することで判断できる。本発明の第２の態様では、移動度又は伝導率の温度依存性から求めた活性化エネルギーが２５ｍｅＶ以上のものを非縮退半導体とし、２５ｍｅＶ未満のものを縮退半導体とする。
　ここで、活性化エネルギーとは、電気伝導率のアレニウスプロットから求めた酸化物半導体膜の活性化エネルギーのことである。

　酸化物半導体は、所定の組成比を満たす複合酸化物からなる。酸化物半導体は、例えば、複合酸化物ターゲットを使用してスパッタリングにより薄膜とすることで作製できる。
　複合酸化物ターゲットは、例えば、酸化インジウム等の酸化物を、所定の元素比率で含む混合粉体を原料とする。原料粉体をボールミル等で微粉体化した後、ターゲット状に成形し焼成することによって作製できる。詳細については後述する電界効果型トランジスタの例で説明する。

　非縮退半導体と縮退半導体の作り分けは、例えば、下記の方法が挙げられる。
（１）非縮退半導体と縮退半導体とで、組成又は組成比を変える方法
（２）成膜時に酸素分圧を調整する方法
（３）イオン注入する方法
　上記（１）の方法を用いることにより、チャンネル部の組成が後述する領域１，２又は３の組成である場合に非縮退半導体とさせやすくできる。上記（２）の方法を用いることにより、成膜時の酸素分圧を１０^－２Ｐａ以下とした場合に非縮退半導体とさせやすくできる。上記（３）の方法を用いることにより、１×１０^１５（１／ｃｍ^２）以上の水素イオン照射を行うと非縮退半導体とさせやすくできる。
　また、本発明の第１の態様の高抵抗化の方法を用い、非縮退半導体としたり、あるいは低抵抗化の方法を用い縮退半導体としてもよい。

　これらのうち、（１）あるいは（２）の方法が好ましく、（１）の方法が特に好ましい。この方法では安定性の高い半導体を作製しやすい。作製時の酸素分圧やイオン注入等の方法で作製すると、化学量論比から大きくずれているため安定性が損なわれるおそれがある。

　本発明の第２の態様において、導電体は特に制限なく、半導体装置の電極や配線等に使用される金属、合金、具体的には、Ｔｉ，Ｐｔ，Ｃｒ，Ｗ，Ａｌ，Ｎｉ，Ｃｕ，Ｍｏ，Ｔａ，Ａｕ，Ｎｂ及びそれらを含む合金や積層体等を使用することができる。
　以下、本発明の第２の態様の半導体装置の具体例として、電界効果型トランジスタの例について説明する。

　本発明の第２の態様の電界効果型トランジスタは、酸化物半導体からなるチャンネル部と、チャンネル部と組成の異なる酸化物半導体からなるソース部及びドレイン部を含む。そして、チャンネル部がソース部及びドレイン部を介して、ソース電極及びドレイン電極と接続していることを特徴とする。
　図１２は、本発明の第２の態様の一実施形態の電界効果型トランジスタの概略断面図である。
　電界効果型トランジスタ００１では、基板０１０上に、ゲート電極０１１がストライプ状に形成されている。このゲート電極０１１を覆うようにゲート絶縁膜０１２を有し、このゲート絶縁膜０１２上であって、かつ、ゲート電極０１２上にチャンネル部０２１が形成されている。
　チャンネル部０２１の両端に、ゲート電極０１２と直交する方向にソース部・ドレイン部０２２が形成されている。ソース部・ドレイン部０２２上にソース電極・ドレイン電極０１３が形成されている。

　本実施形態では、チャンネル部０２１、ソース部・ドレイン部０２２が酸化物半導体０２０である。そして、チャンネル部０２１が非縮退半導体からなり、ソース部・ドレイン部０２２が縮退半導体からなる。チャンネル部０２１は、導電体であるソース電極・ドレイン電極０１３に、ソース部・ドレイン部０２２を介して接続している。
　このような構造とすることにより、酸化物半導体と、ソース電極又はドレイン電極間の有効Ｓ／Ｄ直列抵抗を低くでき、また、酸化物半導体へのドレイン集中を抑制できる。

　本発明の第２の態様のトランジスタでは、チャンネル部が非縮退半導体であり、前記ソース部及びドレイン部の少なくとも一方が縮退半導体である。チャンネル部が非縮退半導体でないと、トランジスタとした際オフ電流が高くなったり、ノーマリーオンとなるおそれがある。また、ソース部及びドレイン部が縮退半導体でないと、トランジスタとした際、電極との接触抵抗が大きくなり、移動度やオンオフ比が低下したり、閾値電圧が大きくなる等、トランジスタ特性が劣化するおそれがある。
　本発明の第２の態様では、チャンネル部を構成する酸化物半導体の組成と、ソース部及びドレイン部を構成する酸化物半導体の組成が異なることが好ましい。

　チャンネル部を構成する酸化物半導体の活性化エネルギーは３０ｍｅＶ以上が好ましく、４０ｍｅＶ以上がより好ましく、５０ｍｅＶ以上がさらに好ましく、１００ｍｅＶ以上が特に好ましい。３０ｍｅＶより小さいと、オフ電流が高くなったり、ノーマリーオンとなるおそれがある。
　ソース部あるいは／及びドレイン部を構成する酸化物半導体の活性化エネルギーは２０ｍｅＶ未満が好ましく、１０ｍｅＶ未満がより好ましく、５ｍｅＶ未満が特に好ましい。２０ｍｅＶ以上だと、有効Ｓ／Ｄ直列抵抗が大きくなり、移動度やオンオフ比が低下したり、閾値電圧が大きくなる等、トランジスタ特性が劣化するおそれがある。

　尚、本発明の第２の態様の電界効果型トランジスタの構成は、図１２に示した電界効果型トランジスタ００１に限られない。例えば、以下の図１３～図１５に示す構成が挙げられる。
　図１３は、本発明の第２の態様の他の実施形態の電界効果型トランジスタの概略断面図である。電界効果型トランジスタ００２は、チャンネル部０２１の上部であって、ソース部とドレイン部の間の間隙部に、エッチングストッパー（保護膜）０１４を積層した構成をしている。その他は上記電界効果型トランジスタ００１と同様である。
　エッチングストッパー０１４を形成することにより、外部の雰囲気による特性の変化が抑制できる。

　図１４は、トップゲート型の電界効果型トランジスタの例を示す概略断面図である。
　電界効果型トランジスタ００３では、基板０１０上に保護膜０１５を有し、その上にソース電極・ドレイン電極０１３が形成されている。ソース電極・ドレイン電極０１３上に、ソース部・ドレイン部０２２が積層されている。さらに、ソース部・ドレイン部０２２上、及びこれらの間隙部にチャンネル部０２１が形成され、チャンネル部０２１にゲート絶縁膜０１２が形成されている。ゲート絶縁膜０１２上であって、ソース電極・ドレイン電極０１３の間隙部に相当する箇所にゲート電極０１１がある。

　図１５は、トップゲート型の電界効果型トランジスタの例を示す概略断面図である。電界効果型トランジスタ００４は、コプラナー構造のトランジスタであって、チャンネル部とソース部・ドレイン部が同一平面上にある。具体的に、基板０１０の保護膜０１５上に、ソース部・ドレイン部０２２を、間隙を設けて形成し、その間隙にチャンネル部０２１を形成している。チャンネル部０２１及びソース部・ドレイン部０２２上に、ゲート絶縁膜０１２及び保護膜０１４をこの順に積層し、これらを貫通するコンタクトホールを介して、ソース部・ドレイン部０２２とソース電極・ドレイン電極０１３を接続している。

　尚、上記の各実施形態のトランジスタは、ソース部及びドレイン部をともに有するが、本発明では、ソース部及びドレイン部の少なくとも１つあればよい。
　但し、ソース部及びドレイン部がともにある方が好ましい。
　また、ソース部とドレイン部を形成する酸化物半導体の組成は同一でも異なっていてもよい。
　図１５に示したトランジスタ００４のように、ソース部及びドレイン部がチャンネル部と並立していてもよく、図１２～１４のように積層していてもよい。ソース部及びドレイン部がチャンネル部の上又は下に積層されていることが好ましい。積層構造でない場合、チャンネル部をソース部及びドレイン部に精度よく接続することが難しいおそれがある。

　以下、本発明の第２の態様の電界効果型トランジスタを構成部材について説明する。
１．基板
　特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
　基板や基材の厚さは０．１～１０ｍｍが一般的であり、０．３～５ｍｍが好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。
　透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。

２．酸化物半導体
　酸化物半導体は、所定の組成比を満たす複合酸化物からなる。酸化物半導体（チャンネル部、ソース部及びドレイン部）は、例えば、複合酸化物ターゲットを使用して作製できる。
　複合酸化物ターゲットは、例えば、酸化インジウム、酸化亜鉛及び元素Ｘの酸化物を、後述する元素比率を満たすように含む混合粉体を原料とする。原料粉体をボールミル等で微粉体化した後、ターゲット状に成形し焼成することによって作製できる。
　尚、使用する原料粉体の一部は、ターゲットの端材や使用済みターゲット等の高純度酸化インジウム含有スクラップから回収して作製したものであってもよい。特に、ＩＴＯターゲットから回収した酸化インジウムは不純物としてＳｎ（錫）を適度に含んでおり好ましい。酸化インジウムの回収は特開２００２－０６９５４４号に記載の方法等、公知の方法を用いることができる。

　元素Ｘとしては、Ｇａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂから選ばれた元素であることが好ましく、特に、Ｇａ、Ａｌ、Ｚｒ、Ｈｆ、Ｃｕが好ましく、さらに、Ｇａ、Ａｌ、Ｚｒが特に好ましい。
　尚、元素ＸがＺｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｖ及びＮｂであると、特に外観のよく抗折力の高いターゲットを製造しやすい。

　各原料粉の純度は、通常９９．９％（３Ｎ）以上、好ましくは９９．９９％（４Ｎ）以上、さらに好ましくは９９．９９５％以上、特に好ましくは９９．９９９％（５Ｎ）以上である。各原料粉の純度が９９．９％（３Ｎ）未満だと、不純物により半導体特性が低下したり、色むらや斑点等の外観上の不良が発生したり、信頼性が低下する等のおそれがある。
　原料粉について、酸化インジウム粉の比表面積を８～１０ｍ^２／ｇ、酸化亜鉛粉の比表面積を２～４ｍ^２／ｇ、元素Ｘの酸化物の比表面積を８～１０ｍ^２／ｇとすることが好ましい。又は、酸化インジウム粉のメジアン径を０．２～２μｍ、酸化亜鉛粉のメジアン径を０．８～１．６μｍとすることが好ましい。

　混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より１．５～２．５ｍ^２／ｇ増加する程度か、又は粉砕後の平均メジアン径が０．６～１μｍとなる程度に粉砕することが好ましい。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。
　尚、原料混合粉体の比表面積の増加分が１．０ｍ^２／ｇ未満又は粉砕後の原料混合粉の平均メジアン径が１μｍを超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の増加分が３．０ｍ^２／ｇを超える場合又は粉砕後の平均メジアン径が０．６μｍ未満にすると、粉砕時の粉砕器機等からのコンタミ（不純物混入量）が増加する場合がある。

　ここで、各粉体の比表面積はＢＥＴ法で測定した値である。各粉体の粒度分布のメジアン径は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
　粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧が採用できる。

　次いで、得られた成形物を焼結して焼結体を得る。焼結は、１３５０～１６００℃で２～２０時間焼結することが好ましい。１３５０℃未満では、密度が向上せず、また、１６００℃を超えると亜鉛が蒸散し、焼結体の組成が変化したり、蒸散により焼結体中にボイド（空隙）が発生したりする場合がある。
　また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより亜鉛の蒸散を抑えることができ、ボイド（空隙）のない焼結体が得られる。

　このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。
　酸化物焼結体は、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さＲａを５μｍ以下とする。さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、すでに知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。

　得られたターゲットをバッキングプレートへボンディングすることにより、各種成膜装置に装着して使用できる。成膜法としては、例えば、スパッタリング法、ＰＬＤ（パルスレーザーディポジション）法、真空蒸着法、イオンプレーティング法等が挙げられる。
　尚、ターゲットの清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。

　エアーブローや流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数２５～３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５～３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのがよい。

　酸化物焼結体中における各化合物の粒径は、それぞれ２０μｍ以下が好ましく、１０μｍ以下がさらに好ましく、５μｍ以下が特に好ましい。尚、粒径は電子プローブマイクロアナライザ（ＥＰＭＡ）で測定した平均粒径である。結晶粒径は、例えば、原料である酸化インジウム、Ｘ元素の酸化物、酸化亜鉛の各粉体の配合比や原料粉体の粒径、純度、昇温時間、焼結温度、焼結時間、焼結雰囲気、降温時間を調製することにより得られる。化合物の粒径が２０μｍより大きいとスパッタ時にノジュールが発生するおそれがある。

　ターゲットの密度は、理論密度の９５％以上が好ましく、９８％以上がより好ましく、９９％以上が特に好ましい。ターゲットの密度が９５％より小さいと強度が不十分となり成膜時にターゲットが破損するおそれがある。また、トランジスタを作製した際に性能が不均一になるおそれがある。
　ここで、ターゲットの理論相対密度は、各酸化物の比重（例えば、ＺｎＯは５．６６ｇ／ｃｍ^３、Ｉｎ_２Ｏ_３は７．１２ｇ／ｃｍ^３、ＺｒＯ_２は５．９８ｇ／ｃｍ^３）とその量比から密度を計算し、アルキメデス法で測定した密度との比率を計算して理論相対密度とする。

　ターゲットのバルク抵抗は、２０ｍΩ以下が好ましく、１０ｍΩ以下がより好ましく、５ｍΩ以下が特に好ましい。２０ｍΩより大きいとＤＣスパッタでの成膜時にターゲットが破損するおそれがある。また、異常放電によりスパークが発生し、ターゲットが割れたり、スパークにより飛び出した粒子が成膜基板に付着し、酸化物半導体膜としての性能を低下させたりする場合がある。また、放電時にターゲットが割れるおそれもある。
　尚、バルク抵抗は抵抗率計を使用し、四探針法により測定した値である。

　本発明の第２の態様のターゲットの抗折力は、８ｋｇ／ｍｍ^２以上であることが好ましく、１０ｋｇ／ｍｍ^２以上であることがより好ましく、１２ｋｇ／ｍｍ^２以上であることが特に好ましい。ターゲットの運搬、取り付け時に荷重がかかり、ターゲットが破損するおそれがあるという理由で、ターゲットには、一定以上の抗折力が要求され、８ｋｇ／ｍｍ^２未満では、ターゲットとしての使用に耐えられないおそれがある。ターゲットの抗折力は、ＪＩＳ　Ｒ　１６０１に準じて測定することができる。

　本発明の第２の態様においては、酸化物半導体を非縮退半導体と縮退半導体に作り分ける必要がある。上述したとおり、作り分けには、非縮退半導体と縮退半導体とで、組成又は組成比を変える方法が好ましい。

　上記の方法では、例えば、チャンネル部、ソース部及びドレイン部がＩｎを含む酸化物であることが好ましく、また、チャンネル部の酸素を除く全元素中のＩｎの割合が、ソース部及びドレイン部の酸素を除く全元素中のＩｎの割合より小さくすることが好ましい。
　チャンネル部、ソース部及びドレイン部がＩｎを含む酸化物であると、チャンネル部とソース部及びドレイン部が類似の電子構造を持ち接触面で抵抗が発生することを防ぎやすい。チャンネル部、ソース部及びドレイン部は、酸素を除く全元素中のうち、Ｉｎを２０原子％以上含んでいることが好ましく、３０原子％以上含んでいることがより好ましい。２０原子％未満だとトランジスタの移動度が低下するおそれがある。

　また、Ｉｎの含有量が多いと酸素欠損によるキャリアが生成しやすく、縮退半導体となりやすい。チャンネル部の酸素を除く全元素中のＩｎの割合が、ソース部及びドレイン部の酸素を除く全元素中のＩｎの割合以上であると、チャンネル部も縮退半導体になり、トランジスタのオフ電流が高くなったり、ノーマリーオンとなるおそれがある。

　酸素、水素及び重水素を除いた組成あるいは組成比が異なることが好ましい。酸素、水素及び重水素は含有量がほぼ同一であることが好ましい。酸素、水素及び重水素の含有量が異なると熱履歴を受けた際に、二層間で酸素、水素及び重水素が移動して特性が変化するおそれがある。
　尚、ソース部とドレイン部の組成は同一でも異なっていてもよい。

　また、チャンネル部、ソース部及びドレイン部がＩｎ、Ｚｎ、元素Ｘを含む酸化物であり、チャンネル部の酸素を除く全元素中のＸの割合が、ソース部及びドレイン部の全元素中のＸの割合より大きいことが好ましい。
　Ｘの割合が少ないと酸素欠損によるキャリアが生成しやすく、縮退半導体となりやすい。チャンネル部の酸素を除く全元素中のＸの割合が、ソース部及びドレイン部の全元素中のＸの割合より少ないと、チャンネル部も縮退半導体になり、トランジスタのオフ電流が高くなったり、ノーマリーオンとなるおそれがある。

　チャンネル部、ソース部及びドレイン部が、Ｉｎ、Ｚｎ、元素Ｘを含む酸化物であり、チャンネル部の組成が、下記の領域１、領域２及び領域３のいずれかの原子比を満たし、ソース部及びドレイン部が、下記の領域４の原子比を満たすことが好ましい。
　本発明の第２の態様における酸化物半導体の好ましい組成領域を図１６に示す。尚、図１６中の点は後述する実施例における酸化物半導体の組成を示している。

領域１
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２０～０．５５
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
領域２
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．３５
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．１０～０．４５
領域３
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．９０～１．００
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
領域４
　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．４５
　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０～０．１０

　領域１～３のうちでは、領域１あるいは領域３が好ましく、領域１が特に好が好ましい。領域１、３では、オフ電流が低くオンオフ比が高くなり良好である。
　領域１において、Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．２５～０．４５であることがより好ましい。Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）が０．２０より小さいと移動度が低下するおそれがある。０．５５より大きいとオフ電流が大きくなったり、ノーマリーオンとなるおそれがある。
　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）が０．８０より大きいと、移動度が低下したり、耐薬品性が低下するおそれがある。
　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）が０．８０より大きいと、移動度が低下したり、Ｓ値が大きくなったり、エッチングレートが低下するおそれがある。

　領域４において、Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．５７～０．８５がより好ましく、０．６～０．８がさらに好ましい。
　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．１５～０．４３がより好ましく、０．２０～０．４０がさらに好ましい。
　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．０１～０．０９がより好ましく、０．０２～０．０８がさらに好ましい。

　本発明の第２の態様において、チャンネル部がＩｎ、Ｚｎ及び元素Ｘを含む酸化物であり、ソース部及びドレイン部がＩｎ、Ｚｎ及び元素Ｙを含む酸化物であり、元素Ｘ、元素Ｙが、Ｇａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ｓｎから選ばれた元素であり、元素Ｘと元素Ｙが異なっていてもよい。
　尚、元素Ｘは、それぞれＧａ、Ａｌ、Ｚｒ、Ｈｆ、Ｃｕがより好ましく、Ｇａ、Ａｌ、Ｚｒが特に好ましい。
　元素Ｙは、Ｇａ、Ａｌ、Ｚｒ、Ｈｆ、Ｃｕ、Ｓｎがより好ましく、Ｇａ、Ａｌ、Ｚｒが特に好ましい。
　このように、元素Ｘと元素Ｙが異なることで、エッチング選択比等特性を調整することができる。

　ソース部及びドレイン部と、チャンネル部のエッチング選択比は５以上であることが好ましく、１０以上がより好ましい。５より小さいと、ソース部・ドレイン部をエッチングした際にチャンネル部までエッチングされるためチャンネル部の膜厚を厚くする必要がでるおそれがある。
　尚、エッチング選択比は、３０℃のＰＡＮエッチング液でエッチィングした際のエッチング速度から計算した値である。
　従来のａ－Ｓｉのチャンネルエッチング型の製造プロセスでは、チャンネル部（ａ－Ｓｉ）とソース部及びドレイン部（ｎ＋ａ－Ｓｉ、Ｐをドープしたａ－Ｓｉ）のエッチング選択比が３程度でしかなく、チャンネル部の厚みを３００ｎｍ程度にする必要があった。しかし、本発明の第２の態様では組成あるいは組成比を変えることでチャンネル部とソース部及びドレイン部のエッチング選択比を大きくすることができ、チャンネルエッチング型の製造プロセスでもチャンネル部の厚みを薄くすることが可能となり、高い生産性と良好なトランジスタの特性の両立させることも可能となる。

　チャンネル部は、インジウムと１種以上の正二価元素を含む結晶質酸化物であってもよい。正二価元素としては、Ｚｎ、Ｃｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｍｇ、Ｃａ又はＳｒが好ましく、Ｚｎ、Ｃｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｍｇが特に好ましい。
　結晶質酸化物は、単結晶でも多結晶でも微結晶でも構わないが、多結晶が好ましい。
　結晶質酸化物はＩｎ_２Ｏ_３のビックスバイト構造をとることが好ましい。また、正三価元素、正四価元素を含んでいてもよい。

　本発明の第２の態様において、チャンネル部は非晶質であっても、結晶質でもよい。また、非晶質は微結晶を含んでいてもよい。
　ソース部及びドレイン部は、非晶質でも、結晶質でも構わないが、非晶質を含むことが好ましい。非晶質を含まないと仕事関数が小さくなり電極との接触抵抗が大きくなるおそれがある。
　チャンネル部と、ソース部及びドレイン部の一方が非晶質で、一方が結晶質であるとエッチング選択比が大きくなり好ましい。チャンネル部が結晶質、ソース部及びドレイン部が非晶質であるとエッチング選択比が大きく、接触抵抗が大きくなるおそれがなく特に好ましい。結晶質、非晶質はＸＲＤで確認できる。微結晶を含んでいることは断面ＴＥＭで確認できる。

　チャンネル部の比抵抗は、１０^－１～１０^９Ωｃｍ、ソース部及びドレイン部の比抵抗が１０^－５～１０^－１Ωｃｍであることが好ましい。より好ましくは、チャンネル部の比抵抗が１０^１～１０^８Ωｃｍ、ソース部及びドレイン部の比抵抗が５×１０^－５～５×１０^－１Ωｃｍである。特に好ましくは、チャンネル部の比抵抗が１０^２～１０^７Ωｃｍ、ソース部及びドレイン部の比抵抗が１０^－４～１０^－２Ωｃｍである。チャンネル部の比抵抗が１０^－１Ωｃｍより小さいとオフ電流が大きくなるおそれがある。１０^９Ωｃｍより大きいと移動度が小さくなったり閾値電圧が高くなるおそれがある。ソース部及びドレイン部の比抵抗が、１０^－５Ωｃｍより小さいとチャンネル部とソース部及びドレイン部の間に接触抵抗が生じるおそれがある。１０^－１Ωｃｍより大きいと接触抵抗が大きくなるおそれがある。

　チャンネル部のキャリア密度は１０^１２～１０^１８ｃｍ^－３、ソース部及びドレイン部のキャリア密度が１０^１８ｃｍ^－３～１０^２１ｃｍ^－３であることが好ましい。チャンネル部のキャリア密度は２×１０^１７ｃｍ^－３未満がより好ましい。ソース部及びドレイン部のキャリア密度は、２×１０^１８ｃｍ^－３～１０^２１ｃｍ^－３であることがより好ましく、４×１０^１８ｃｍ^－３～１０^２１ｃｍ^－３であることが特に好ましい。チャンネル部のキャリア密度が１０^１８ｃｍ^－３より大きいとオフ電流が高くなったり、ノーマリーオンとなるおそれがある。１０^１２ｃｍ^－３より小さいと移動度が低下するおそれがある。ソース部及びドレイン部のキャリア密度が１０^１８ｃｍ^－３より小さいと接触抵抗が大きくなりトランジスタ特性が低下するおそれがある。１０^２１ｃｍ^－３より大きいとチャンネル部とソース部及びドレイン部との接合面に接触抵抗が生じるおそれがある。

　ソース部及びドレイン部の仕事関数あるいは電子親和力が３．０～６．０Ｖであることが好ましい。仕事関数は、光電効果等により測定できる。上記範囲外だと電極との接触抵抗が大きくなるおそれがある。
　通常、有効Ｓ／Ｄ直列抵抗は、ソースあるいはドレインコンタクト抵抗とコンタクトとコンダクション・チャンネル間のアクセス領域に関連するバルク抵抗の合計をいい、トランジスタの特性に大きな影響を与える。特に半導体層の厚みが増大すると有効Ｓ／Ｄ直列抵抗の影響が大きい。尚、本発明の第２の態様で、有効Ｓ／Ｄ直列抵抗が低減される理由は、電極とのコンタクトが改善されコンタクト抵抗が低減されたり、バルク抵抗が低減するためと思われる。

　チャンネル部のバンドギャップは２．０～６．０ｅＶであることが好ましく、特に、２．８～５．０ｅＶがより好ましい。バンドギャップは、２．０ｅＶより小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、６．０ｅＶより大きいとキャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれがある。

　チャンネル部の表面粗さ（ＲＭＳ）は、１ｎｍ以下が好ましく、０．６ｎｍ以下がさらに好ましく、０．３ｎｍ以下が特に好ましい。１ｎｍより大きいと、移動度が低下するおそれがある。
　チャンネル部は、酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持している非晶質膜であることが好ましい。酸化インジウムを含む非晶質膜が酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持しているかどうかは、高輝度のシンクロトロン放射等を用いた微小角入射Ｘ線散乱（ＧＩＸＳ）によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ－Ｘ（Ｘは，Ｉｎ，Ｚｎ）を表すピークが０．３０から０．３６ｎｍの間にあることで確認できる。詳細については、下記の文献を参照すればよい。
　Ｆ．Ｕｔｓｕｎｏ，　ｅｔ　ａｌ．，Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ，Ｖｏｌｕｍｅ　４９６，　２００６，　Ｐａｇｅｓ　９５－９８

　さらに、原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合に、Ａ／Ｂ＞０．７０の関係を満たすことが好ましく、Ａ／Ｂ＞０．８５がより好ましく、Ａ／Ｂ＞１がさらに好ましく、Ａ／Ｂ＞１．２が特に好ましい。Ａ／Ｂが０．７０以下だと、酸化物半導体をトランジスタのチャンネル部として用いた場合、移動度が低下したり、閾値やＳ値が大きくなりすぎるおそれがある。Ａ／Ｂが小さいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
　また、Ｉｎ－Ｉｎの平均結合距離が０．３００～０．３２２ｎｍであることが好ましく、０．３１０～０．３２０ｎｍであることが特に好ましい。Ｉｎ－Ｉｎの平均結合距離はＸ線吸収分光法により求めることができる。Ｘ線吸収分光法による測定では、立ち上がりから数百ｅＶも高いエネルギーのところまで広がったＸ線吸収広域微細構造（ＥＸＡＦＳ）を示す。ＥＸＡＦＳは励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。ＥＸＡＦＳをフーリエ変換することで動径分布関数（ＲＤＦ）が得られる。ＲＤＦのピークから平均結合距離を見積もることができる。

　本発明の第２の態様では、チャンネル部が非晶質膜であり、非局在準位のエネルギー幅（Ｅ_０）が１４ｍｅＶ以下であることが好ましい。チャンネル部の非局在準位のエネルギー幅（Ｅ_０）は１０ｍｅＶ以下がより好ましく、８ｍｅＶ以下がさらに好ましく６ｍｅＶ以下が特に好ましい。
　非局在準位のエネルギー幅（Ｅ_０）が１４ｍｅＶより大きいと、酸化物半導体をトランジスタのチャンネル部として用いた場合、移動度が低下したり、閾値やＳ値が大きくなりすぎるおそれがある。チャンネル部の非局在準位のエネルギー幅（Ｅ_０）が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。

　チャンネル部の膜厚は、通常１～５００ｎｍ、好ましくは５～２００ｎｍ、より好ましくは１０～１５０ｎｍ、特に好ましくは２０～１２０ｎｍである。１ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと移動度が低下するおそれがあり、また成膜時間が長くなり工業的に採用できない。また、２０～１２０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。

　ソース部又はドレイン部の膜厚は、通常１～３００ｎｍ、好ましくは３～１５０ｎｍ、より好ましくは５～１００ｎｍ、特に好ましくは１０～８０ｎｍである。１ｎｍより薄いと有効Ｓ／Ｄ直列抵抗が高くなるおそれがある。一方、３００ｎｍより厚いと移動度が低下するおそれがある。

３．チャンネル部の保護層
　電界効果型トランジスタは、チャンネル部の保護層があることが好ましい。チャンネル部の保護層が無いと、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなったり、閾値電圧が負になるおそれがある。また、大気下でも湿度等周囲の影響を受け、閾値電圧等のトランジスタ特性のばらつきが大きくなるおそれがある。保護膜はエッチングストッパーを兼ねていてもよい。
　保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いるのが好ましく、より好ましくはＳｉＯ_２，ＳｉＮｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３であり、特に好ましくはＳｉＯ_２，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３等の酸化物である。これらの酸化物の酸素数や窒化物の窒素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯｘでもよく、ＳｉＮでもＳｉＮｘでもよい。ｘは０．１より大きく１０より小さい。）。また、ＳｉＮｘは水素元素を含んでいても良い。

　このような保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
　また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下したり、閾値電圧やＳ値が大きくなりすぎるおそれがある。
　チャンネル部の保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないとチャンネル部中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
　また、チャンネル部の保護層は、ポリ（４－ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、保護層は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。

４．ゲート絶縁膜
　ゲート絶縁膜を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いるのが好ましく、より好ましくはＳｉＯ_２，ＳｉＮｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３である。これらの酸化物の酸素数や窒化物の窒素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯｘでもよく、ＳｉＮでもＳｉＮｘでもよい。ｘは０．１より大きく１０より小さい。）。また、ＳｉＮｘは水素元素を含んでいても良い。
　このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
　また、ゲート絶縁膜は、ポリ（４－ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。

５．電極
　ゲート電極、ソ－ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、Ｔｉ，Ｐｔ，Ｃｒ，Ｗ，Ａｌ，Ｎｉ，Ｃｕ，Ｍｏ，Ｔａ，Ａｕ，Ｎｂ及びそれらを含む合金から選ばれるもの等、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
　また、これらを２層以上積層してもよい。これにより接触抵抗を低減したり、界面強度を向上させることが好ましい。

　ソース部とソース電極、及び／又はドレイン部とドレイン電極のコンタクト抵抗（Ｒ_ＳＤＷ）は、１８０Ωｃｍ以下が好ましく、１００Ωｃｍ以下がより好ましく、５０Ωｃｍ以下がさらに好ましく、２０Ωｃｍ以下が特に好ましい。２００Ωｃｍより大きいと移動度やオンオフ比が低下し、Ｓ値や閾値電圧が高くなるおそれがある。コンタクト抵抗（Ｒ_ＳＤＷ）は非特許文献２等に記載の方法で測定できる。

　本発明の第２の態様の電界効果トランジスタでは、移動度は１ｃｍ^２／Ｖｓ以上が好ましく、３ｃｍ^２／Ｖｓ以上がより好ましく、８ｃｍ^２／Ｖｓ以上が特に好ましい。１ｃｍ^２／Ｖｓより小さいとスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。
　オンオフ比は、１０^６以上が好ましく、１０^７以上がより好ましく、１０^８以上が特に好ましい。
　オフ電流は、２ｐＡ以下が好ましく、１ｐＡ以下がより好ましい。オフ電流が２ｐＡより大きいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなったり、画面の均一性が悪くなるおそれがある。
　ゲートリーク電流は１ｐＡ以下が好ましい。１ｐＡより大きいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなるおそれがある。

　閾値電圧は、通常－２～１０Ｖであるが、－１～４Ｖが好ましく、－０．５～３Ｖがより好ましく、０～２Ｖが特に好ましい。－２Ｖより小さいとノーマリーオンとなり、オフ時に電圧をかける必要になり消費電力が大きくなるおそれがある。１０Ｖより大きいと駆動電圧が大きくなり消費電力が大きくなったり、高い移動度が必要となるおそれがある。
　また、Ｓ値は０．８Ｖ／ｄｅｃ以下が好ましく、０．３Ｖ／ｄｅｃ以下がより好ましく、０．２５Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃより大きいと駆動電圧が大きくなり消費電力が大きくなるおそれがある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。
　尚、Ｓ値（Ｓｗｉｎｇ　Ｆａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
　　Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
　Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。
　Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。

　また、１０μＡの直流電圧５０℃で１００時間加えた前後の閾値電圧のシフト量は、１．０Ｖ以下が好ましく、０．５Ｖ以下がより好ましい。１Ｖより大きいと有機ＥＬディスプレイのトランジスタとして利用した場合、画質が変化してしまうおそれがある。
　また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。
　また、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１～１００、好ましくは０．５～２０、特に好ましくは１～８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ－ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。

　また、チャンネル長Ｌは通常０．１～１０００μｍ、好ましくは０．２～１００μｍ、さらに好ましくは０．５～１０μｍ、特に好ましくは１～５μｍである。０．１μｍ未満は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、１０００μｍ超では素子が大きくなりすぎて好ましくない。

　本発明の第２の態様の電界効果型トランジスタは、チャンネル部を遮光する構造を持つことが好ましい。チャンネル部を遮光する構造（例えば、遮光層）を持っていないと、光がチャンネル部に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、３００～８００ｎｍに吸収を持つ薄膜が好ましい。遮光層はチャンネル部の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光がチャンネル部に照射しないよう構造上工夫する必要がある。

　また、本発明の第２の態様の電界効果型トランジスタでは、チャンネル部とゲート絶縁膜との間、及び／又はチャンネル部と保護層との間に、チャンネル部よりも抵抗の高い酸化物抵抗層を有することが好ましい。酸化物抵抗層が無いとオフ電流が発生する、閾値電圧が負となりノーマリーオンとなる、保護膜成膜やエッチング等の後処理工程時にチャンネル部が変質し特性が劣化するおそれがある。

　酸化物抵抗層としては、以下のものが例示できる。
・チャンネル部の成膜時よりも高い酸素分圧で成膜したチャンネル部と同一組成の非晶質酸化物膜
・チャンネル部と同一組成であるが組成比を変えた非晶質酸化物膜
・Ｉｎ及びＺｎを含みチャンネル部と異なる元素Ｘを含む非晶質酸化物膜
・酸化インジウムを主成分とする多結晶酸化物膜
・酸化インジウムを主成分とし、Ｚｎ、Ｃｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｍｇ等の正二価元素を１種以上ドープした多結晶酸化物膜
　チャンネル部と同一組成であるが組成比を変えた非晶質酸化物膜や、Ｉｎ及びＺｎを含みチャンネル部と異なる元素Ｘを含む非晶質酸化物膜の場合は、Ｉｎ組成比がチャンネル部よりも少ないことが好ましい。また、元素Ｘの組成比がチャンネル部よりも多いことが好ましい。
　酸化物抵抗層は、Ｉｎ及びＺｎを含む酸化物であることが好ましい。これらを含まないと、酸化物抵抗層とチャンネル部の間で元素の移動が発生し、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれがある。

　続いて、本発明の第２の態様の電界効果型トランジスタの製造方法について説明する。
　本発明の第２の態様の電界効果型トランジスタの製造方法では、チャンネル部を成膜する工程と、ソース部及びドレイン部を成膜する工程を有し、これら２つの成膜工程の後に、成膜温度より高い温度で熱処理する工程を有することを特徴とする。
　成膜工程の後に成膜温度より高い温度で熱処理することにより、チャンネル部とソース部及びドレイン部の間に発生する、水分、酸素等の吸着等で形成された高抵抗層が消失し、トランジスタ特性が向上する。

　本発明の第２の態様では、チャンネル部を成膜する工程と、ソース部及びドレイン部を成膜する工程との間において、処理対象を大気に暴露させないことが好ましい。
　チャンネル部を成膜する工程と、ソース部及びドレイン部を成膜する工程との間で大気に暴露されると、チャンネル部又は、ソース部及びドレイン部の表面に水分、酸素、有機物等が吸着し高抵抗層が形成され、トランジスタの特性を低下させるおそれがある。

　また、チャンネル部と、ソース部及びドレイン部を、組成又は組成比が異なるスパッタリングターゲットを用いて成膜することが好ましい。
　チャンネル部と、ソース部及びドレイン部の組成を異ならせるには、同じターゲットを用いコスパッタや反応性スパッタで、チャンネル部とソース部及びドレイン部を成膜しても、組成あるいは組成比の異なるターゲットを用い各々成膜することもできる。しかし、大面積を均一に成膜するには、組成あるいは組成比が異なるスパッタリングターゲットを用いて、チャンネル部とソース部及びドレイン部を各々成膜することが好ましい。

　上述した電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
　具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。

　スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。但し、複数の焼結ターゲットを用いコスパッタを用いる方法や、合金ターゲットを用い反応性スパッタを用いる方法では、均一性や再現性が悪くなる場合や、非局在準位のエネルギー幅（Ｅ_０）が大きくなる場合があり、移動度が低下したり、閾値電圧が大きくなる等、トランジスタ特性が低下するおそれがある。好ましくは、複合酸化物の焼結ターゲットを用いる。

　尚、ソース部及びドレイン部は、チャンネル部と別個に成膜しても、チャンネル部の組成に元素を添加する等して組成を変化させてもよい。チャンネル部は、ソース部及びドレイン部と別個に成膜しても、ソース部及びドレイン部の組成に元素を添加する等して組成を変化させてもよい。

　形成した膜を各種エッチング法によりパターニングできる。
　エッチングは、ドライエッチングでもウェットエッチングでも自由に利用できる。生産性からは、ウェットエッチングが好ましい。
　ウェットエッチングは、修酸系・ＰＡＮ系・ＣＡＮ系等のエッチャント液を用いることが好ましい。
　ドライエッチングはフッ素系ガスや炭化水素を含むガス等の雰囲気中でおこなうことができる。炭化水素を含むガス雰囲気中で行うとエッチング速度が速くでき好ましい。

　本発明の第２の態様では酸化物半導体を、ＲＦ、ＤＣ又はＡＣスパッタリングにより成膜することが好ましい。ＤＣ又はＡＣスパッタリングを用いることにより、ＲＦスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。

　本発明の第２の態様では、ソース部及びドレイン部、チャンネル部の成膜後に、成膜温度より高い温度で熱処理する。成膜温度は、通常１５０℃以下であり、本発明では、７０～３５０℃で熱処理する。７０℃より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、３５０℃より高いと耐熱性のない基板が使用できなかったり、熱処理用の設備費用がかかるおそれがある。
　熱処理温度は８０～２６０℃が好ましく、９０～１８０℃がより好ましく、１００～１５０℃がさらに好ましい。特に、熱処理温度が１８０℃以下であれば、基板としてＰＥＮ等の耐熱性の低い樹脂基板を利用できるため好ましい。
　熱処理時間は、通常１秒～２４時間が好ましいが、処理温度により調整することが好ましい。例えば、７０～１８０℃では、１０分から２４時間がより好ましく、２０分から６時間がさらに好ましく、３０分～３時間が特に好ましい。１８０～２６０℃では、６分から４時間がより好ましく、１５分から２時間がさらに好ましい。２６０～３００℃では、３０秒から４時間がより好ましく、１分から２時間が特に好ましい。３００～３５０℃では、１秒から１時間がより好ましく、２秒から３０分が特に好ましい。

　熱処理は、不活性ガス中で酸素分圧が１０^－３Ｐａ以下の環境下で行うか、あるいはチャンネル部を保護層で覆った後に行うことが好ましい。これにより製造の再現性が向上する。
［実施例］

実験例１
　比抵抗が１０^４Ωｃｍの酸化物膜に、低酸素分圧環境下（全圧：１０^－５Ｐａ、酸素分圧＜１０^－６Ｐａ）で紫外線を照射して低抵抗化処理し、照射時間（処理時間）と抵抗の関係を評価した。結果を図１７に示す。また、ＡＥＳにより紫外線照射によって膜中の酸素濃度が低下していることを確認した。

実験例２
　比抵抗が１０^４Ωｃｍの酸化物膜に、アルゴンプラズマ処理を施して低抵抗化処理し、処理時間と抵抗の関係を評価した。結果を図１８に示す。また、ＡＥＳによりアルゴンプラズマ処理によって膜中の酸素濃度が低下していることを確認した。

実験例３
　比抵抗が１０^－３Ωｃｍの酸化物膜に、酸素プラズマ処理を施して高抵抗化処理し、照射時間（処理時間）と抵抗の関係を評価した。結果を図１９に示す。また、ＡＥＳにより酸素プラズマ処理によって膜中の酸素濃度が上昇していることを確認した。

実験例４
　比抵抗が１０^－３Ωｃｍの酸化物膜に、オゾン処理（酸素分圧７．５×１０^４Ｐａ）を施して高抵抗化処理し、処理時間と抵抗の関係を評価した。結果を図２０に示す。また、ＡＥＳによりオゾン処理によって膜中の酸素濃度が上昇していることを確認した。

実施例１
　酸化インジウム、酸化亜鉛及び酸化ジルコニウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．５０、原子比〔Ｚｒ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．０２となるように混合した。この混合物を湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
　得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して成形体とし、この成形体を焼成炉に入れ、１５００℃，１２時間の条件で焼成して、焼結体（ターゲット）を得た。
　得られたターゲットのバルク抵抗は３ｍΩであり、密度は０．９９であった。得られたターゲットは色むらが無く、外観の均一性が高かった。

　得られたスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着し、ガラス基板（コーニング１７３７）上に膜厚７０ｎｍの透明導電膜（酸化物膜）を成膜した。
　得られた酸化物膜の組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４９、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４９、原子比〔Ｚｒ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．０２であった。

　尚、酸化物膜のスパッタ条件は以下の通りである。
　基板温度：２５℃
　到達圧力：１×１０^－６Ｐａ
　雰囲気ガス：Ａｒ９９．５％及び酸素０．５％
　スパッタ圧力（全圧）：２×１０^－１Ｐａ
　投入電力：１００Ｗ
　成膜時間：７分間
　Ｓ－Ｔ距離１：９０ｍｍ

　上記酸化物膜を窒素環境下で、２７０℃、２時間の加熱処理を行い、透明半導体薄膜とした。

　得られた透明半導体薄膜のキャリア濃度及びホール移動度をホール測定装置により測定した。その結果、透明半導体薄膜はｎ型を示し、キャリア濃度は４×１０^１７ｃｍ^－３、ホール移動度は２ｃｍ^２／Ｖｓであり、エネルギーバンドギャップは３．７ｅＶと十分に大きかった。
　尚、ホール測定装置及びその測定条件は下記のとおりである。
［ホール測定装置］
　東陽テクニカ製：Ｒｅｓｉ　Ｔｅｓｔ８３１０
［測定条件］
　室温（２５℃）
　０．５［Ｔ］
　１０^－４～１０^－１２Ａ
　ＡＣ磁場ホール測定

　得られた透明半導体薄膜をＸ線結晶構造解析したところ、透明半導体薄膜が非晶質であることが確認された。得られた透明半導体薄膜をＡＭＦ（原子間力顕微鏡）により測定したところ、透明半導体薄膜の表面粗さはＲＭＳ０．２ｎｍであった。また、得られた透明半導体薄膜の光学的に求めたバンドギャップは３．８ｅＶであった。

　得られた透明半導体薄膜について、７７～３００Ｋの範囲で測定温度を変化させホール効果を測定した結果、透明半導体薄膜は熱活性型を示し、非縮退半導体であることが確認できた。また、温度を変化させホール効果を用いて測定したキャリア濃度と活性化エネルギーの関係から、透明半導体薄膜の非局在準位のエネルギー幅（Ｅ_０）は６ｍｅＶ以下であった。

　得られた透明半導体薄膜についてＸ線散乱測定し、動径分布関数（ＲＤＦ）を求めた。その結果、Ｉｎ－Ｉｎを表すピークが０．３５ｎｍ付近に観測され、酸化インジウムのビックスバイト構造の稜共有構造が残っていることが確認できた。原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合のＡ／Ｂは１．３であった。Ｘ線吸収分光法によって求めたＩｎ－Ｉｎの平均結合距離が０．３１８ｎｍであった。

　この透明半導体薄膜を用いて、以下の実施形態１に準じた方法でトランジスタ（チャンネル幅Ｗ＝２０μｍ、チャンネル長Ｌ＝１０μｍ）を製造した。
　支持基板１０上に、Ｍｏからなるゲート電極２０を１００ｎｍ形成し（図２（Ａ））、ゲート電極２０を覆うようにしてＳｉＮｘ：Ｈからなるゲート絶縁膜３０を２００ｎｍ成膜し、成膜したゲート絶縁膜３０上に、上述の方法で膜厚７０ｎｍの半導体層４０及びレジスト７０を積層した（図２（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングした（図２（Ｃ）、図２（Ｄ）及び図２（Ｅ））。レジスト７０をパターニングした積層体の半導体層側から、酸素分圧が１０^－３Ｐａ以下の窒素雰囲気下で超高圧水銀ランプによるＵＶ照射を６０分行って半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成した（図２（Ｆ））。チャンネル部位４２及びソース部位・ドレイン部位４４形成後、パターニングしたレジスト７０を除去し（図２（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ２とした（図２（Ｈ））。

　得られたトランジスタについて、ＸＲＦ（蛍光Ｘ線）分析及びＩＣＰ（誘導結合プラズマ）分析したところ、チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成比が同一であることを確認した。また、ＲＢＳ（ラザフォード後方散乱スペクトル）及びオージェ分光により、チャンネル部位の酸素含有量がソース部位及びドレイン部位より多いことを確認した。

実施例２
　酸化インジウム、酸化亜鉛及び酸化アルミニウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．５８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．４０、原子比〔Ａｌ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．０２となるように混合した。この混合物を湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
　得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して成形体とし、この成形体を焼成炉に入れ、１５００℃，１２時間の条件で焼成して、焼結体（ターゲット）を得た。
　得られたターゲットのバルク抵抗は２ｍΩであり、密度は０．９９であった。得られたターゲットは色むらが無く、外観の均一性が高かった。

　得られたスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着し、ガラス基板（コーニング１７３７）上に膜厚７０ｎｍの透明導電膜（酸化物膜）を成膜した。
　得られた酸化物膜の組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．５９、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．３９、原子比〔Ｚｒ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．０２であった。

　尚、酸化物膜のスパッタ条件は以下の通りである。
　基板温度：２５℃
　到達圧力：１×１０^－６Ｐａ
　雰囲気ガス：Ａｒ１００％
　スパッタ圧力（全圧）：１×１０^－１Ｐａ
　投入電力：１００Ｗ
　成膜時間：７分間
　Ｓ－Ｔ距離１：９０ｍｍ

　得られた導電膜（酸化物膜）をＸＲＤで確認したところ非晶質であった。この導電膜のキャリア濃度及びホール移動度をホール測定装置により測定した。その結果、導電膜はｎ型を示し、キャリア濃度は２×１０^２０ｃｍ^－３、ホール移動度は４０ｃｍ^２／Ｖｓであり、エネルギーバンドギャップは３．６ｅＶと十分に大きかった。

　この導電膜を用いて、以下の実施形態３に準じた方法でトランジスタ（チャンネル幅Ｗ＝２０μｍ、チャンネル長Ｌ＝１０μｍ）を製造した。
　支持基板１０上に、Ｍｏからなるゲート電極２０を１００ｎｍ形成し（図４（Ａ））、ゲート電極２０を覆うようにしてＳｉＮｘ：Ｈからなるゲート絶縁膜３０を２００ｎｍ成膜し、成膜したゲート絶縁膜３０上に、７０ｎｍの上述の導電膜（酸化物膜）層４０及びレジスト７０を積層した（図４（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングした（図４（Ｃ）、図４（Ｄ）及び図４（Ｅ））。レジスト７０をパターニングした積層体の導電膜（酸化物膜）側から波数１３．５６ＭＨｚ、アンプパワー５００Ｗ、酸素圧力３３０Ｐａの条件で発生させた酸素プラズマに１０分間暴露することで酸素プラズマ処理を行って透明導電膜（酸化物膜）の一部の抵抗を増加させ、導電膜（酸化物膜）４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成した（図４（Ｆ））。パターニングしたレジスト７０を除去し（図４（Ｇ））、半導体層４０上に保護層５０とソース・ドレイン電極６０を形成して、電界効果型トランジスタ４とした（図４（Ｈ））。

　得られたトランジスタについて、ＸＲＦ（蛍光Ｘ線）分析及びＩＣＰ（誘導結合プラズマ）分析したところ、チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成比が同一であることを確認した。
　また、ＲＢＳ（ラザフォード後方散乱スペクトル）及びオージェ分光により、チャンネル部位の酸素含有量がソース部位及びドレイン部位より多いことを確認した。

実施例３
　半導体層上にＳｉＯ_２からなる保護膜（膜厚：５０ｎｍ）を形成した他は実施例１と同様にしてトランジスタを製造した。
　得られたトランジスタについて、ＸＲＦ（蛍光Ｘ線）分析及びＩＣＰ（誘導結合プラズマ）分析したところ、チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成比が同一であることを確認した。
　また、ＲＢＳ（ラザフォード後方散乱スペクトル）及びオージェ分光により、チャンネル部位の酸素含有量がソース部位及びドレイン部位より多いことを確認した。

実施例４
　実施例２と同様に作製した導電膜（酸化物膜）を用い、実施形態６に準じた方法でトランジスタ（チャンネル幅Ｗ＝２０μｍ、チャンネル長Ｌ＝１０μｍ）を製造した。
　ＣＶＤにより成膜したＳｉＯ_２膜で表面が保護されたガラス基板からなる支持基板１０上に実施例２と同様の導電膜（酸化膜）４０、ＳｉＯ_２からなるゲート絶縁膜３０及びＭｏからなるゲート電極２０をこの順に積層した（図７（Ａ））。この積層体のゲート電極２０を赤外線ランプで加熱し（図７（Ｂ））、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成した（図７（Ｃ））。続いて、ゲート絶縁膜３０をエッチングしてコンタクトホール９０を形成し、このコンタクトホール９０を埋めるように、ソース・ドレイン電極６０を形成して、電界効果型トランジスタ７とした（図７（Ｅ））。

実施例５
　ゲート電極の加熱方法として、赤外線ランプの代わりにＸｅランプを用いた他は実施例４と同様にして電界効果型トランジスタを作製した。

実施例６
　ゲート電極の加熱方法として、赤外線ランプの代わりに半導体レーザーを用いた他は実施例４と同様にして電界効果型トランジスタを作製した。

実施例７
　原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．４６、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．４８、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．０６であるスパッタリングターゲットを実施例１と同様にして作製し、実施例１と同様にして導電膜（酸化物膜）を成膜した。この導電膜（酸化物膜）を用いて、実施例１と同様にして電界効果型トランジスタを作製した。

実施例８
　原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．５０、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２５、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２５であるスパッタリングターゲットを実施例１と同様にして作製し、実施例１と同様にして導電膜（酸化物膜）を成膜した。この導電膜（酸化物膜）を用いて、実施例１と同様にして電界効果型トランジスタを作製した。

実施例９
　原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．５０、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２５、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２５であるスパッタリングターゲットを実施例１と同様にして作製し、実施例１と同様にして導電膜（酸化物膜）を成膜した。

　この導電膜を用いて、以下の実施形態７に準じた方法でトランジスタ（チャンネル幅Ｗ＝２０μｍ、チャンネル長Ｌ＝１０μｍ）を製造した。
　支持基板１０上に、Ｍｏからなるゲート電極２０を１００ｎｍ形成し（図８（Ａ））、ゲート電極２０を覆うようにしてＳｉＯ_２からなるゲート絶縁膜３０を２００ｎｍ成膜し、成膜したゲート絶縁膜３０上に、膜厚７０ｎｍの上述の半導体層４０、ＳｉＯ_２からなる保護膜８０及びレジスト７０を積層した（図８（Ｂ））。この積層体について、支持基板１０側からの露光及びレジスト除去を行い、レジスト７０を所望の形状にパターニングした（図８（Ｃ）、図８（Ｄ）及び図２（Ｅ））。保護膜８０を所望の形状にエッチングし、レジスト７０を除去した（図８（Ｆ））。エッチングした保護膜８０上に、ＳｉＮｘ：Ｈからなる保護層５０をＰＥＣＶＤにより積層すると同時に半導体層の一部の抵抗を減少させ、半導体層４０にチャンネル部位４２及びソース部位・ドレイン部位４４を形成した（図８（Ｇ））。ソース部位・ドレイン部位４４上にさらにコンタクトホールを介してソース・ドレイン電極６０を形成して、電界効果型トランジスタ８とした（図８（Ｈ））。

比較例１
　ＵＶ照射の代わりに、水素イオン注入を行った他は実施例１の同様にしてトランジスタを作製した。

比較例２
　ＵＶ照射を行わなかった他は実施例１と同様にしてトランジスタを作成した。

　実施例１～９並びに比較例１及び２で製造したトランジスタについて以下の評価を行った。結果を表１及び表２に示す。
（１）移動度及びオフ電流
　半導体パラメーターアナライザー（ケースレー４２００）を用いて、室温・遮光環境下での移動度、伝達曲線のヒステリシス及びオフ電流を測定した。
（２）電流値のバラツキ
　隣接する１６個のトランジスタのオン電流Ｉｏｎバラツキ（Ｉｏｎのσ／平均値）を半導体パラメーターアナライザーを基板内の複数箇所で測定し、その平均を電流値のバラツキとした。
（３）閾値電圧のシフト量
　ゲート電極に１５Ｖの電圧を印加し、５０℃の環境下で２４時間駆動したときの閾値電圧の変化量を半導体パラメーターアナライザーで測定し、閾値電圧のシフト量とした。
（４）水素濃度
　ＳＩＭＳにより半導体層のチャンネル部位及びソース部位・ドレイン部位の水素濃度を測定した。測定の結果、水素濃度が高い部位の水素濃度が、水素濃度の低い部位の水素濃度の１０倍未満の半導体層を「均一」（ほぼ同一）と評価し、１０倍以上の半導体層を「不均一」（ほぼ同一ではない）と評価した。
　尚、ＳＩＭＳによる水素濃度の測定に当たっては、水素標準試料を作製して測定することにより測定精度を高めた。この水素標準試料は、極薄シリコン絶縁膜中の水素標準試料であり、濃度既知の重水素を含む極薄シリコン酸化膜として作製した。この方法は、水素と化学的性質の等しい水素の同位体（重水素）を含む原料ガスを利用してシリコン結晶の湿式酸化を行うことで極薄シリコン酸化膜に一定濃度の重水素を混入できること、さらに、極薄シリコン酸化膜中の重水素濃度の定量を、ヘリウム（Ｈｅ）高速イオンビームの反跳分析（ＥＲＤＡ）又は質量数３のヘリウム同位体（^３Ｈｅ）の核反応技術を利用することで、水素（重水素）成分を含む試料の表面汚染の影響なく行えること等により極薄シリコン絶縁膜中の水素標準試料として、濃度既知の重水素を含む極薄シリコン酸化膜を作製できた。
　水素濃度の測定は、ＨＦＳ(hydrogen　forward　scattering　spectrometry）でも行ったが、均一・不均一の判断は同様の結果が得られた。
（５）チャンネル部位及びソース部位・ドレイン部位の状態
　非縮退半導体である酸化物半導体とは、伝導率の温度特性が熱活性型を示し、温度依存性が大きな酸化物半導体をいう。一方、縮退半導体である酸化物半導体とは、移動度あるいは伝導率の温度特性が熱活性型を示さず、温度依存性が小さい酸化物半導体をいう。
　酸化物半導体が、非縮退半導体であるか縮退半導体であるかは、移動度又は電気伝導率の温度依存性を測定することで判断できる。移動度又は伝導率の温度依存性から求めた活性化エネルギーが２５ｍｅＶ以上のものを非縮退半導体とし、２５ｍｅＶ未満のものを縮退半導体とした。
　ここで、活性化エネルギーとは、電気伝導率のアレニウスプロットの直線の傾きから求めた酸化物半導体膜の活性化エネルギーのことである。
　移動度の温度依存性を、ホール測定装置により測定した。尚、ホール測定装置、及びその測定条件は下記のとおりであった。
・ホール測定装置
　東陽テクニカ製：Ｒｅｓｉ　Ｔｅｓｔ８３１０
・測定条件
　測定温度：室温（７７～３００Ｋ）
　測定磁場：０．５Ｔ
　測定電流：１０^－１２～１０^－４Ａ
　測定モード：ＡＣ磁場ホール測定

　表１から、実施例１～９のトランジスタの伝達曲線のヒステリシスは少なく、比較例１及び比較例２のトランジスタは伝達曲線のヒステリシスが大きいことがわかる。実施例１のトランジスタの伝達曲線のヒステリシスを図２１に、及び比較例１のトランジスタの伝達曲線のヒステリシスを図２２に示す。

　比較例１はイオン注入により水素濃度が不均一となっているため、移動度が低く、電流値のばらつきが大きく、オフ電流が高くなっていると推定される。比較例２は、低抵抗化処理を行っていないため、ソース・ドレイン部が非縮退半導体となり、移動度が低く、電流値のばらつきが大きく、オフ電流が高くなっていると推定される。

実施例１０
（１）チャンネル部用スパッタリングターゲットＡの製造
　原料として、酸化インジウム、酸化亜鉛及び酸化ガリウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３２、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３６、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
　得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形し、これを焼成炉に入れ、１５００℃で１２時間焼成して、焼結体（ターゲット）を得た。
　ターゲットのバルク抵抗は３ｍΩ、理論相対密度は０．９９であった。尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。

（２）ソース部・ドレイン部用スパッタリングターゲットＢの製造
　原料として、酸化インジウム、酸化亜鉛及び酸化ガリウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．７５、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２３、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．０２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
　得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形し、これを焼成炉に入れ、１５００℃で１２時間焼成して、焼結体（ターゲット）を得た。
　ターゲットのバルク抵抗は４ｍΩ、理論相対密度は０．９９であった。
　尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。

（３）電界効果型トランジスタの作製
　図１３に示す構造の電界効果型トランジスタを作製した。
　ガラス基板上に、室温のＲＦスパッタリングでモリブデン金属を２００ｎｍ積層した後、ウェットエッチングでパターニングし、ゲート電極を作製した。
　次に、ゲート電極を作製した基板にプラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘを３００℃で成膜（厚さ２００ｎｍ）し、ゲート絶縁膜とした。
　次に、（１）で製造したチャンネル部用ターゲットＡを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ゲート絶縁膜上に成膜し、その後パターニングしてチェンネル部（膜厚１００ｎｍ）を形成した。
　スパッタ条件は、基板温度（成膜温度）；２５℃、到達圧力；１×１０^－６Ｐａ、雰囲気ガス；Ａｒ９９．５％及び酸素０．５％、スパッタ圧力（全圧）；２×１０^－１Ｐａ、投入電力１００Ｗ、成膜時間６分間、Ｓ－Ｔ距離１１０ｍｍとした。
　成膜後、フォトリソ工程によりチャンネル部をパターニングした。
　次に、エッチングストッパー（保護膜）層としてＳｉＯ_２層を成膜、パターニングした。
　続いて、（２）で製造したソース部・ドレイン部用ターゲットＢを用い、ＤＣマグネトロンスパッタリング法により、チャンネル部と同じスパッタリング条件でソース部・ドレイン部（膜厚３０ｎｍ）を成膜した。さらに、モリブデン金属からなるソース電極・ドレイン電極を成膜した。成膜後、フォトリソ工程によりパターニングした。
　その後、窒素環境下、３００℃で１時間熱処理してＷ＝２０μｍ、Ｌ＝４μｍのボトムゲート構造のエッチングストッパー型電界効果型トランジスタを製造した。

（４）薄膜評価
　ガラス基板（コーニング１７３７）上に、上記（１）（２）で製造したターゲットＡ及びＢを使用して、チャンネル部とソース部及びドレイン部に相当する膜を形成し評価した。

　得られたチャンネル部とソース部及びドレイン部に相当する膜を発光分光分析法（ＩＣＰ）で分析した。
　その結果、チャンネル部に相当する膜は、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３４、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３３、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．３３であった。
　また、ソース部及びドレイン部に相当する膜は、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．７８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．０２であった。
　このように、ターゲットの組成と膜の組成は一致することが確認できた。

　上記酸化物半導体膜を窒素環境下で、３００℃で１時間の熱処理を行った。Ｘ線結晶構造解析により、ともにハローパターンが観測され、非晶質であることが確認された。
　熱処理後の半導体膜のキャリア濃度及びホール移動度を、ホール測定装置により測定した。その結果、チャンネル部に相当する膜のキャリア濃度は５×１０^１５ｃｍ^－３、比抵抗は５×１０^３Ωｃｍ、ソース部及びドレイン部に相当する膜のキャリア濃度は９×１０^１９ｃｍ^－３、比抵抗は１．５×１０^－３Ωｃｍであった。
　尚、ホール測定装置、及びその測定条件は下記のとおりであった、
・ホール測定装置
　東陽テクニカ製：Ｒｅｓｉ　Ｔｅｓｔ８３１０
・測定条件
　測定温度：室温（２５℃）
　測定磁場：０．５Ｔ
　測定電流：１０^－１２～１０^－４Ａ
　測定モード：ＡＣ磁場ホール測定

　さらに、同様に移動度の温度依存性を評価した。図２３に酸化物半導体の温度と移動度の関係を示す。直線の傾きから活性化エネルギーを計算できる。図中（１）がソース部及びドレイン部に相当し、（２）がチャンネル部に相当する。チャンネル部に相当する膜は活性化エネルギー約３５ｍｅＶで熱活性型を示し非縮退半導体であること、ソース部及びドレイン部に相当する膜は活性化エネルギー３ｍｅＶ未満で縮退半導体であることが確認できた。

（５）トランジスタの評価
　電界効果型トランジスタについて、下記の評価を行った。
（ａ）電界効果移動度（μ）、オンオフ比、オフ電流、ゲートリーク電流、Ｓ値、閾値電圧（Ｖｔｈ）
　半導体パラメーターアナライザー（ケースレー４２００）を用い、室温、大気中、かつ遮光環境下で測定した。
（ｂ）ヒステリシス
　半導体パラメーターアナライザーを用い、昇電圧時の伝達曲線（Ｉ－Ｖ特性）と降電圧時の伝達曲線（Ｉ－Ｖ特性）を測定し、昇降時の電圧の差をΔＶｇとする。ΔＶｇの最大値が０．５Ｖ以下であるものを「少ない」、０．５～３Ｖであるものを「ある」、３Ｖ以上であるものを「大きい」とした。
（ｃ）ストレス試験
　ストレス条件は、ゲート電圧１５Ｖで１０μＡの直流電圧を５０℃で１００時間加えることとした。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量（ΔＶｔｈ）を測定した。

実施例１１
　図１２に示す構造の電界効果型トランジスタを作製した。
　エッチングストッパー（保護膜）を設けず、ソース電極・ドレイン電極とソース部・ドレイン部を合わせてエッチングした他は実施例１０と同様に電界効果トランジスタを作製した。
　尚、ソース部及びドレイン部と、チャンネル部のエッチング選択比が５以上であった。
　エッチング選択比は、３０℃ＰＡＮエッチング液を用いて測定したエッチング速度の比から求めた。

実施例１２
　図１４に示す構造の電界効果型トランジスタを作製した。
　ＳｉＯｘ保護膜の付いたガラス基板上で、モリブデンからなるソース・ドレイン電極（２００ｎｍ）及びソース部・ドレイン部を成膜・パターニングした。チャンネル部（３０ｎｍ）・ＳｉＯｘからなるゲート絶縁膜（２００ｎｍ）を成膜・パターニングした後、モリブデンからなるゲート電極（３００ｎｍ）を形成した。

実施例１３
　図１５に示す構造の電界効果型トランジスタを作製した。
　ＳｉＯｘ保護膜の付いたガラス基板上に酸化物半導体を成膜（３０ｎｍ）し、後処理により一部をチャンネル部、一部とソース部・ドレイン部とした。ＳｉＯｘからなるゲート絶縁膜（２００ｎｍ）及びゲート電極（１００ｎｍ）を形成した後、ＳｉＮｘからなる保護膜（３００ｎｍ）を形成した。ドライエッチングでコンタクトホールを作製した後、ソース・ドレイン電極を形成した。

実施例１４～２０、比較例３～７
　チャンネル部用ターゲット、ソース部及びドレイン部用ターゲットの組成を変えた他は実施例１０と同様に電界効果型トランジスタを作製した。

実施例２１
　チャンネル部用ターゲット、ソース部及びドレイン部用ターゲットの組成、雰囲気ガスを変え、スパッタ方式をＲＦマグネトロンスパッタとした他は実施例１０と同様に電界効果型トランジスタを作製した。

実施例２２～２８
　ゲート絶縁膜として、プラズマ化学気相成長装置（ＰＥＣＶＤ）によるＳｉＯｘ（厚さ２００ｎｍ）を用い、チャンネル部用ターゲット、ソース部及びドレイン部用ターゲットの組成を変えた他は実施例１０と同様に電界効果型トランジスタを作製した。
　表３～５に、実施例及び比較例で作製したトランジスタの評価結果、チャンネル部、ソース部・ドレイン部の組成及び性質を示す。

[チャンネル長依存性の評価（有効Ｓ／Ｄ直列抵抗の評価）]
　実施例１０において、チャンネル長（Ｌ）を１０、２０、３０、４０、５０μｍと変えた電界効果トランジスタを作製し、その移動度を測定した。その結果、移動度のチャンネル長依存性はほとんど確認できず有効Ｓ／Ｄ直列抵抗（Ｒ_ＳＤ）が小さいことが分かった。Ｒ_ＳＤは３５Ωｃｍであった。また同様に測定した実施例１１～２８、及び実施例１～９の有効Ｓ／Ｄ直列抵抗（Ｒ_ＳＤ）も１００Ωｃｍ以下であった。
　一方、比較例３において、チャンネル長（Ｌ）を上記と同様に変えた電界効果トランジスタを作製し、その移動度を測定した結果、実施例１０と比較して大きなチャンネル長依存性（チャンネル長が短いほど移動度が低下）が確認され、有効Ｓ／Ｄ直列抵抗が大きいことが分かった。ＲＳＤは２３０Ωｃｍであった。また同様に測定した比較例２、５、６及び７の有効Ｓ／Ｄ直列抵抗（Ｒ_ＳＤ）も１００Ωｃｍ超であった。

　本発明の電界効果型トランジスタはフラットディスプレイ等の表示装置に好適なトランジスタ特性を有する。
　本発明の半導体装置は、論理回路、メモリ回路、差動増幅回路等の集積回路に適用できる。特に、液晶ディスプレイ又は有機ＥＬディスプレイを駆動させるスイッチング素子として好適に使用できる。
　この明細書に記載の文献内容をここに援用する。

Claims (28)

1. 　酸化物膜を半導体層として有し、
   　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有し、
   　前記チャンネル部位、ソース部位及びドレイン部位の酸素元素及び不活性ガスを除く組成が実質同一である電界効果型トランジスタ。
2. 　前記ソース部位及びドレイン部位のそれぞれの酸素濃度が、前記チャンネル部位の酸素濃度よりも低い請求項１に記載の電界効果型トランジスタ。
3. 　前記ソース部位及びドレイン部位が、ゲート電極と自己整合している請求項１又は２に記載の電界効果型トランジスタ。
4. 　前記酸化物膜が、Ｉｎ、Ｚｎ、Ｇａ及びＳｎからなる群から選択される１以上の元素を含む酸化物からなる請求項１～３のいずれかに記載の電界効果型トランジスタ。
5. 　前記酸化物膜が、Ｉｎ及びＺｎを含む複合酸化物の非晶質膜である請求項１～４のいずれかに記載の電界効果型トランジスタ。
6. 　前記酸化物膜が、Ｉｎ、Ｚｎ及びＧａを含む複合酸化物の非晶質膜、又はＩｎ、Ｚｎ及びＡｌを含む複合酸化物の非晶質膜である請求項１～５のいずれかに記載の電界効果型トランジスタ。
7. 　前記酸化物膜が、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｎｂ、Ｂ、Ｓｃ、Ｙ及びランタノイド類元素からなる群から選択される１以上の元素、Ｉｎ及びＺｎを含む複合酸化物の非晶質膜である請求項１～５のいずれかに記載の電界効果型トランジスタ。
8. 　請求項１～７のいずれかに記載の電界効果型トランジスタを用いた表示装置。
9. 　酸化物膜を形成する工程、及び
   　前記酸化物膜の一部の抵抗を減少させてソース部位及びドレイン部位を形成する工程を含み、
   　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
10. 　低酸素分圧環境下で短波長の光を照射することにより前記酸化物膜の一部の抵抗を減少させる請求項９に記載の電界効果型トランジスタの製造方法。
11. 　不活性ガスプラズマ処理により前記酸化物膜の一部の抵抗を減少させる請求項９に記載の電界効果型トランジスタの製造方法。
12. 　酸化物膜を形成する工程、及び
    　前記酸化物膜の一部の抵抗を増加させてチャンネル部を形成する工程を含み、
    　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
13. 　酸素プラズマ処理又はオゾン処理により前記酸化物膜の一部の抵抗を増加させる請求項１２に記載の電界効果型トランジスタの製造方法。
14. 　酸化物膜を形成する工程、
    　前記酸化物膜を絶縁膜で被覆する工程、及び
    　前記絶縁膜上にゲート電極を形成し、前記ゲート電極を加熱して前記酸化物膜の一部の抵抗を増加させてチャンネル部を形成する工程を含み、
    　前記酸化物膜がチャンネル部位、ソース部位及びドレイン部位を有する電界効果型トランジスタの製造方法。
15. 　非縮退半導体である酸化物半導体が、縮退半導体である酸化物半導体を介して導電体と接続している構造を有することを特徴とする半導体装置。
16. 　酸化物半導体からなるチャンネル部と、酸化物半導体からなるソース部及びドレイン部を含み、
    　前記チャンネル部が非縮退半導体であり、前記ソース部及びドレイン部の少なくとも一方が縮退半導体であり、
    　チャンネル部がソース部及びドレイン部を介して、ソース電極及びドレイン電極と接続していることを特徴とする電界効果型トランジスタ。
17. 　前記ソース部及びドレイン部の少なくとも一方の組成が、チャンネル部と異なっていることを特徴とする請求項１６の電界効果型トランジスタ。
18. 　前記チャンネル部、ソース部及びドレイン部が、Ｉｎ元素を含む酸化物であることを特徴とする請求項１６又は１７に記載の電界効果型トランジスタ。
19. 　前記チャンネル部、ソース部及びドレイン部が、Ｉｎ元素、Ｚｎ元素及びその他の元素Ｘを含む酸化物であり、
    　酸素元素を除く全元素中の元素Ｘの割合が、ソース部及びドレイン部よりもチャンネル部において高いことを特徴とする請求項１６～１８のいずれかに記載の電界効果型トランジスタ。
20. 　前記チャンネル部、ソース部及びドレイン部がＩｎ、Ｚｎ及び元素Ｘを含む酸化物であり、
    　前記チャンネル部の組成が、下記の領域１、領域２又は領域３の原子比を満たし、
    　前記ソース部及びドレイン部の組成が、下記の領域４の原子比を満たすことを特徴とする請求項１６～１８のいずれかに記載の電界効果型トランジスタ。
    領域１
    　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．２０～０．５５
    　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
    　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．８０
    領域２
    　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
    　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．３５
    　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．１０～０．４５
    領域３
    　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．９０～１．００
    　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
    　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
    領域４
    　　　　Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５５～０．９０
    　　　　Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．４５
    　　　　　Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．００～０．１０
21. 　前記元素Ｘが、Ｇａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群から選択される元素であることを特徴とする請求項１９又は２０に記載の電界効果型トランジスタ。
22. 　前記チャンネル部がＩｎ元素、Ｚｎ元素及び元素Ｘを含む酸化物であり、
    　前記ソース部及びドレイン部がＩｎ元素、Ｚｎ元素及び元素Ｙを含む酸化物であり、
    　前記元素Ｘ及び元素Ｙが、それぞれＧａ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ及びＳｎからなる群から選択される元素であり、
    　前記元素Ｘと元素Ｙが異なることを特徴とする請求項１６～１８のいずれかに記載の電界効果型トランジスタ。
23. 　前記チャンネル部が、Ｉｎ元素と１種以上の正二価元素を含む結晶質酸化物からなることを特徴とする請求項１６又は１７に記載の電界効果型トランジスタ。
24. 　前記ソース部及びドレイン部と、チャンネル部のエッチング選択比が５以上であることを特徴とする請求項１６～２３のいずれかに記載の電界効果型トランジスタ。
25. 　ソース電極、ドレイン電極及びゲート電極の少なくとも１つが、Ｔｉ、Ｐｔ、Ｃｒ、Ｗ、Ａｌ、Ｎｉ、Ｃｕ、Ｍｏ、Ｔａ、Ａｕ及びＮｂからなる群から選択される金属、又は前記金属を１つ以上含む合金からなることを特徴とする請求項１６～２４のいずれかに記載の電界効果型トランジスタ。
26. 　チャンネル部を成膜する工程と、
    　ソース部及びドレイン部を成膜する工程と、
    　上記２つの成膜工程の後に、成膜温度より高い温度で熱処理する工程と、
    　を含むことを特徴とする請求項１６～２５のいずれかに記載の電界効果型トランジスタの製造方法。
27. 　前記チャンネル部を成膜する工程と、ソース部及びドレイン部を成膜する工程との間において、処理対象を大気に暴露させないことを特徴とする請求項２６に記載の電界効果型トランジスタの製造方法。
28. 　前記チャンネル部と、前記ソース部及びドレイン部を、組成又は組成比が異なるスパッタリングターゲットを用いて成膜することを特徴とする請求項２６又は２７に記載の電界効果型トランジスタの製造方法。

Images