WO2011030582A1 - 酸化物半導体、薄膜トランジスタ及び表示装置 - Google Patents

酸化物半導体、薄膜トランジスタ及び表示装置 Download PDF

Info

Publication number
WO2011030582A1
WO2011030582A1 PCT/JP2010/057185 JP2010057185W WO2011030582A1 WO 2011030582 A1 WO2011030582 A1 WO 2011030582A1 JP 2010057185 W JP2010057185 W JP 2010057185W WO 2011030582 A1 WO2011030582 A1 WO 2011030582A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
display device
tft
layer
composition ratio
Prior art date
Application number
PCT/JP2010/057185
Other languages
English (en)
French (fr)
Inventor
中川興史
錦博彦
近間義雅
太田純史
原猛
会田哲也
鈴木正彦
中川和男
水野裕二
竹井美智子
春本祥征
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/394,343 priority Critical patent/US20130099227A1/en
Publication of WO2011030582A1 publication Critical patent/WO2011030582A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、電気特性に優れた薄膜トランジスタを実現可能な酸化物半導体と、その酸化物半導体で形成されたチャネル層を有する薄膜トランジスタと、その薄膜トランジスタを備える表示装置とを提供する。本発明の酸化物半導体は、薄膜トランジスタ用の酸化物半導体であって、上記酸化物半導体は、Al、In、Zn及びOを構成原子として含む酸化物半導体である。

Description

酸化物半導体、薄膜トランジスタ及び表示装置
本発明は、酸化物半導体、薄膜トランジスタ(以下、TFTとも言う。)及び表示装置に関する。より詳しくは、TFTに好適な酸化物半導体と、その酸化物半導体で形成されたチャネル層を有するTFTと、そのTFTを備える表示装置に関するものである。
TFTは、液晶表示装置等の表示装置用のアクティブマトリクス基板に広く使用されている。一般的に、TFTのチャネル層には、多結晶シリコン、アモルファスシリコン等のシリコン系材料が用いられている。半導体化合物は、TFTの電気特性の向上が可能であることから、シリコン系材料に代わる次世代材料として開発が進められている。
TFTのチャネル層に使用される半導体化合物として、例えば、特許文献1、2には、In、Ga及びZnを含む酸化物半導体が開示されている。また、特許文献3には、In、Ga、Al、Fe、Sn、Mg、Ca、Si及びGeの少なくとも一種を含み、かつ、抵抗値が10Ω・mのアモルファス性の酸化物半導体が開示されている。更に、特許文献4には、In、Zn及びSnの少なくとも1つを含む酸化物半導体が開示されている。また、特許文献4には、In、Zn及びOと、Ga、Al、Fe、Sn、Mg、Ca、Si及びGeからなる群より選択される少なくとも1つとを含み、かつ、伝導率が10-3S/cm以上、10-7S/cm以下のアモルファス性の酸化物半導体が開示されている。
特許文献5には、酸化亜鉛と酸化インジウムを含有する非晶質膜からなる半導体薄膜であって、キャリア密度が10+17cm-3以下、ホール移動度が2cm/V・sec以上、エネルギーバンドギャップが2.4eV以上である半導体薄膜が開示されており、その好ましい組成として、Zn/(Zn+In)=0.51~0.80であることが開示されている。また、特許文献6には、約0.75≦x/y≦約3.15、約0.55≦y/z≦約1.70の条件を満たすx(Ga)・y(In)・z(ZnO)でチャネル層が構成された半導体装置が開示されている。
特開2007-281409号公報 特開2008-277326号公報 特開2008-235871号公報 特開2008-166716号公報 特開2007-142195号公報 米国特許出願公開第2007/0252147号明細書
酸化物半導体の特性は、その原子組成比率(以下、「組成」とも言う。)によって変化する。したがって、酸化物半導体を用いてTFTのチャネル層を形成する場合、酸化物半導体の組成によっては、TFTの電気特性が不安定になる場合があった。このように、TFT用の酸化物半導体は、組成の最適化に関して、未だ改善の余地があった。
本発明は、上記現状に鑑みてなされたものであり、電気特性に優れたTFTを実現可能な酸化物半導体と、その酸化物半導体で形成されたチャネル層を有するTFTと、そのTFTを備える表示装置とを提供することを目的とするものである。
本発明者らは、電気特性に優れたTFTを実現可能な酸化物半導体について種々検討したところ、Al(アルミニウム)、In(インジウム)、Zn(亜鉛)及びO(酸素)を構成原子として含む酸化物半導体に着目した。そして、この酸化物半導体におけるIn、Al及びZnのそれぞれの組成比を調整することにより、電気特性に優れたTFTを実現できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、TFT用の酸化物半導体であって、上記酸化物半導体は、Al、In、Zn及びOを構成原子として含むものである。上記酸化物半導体に含まれるAlの原子組成比率は、Al/(In+Al+Zn)≦0.5を満たすことが好ましい。
なお、本発明の酸化物半導体は、Al、In、Zn及びOを構成原子として含むものであるが、本質的にAl、In及びZnのみからなるものであることが好ましい。これにより、電気特性に優れたTFTをより容易に実現することができる。Al、In、Zn及びOのみからなる酸化物半導体層とは、酸化物半導体の全重量に対して、Al、In、Zn及びO以外の構成原子の含有量が0.1重量%未満のものをいう。酸化物半導体の組成は、オージェ電子分光法(AES:Auger Electron Spectroscopy)、X線光電子分光法(XPS:X-ray Photoelectron Spectroscopy)等で確認できる。
本発明の酸化物半導体において、Alの原子組成比率を大きく、Inの原子組成比率を小さくすると、酸化物半導体の移動度が低下する。酸化物半導体の移動度が0.1cm/Vs未満の場合には、TFTとして表示装置に使用することが難しくなる。したがって、上記酸化物半導体に含まれるAlの原子組成比率は、Al/(In+Al+Zn)≦0.5を満たすことが好ましい。
本発明の酸化物半導体は、その成分組成比を(In)(Si)(Zn)(O)と定義したときに、d≧(3a/2+3b/2+c)×0.55を満たすことが望ましい。これにより、TFTの電気特性の向上、特にオフ電流の低減が可能となる。また、d≦(3a/2+3b/2+c)×0.95を満たすことが望ましい。これにより、TFTの電気特性の向上、特にオン電流の向上が可能となる。
本発明はまた、本発明の酸化物半導体で形成されたチャネル層を有するTFTでもある。上述したように、本発明の酸化物半導体でTFTのチャネル層を形成することにより、TFTの電気特性を向上させることができる。
本発明はまた、本発明のTFTを備える表示装置でもある。上述したように、本発明のTFTは、優れた電気特性を有することから、表示装置の表示品位を高めることができる。本発明の表示装置としては、例えば、液晶表示装置、有機EL表示装置、無機EL表示装置、電気泳動表示装置、プラズマディスプレイ表示装置、電界放出ディスプレイ表示装置等のTFTアレイ基板を備える各種の表示装置が挙げられる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明の酸化物半導体、TFT及び表示装置によれば、電気特性に優れたTFTを実現可能な酸化物半導体と、その酸化物半導体で形成されたチャネル層を有するTFTと、そのTFTを備える表示装置とを提供することができる。
(a)~(e)は、実施形態1の液晶表示装置が備えるアクティブマトリクス基板の製造工程を示すフロー図である。 (a)~(c)は、実施形態1の液晶表示装置が備える対向基板の製造工程を示すフロー図である。 (a)~(e)は、実施形態2の液晶表示装置が備えるアクティブマトリクス基板の製造工程を示すフロー図である。 酸化物半導体のAl成分比率と移動度の関係を示すグラフである。 酸化物半導体の酸素充填率と移動度との関係を示すグラフである。 酸化物半導体の酸素充填率とオフ電流の関係を示すグラフである。 酸化物半導体のZn成分比率とエッチング速度の関係を示すグラフである。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。なお、以下に示す図においては、角括弧(ブラケット)内に単位を記載している。
実施形態1
実施形態1の液晶表示装置は、アクティブマトリクス基板及び対向基板を備える。アクティブマトリクス基板上には、酸化物半導体をチャネル層として用いたTFTが複数配置されている。対向基板上には、赤、緑、青のカラーフィルタが配置されている。アクティブマトリクス基板及び対向基板は、シール材によって貼り合わされており、両基板の間には、液晶が充填されている。以下、図を参照して、実施形態1の液晶表示装置の製造工程について説明する。
(アクティブマトリクス基板の製造工程)
図1(a)~(e)は、実施形態1の液晶表示装置が備えるアクティブマトリクス基板の製造工程を示すフロー図である。
図1(a)を参照して、走査配線層102a、102b及び102cが積層された構造を有する走査配線102の形成方法について説明する。
まず、スパッタ法を用いて、走査配線層102a、102b及び102cの材料を順番にガラス基板101上に堆積させ、積層膜を形成する。その後、この積層膜をウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングすることにより、走査配線層102a、102b及び102cが積層された構造を有する走査配線102を形成することができる。走査配線層102a、102cの材料としては、例えば、Tiを用いることができる。走査配線層102a、102cの膜厚は、例えば30~150nm程度にする。また、走査配線層102bの材料としては、例えば、Alを用いることができる。走査配線層102bの膜厚は、例えば200~500nm程度にする。本実施形態において、走査配線102は、Ti/Al/Tiで構成された積層構造を有する。この走査配線102の一部が、TFTのゲート電極として機能する。
次に、図1(b)を参照して、絶縁層103及び酸化物半導体層104の形成方法について説明する。
まず、CVD法を用いて、ガラス基板101及び走査配線102を覆うように絶縁層103を形成する。絶縁層103としては、例えば、SiN層を使用することができる。絶縁層103の膜厚は、例えば200~500nm程度にする。この絶縁層103の一部が、TFTのゲート絶縁膜として機能する。その後、スパッタ法を用いて、酸化物半導体層104の材料を堆積させ、膜形成を行ってから、この膜をウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングすることにより、酸化物半導体層104を形成することができる。この酸化物半導体層104の一部が、TFTのチャネル層として機能する。本実施形態では、酸化物半導体層104として、In、Al、Zn及びOを含んだ酸化物半導体膜(IAZO膜)を使用する。酸化物半導体層104の膜厚は、例えば10~300nm程度にする。
次に、図1(c)を参照して、信号配線層106a、106bが積層された構造を有する信号配線106、及び、ドレイン電極層107a、107bが積層された構造を有するドレイン電極107の形成方法について説明する。なお、ここでは、信号配線106及びドレイン電極107の材料が同一の場合について説明するが、信号配線106及びドレイン電極107の材料は異なっていてもよい。
まず、スパッタ法を用いて、信号配線層106a及びドレイン電極層107aの材料を堆積させた後、その上に、信号配線層106b及びドレイン電極層107bの材料を堆積させ、積層膜を形成する。その後、この積層膜をドライエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングすることにより、信号配線層106a、106bが積層された構造を有する信号配線106と、ドレイン電極層107a、107bが積層された構造を有するドレイン電極107とを形成することができる。この信号配線106の一部が、TFTのソース電極として機能する。信号配線層106a及びドレイン電極層107aの材料としては、例えば、Tiを用いることができる。信号配線層106a及びドレイン電極層107aの膜厚は、例えば30~150nm程度にする。また、信号配線層106b及びドレイン電極層107bの材料としては、例えば、Alを用いることができる。信号配線層106b及びドレイン電極層107bの膜厚は、例えば50~400nm程度にする。本実施形態において、信号配線106及びドレイン電極107は、Al/Tiで構成された積層構造を有する。ここまでの工程により、ゲート電極、ゲート絶縁膜、チャネル層、ソース電極及びドレイン電極107を備えるTFTが形成される。
次に、図1(d)を参照して、保護層108及び層間絶縁膜109の形成方法について説明する。
まず、CVD法又はスパッタ法を用いて、保護層108の材料を堆積させた後、その上に層間絶縁膜109の材料を堆積させ、積層膜を形成する。その後、この積層膜をドライエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングすることにより、保護層108及び層間絶縁膜109を形成することができる。保護層108としては、例えば、SiOx層を使用することができる。保護層108の膜厚は、例えば50~300nm程度にする。また、層間絶縁膜109の材料としては、例えば、感光性樹脂を使用することができる。
次に、図1(e)を参照して、画素電極110の形成方法について説明する。
まず、スパッタ法により、画素電極110の材料を堆積させ、膜形成を行う。その後、この膜をウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法によってパターニングすることで、画素電極110を形成することができる。画素電極110の材料としては、例えば、ITO(酸化インジウム錫)を使用することができる。画素電極110の膜厚は、例えば50~200nm程度にする。
以上、図1(a)~(e)を参照して説明した工程を経て、実施形態1の液晶表示装置が備えるアクティブマトリクス基板を作製することができる。
(対向基板の製造工程)
次に、本実施形態の液晶表示装置が備える対向基板の製造方法について説明する。図2(a)~(c)は、実施形態1の液晶表示装置が備える対向基板の製造工程を示すフロー図である。
はじめに、図2(a)を参照して、ブラックマトリクス(BM)202、赤色のカラーフィルタ203R、緑色のカラーフィルタ203G、青色のカラーフィルタ203Bの形成方法について説明する。
BM202、並びに、赤色、緑色及び青色のカラーフィルタ203R、203G、203Bは、フォトリソグラフィ法を用いて、顔料を含む感光性樹脂をパターニングすることにより、形成することができる。形成する順番としては、BM202をガラス基板201上に形成してから、BM202で区画された領域に、赤色のカラーフィルタ203R、緑色のカラーフィルタ203G、及び、青色のカラーフィルタ203Bを順次形成すればよい。このようにして、それぞれ、赤色のカラーフィルタ203R、緑色のカラーフィルタ203G、及び、青色のカラーフィルタ203Bをガラス基板201上に配置することができる。
次に、図2(b)を参照して、対向電極204の形成方法について説明する。
まず、スパッタ法により、対向電極204の材料を堆積させ、膜形成を行う。その後、この膜をウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法によってパターニングすることで、対向電極204を形成することができる。対向電極204の材料としては、例えば、酸化インジウム錫(ITO)が挙げられる。対向電極204の膜厚は、例えば50~200nm程度にする。
次に、図2(c)を参照して、フォトスペーサ205の形成方法について説明する。
フォトスペーサ205は、フォトリソグラフィ法を用いて、感光性樹脂をパターニングすることにより、形成することができる。
以上、図2(a)~(c)を参照して説明した工程を経て、実施形態1の液晶表示装置が備える対向基板を作製することができる。
(パネル作製工程)
ここからは、上述した工程により作製したアクティブマトリクス基板及び対向基板を貼り合わせる工程と、液晶の封入工程とについて説明する。
まず、アクティブマトリクス基板及び対向基板のそれぞれの表面に、印刷法により、配向膜を形成する。配向膜の材料としては、例えば、ポリイミド樹脂を使用することができる。
次に、アクティブマトリクス基板及び対向基板のいずれかに対して、印刷法により、シール材を配置してから、液晶を滴下する。その後、アクティブマトリクス基板及び対向基板を貼り合わせる。
次に、ダイシングにより、上述の工程で貼り合わせた基板を分断する。このようにして、本実施形態の液晶表示装置が備える液晶表示パネルを作製することができる。
その後、上述の工程で作製した液晶表示パネルに対して、駆動装置等の一般的な部材を実装することにより、本実施形態の液晶表示装置を作製することができる。
なお、上述の工程では、走査配線がTi/Al/Tiで構成された積層構造を有する場合について説明したが、走査配線は、Cu/Tiで構成された積層構造を有していてもよい。同様に、ドレイン電極も、Cu/Tiで構成された積層構造を有していてもよい。
また、BM202、赤色のカラーフィルタ203R、緑色のカラーフィルタ203G、及び、青色のカラーフィルタ203Bは、対向基板に形成せず、アクティブマトリクス基板に形成してもよい。
更に、本発明の表示装置は、液晶表示装置に限定されず、液晶表示装置以外の表示装置に適用することもできる。
実施形態2
本実施形態では、TFTのチャネル層を保護するための層(チャネル保護層)が設けられる。図3(a)~(e)は、実施形態2の液晶表示装置が備えるアクティブマトリクス基板の製造工程を示すフロー図である。以下、チャネル保護層を備えるアクティブマトリクス基板の製造工程について説明する。
まず、図1(a)及び図1(b)を参照して説明した方法により、図3(a)及び図3(b)に示すように、ガラス基板101上に、走査配線102、絶縁層103及び酸化物半導体層104を形成する。その後、スパッタ法により、チャネル保護層121の材料を堆積させ、膜形成を行った後、その膜をドライエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングする。このようにして、図3(b)に示すように、チャネル保護層121を形成することができる。チャネル保護層121の材料としては、例えば、SiOを使用することができる。チャネル保護層121の膜厚は、例えば20~500nm程度にする。
その後、図1(c)~(e)を参照して説明した方法により、図3(c)~(e)に示した工程を行うことで、チャネル保護膜121を備えるアクティブマトリクス基板を作製することができる。このように、チャネル保護層121を設けることにより、酸化物半導体層104が製造工程中に受けるダメージを低減することができ、また、TFTの信頼性を高めることができる。また、製造工程中における酸化物半導体層104からの酸素の脱離を抑制することができる。
実施形態2の液晶表示装置は、チャネル保護層121を備える点以外は、実施形態1の液晶表示装置と同様の構成を有するものであることから、対向基板の製造工程以降の説明については省略する。
(TFT特性の組成比依存性)
In、Al、Zn及びOを含む酸化物半導体において、Alの原子組成比率が大きくなり、Inの原子組成比率が小さくなると、移動度が低下する傾向にある。図4に、Al、In、Zn及びOを含む酸化物半導体の組成と移動度との関係を示している。TFTが充分な電気特性を発揮するためには、移動度が0.1cm/Vs以上であることが望ましい。複数の試験結果から、酸化物半導体に含まれるAlの原子組成比率が、Al/(In+Al+Zn)≦0.5を満たす場合、酸化物半導体の移動度が0.1cm/Vs以上になることが分かった。また、酸化物半導体に含まれるAlの原子量組成比がAl/(In+Al+Zn)≦0.5を満たすとき、酸化物半導体の抵抗率は、10Ω・cm以上であった。より望ましくは、酸化物半導体に含まれるAlの原子組成比率が0.01≦Al/(In+Al+Zn)≦0.5を満たすことである。
移動度が0.1cm/Vs以上あれば、電子ペーパー等の駆動周波数の低い表示装置等の電子デバイスには十分適用可能である。しかしながら、液晶ディスプレイ等の動画表示を目的とした表示装置を作製するには、実際には典型的なa-Si(アモルファスシリコン)TFTの移動度(0.5cm/Vs程度)を超えることが要求される。それには、本発明の酸化物半導体中のAlの原子組成比率を0.01≦Al/(In+Al+Zn)≦0.35とすればよいことがわかった。
典型的なマイクロクリスタルシリコンTFTの移動度(2.0cm/Vs程度)を超える移動度を実現することができれば、ゲートドライバやソースドライバ等の駆動回路の一部を表示装置に内蔵することにより、表示装置のコストを低減することができる。そのためには、本発明の酸化物半導体中のAlの原子組成比率を0.01≦Al/(In+Al+Zn)≦0.25とすればよいことがわかった。
典型的な低分子型有機ELに求められるTFTの移動度(5.0cm/Vs程度)を超える移動度を実現することができれば、低分子型有機ELディスプレイを作製することができる。そのためには、本発明の酸化物半導体中のAlの原子組成比率を0.01≦Al/(In+Al+Zn)≦0.12とすればよいことがわかった。
典型的な高分子型有機ELに求められるTFTの移動度(10.0cm/Vs程度)を超える移動度を実現することができれば、高分子型有機ELディスプレイを作製することができる。そのためには、本発明の酸化物半導体中のAlの原子組成比率を0.01≦Al/(In+Al+Zn)≦0.1とすればよいことがわかった。
酸素充填率が大きくなるとキャリア濃度が低下するため移動度が低下する傾向にある。上述したように、TFTが十分な電気特性を発揮するためには移動度が0.1cm/Vs以上であることが望ましく、そのためには、図5に示すように、酸化物半導体の原子組成比率を(In)(Si)(Zn)(O)と定義したときに、Oの原子組成比率が、d≦(3a/2+3b/2+c)×0.95を満たすことが望ましい。
酸素充填率が小さくなるとキャリア濃度が増加するためオフ電流が増加する傾向にある。TFTが十分な電気特性を発揮するためにはオフ電流は1.0×10-11A以下であることが望ましく、そのためには、図6に示すように、酸化物半導体の原子組成比率を(In)(Si)(Zn)(O)と定義したときに、Oの原子組成比率が、d≧(3a/2+3b/2+c)×0.55を満たすことが望ましい。なお、「オフ電流」とは、走査配線に-10Vの電圧を印加した時の信号配線とドレイン電極との間を流れる電流値である。
酸化物半導体材料としてAlを用いると、酸素原子が引き抜かれにくくなるため、オフ電流を低減することができ、良好なTFT特性を得ることができる。但し、Alの成分比が大きくなりすぎると酸素濃度が高くなりAlが絶縁膜であることからも分かるように、移動度が低下するため、チャネル層として用いることが困難となる。なお、酸化物半導体から酸素が引き抜かれる要因としては、製造プロセス中のドライエッチング、CVD成膜時のプラズマの影響が考えられる。酸素濃度の増減によりキャリアとしての電子濃度が増減するため移動度及びオフ電流が変化することになる。
図7は、エッチングレートのZn成分比率依存性、すなわち酸化物半導体のZn成分比率とエッチング速度の関係を示すグラフであり、エッチャントにシュウ酸を用い、室温(R.T.)で測定したものである。なお、エッチャントが異なったり、温度が異なる場合にエッチレートは変わるが、Znの成分比率が高くなるとエッチングされやすくなるという傾向は変わらない。図7に示すように、Znの成分比率によって、ウェットエッチング時のエッチレートが変わっている。エッチレートが速すぎると、膜厚にもよるがエッチング時間が短くなりすぎて、特に装置で処理する場合は制御できなくなるおそれがある。逆に、エッチレートが遅すぎると、エッチング時間が長くなりすぎるため、特に生産を考えた場合は処理能力という点で問題になる。上記理由により、エッチレートを300~1000Å/min程度にするために、酸化物半導体に含まれるZnの原子組成比率は0.04≦Zn/(In+Al+Zn)≦0.15を満たすことが好ましい。
(酸化物半導体の組成の確認方法)
酸化物半導体の組成を確認する方法としては、オージェ電子分光法(AES)、X線光電子分光法(XPS)等が挙げられる。本実施形態では、AES分析装置(JEOL社製、型番JAMP-9500F)を用いて、酸化物半導体層104の表面から深さ約20nmの位置における構成原子の組成を確認した。AES分析の測定条件は、電子線照射条件:5kV、5nA、試料:75deg傾斜、中和条件:Arイオン10eV、1μA、検出器エネルギー分解能:dE/E=0.35%、検出エネルギーステップ:1.0eVとし、Al、In、Zn及びOの各構成原子について検出ピークを求めた。
ここで、AES分析の原理について説明する。AES分析は、試料測定箇所に電子ビームを照射し、表面から放出されるオージェ電子の運動エネルギーと検出強度からスペクトルを得るものである。スペクトルのピーク位置や形状は元素固有のものであるため、ピーク位置や形状から元素を特定し、スペクトルの強度(振幅)から材料中の元素濃度を算出することで元素分析を行う。更に、スペクトルのピーク位置や形状は、原子の結合状態についても固有のものであるため、各元素の化学結合状態(酸化状態等)の分析も可能である。
オージェ電子は、検出される膨大な電子量の中のごく一部分であるために、低周波成分のバックグランドにより検出量の精度が影響を受ける。そこで、一般的に行われるように、スペクトルを微分して低周波成分のバックグランドを除去した上で、各元素のピーク強度から各元素固有の感度係数(装置付属の純元素の値を使用)を用いて組成比を算出した。
また、各元素のピーク強度や形状は、化学結合状態が大きく変わると変化するため、組成比を高い精度で求めるには感度係数も補正することが望ましい。そこで組成比算出に際して、ラザフォード後方散乱分析(RBS:Rutherford Backscattering Spectrometry)及び粒子励起X線分析(PIXE:Particle Induced X-ray Emission)を行い、得られた値を用いて各元素の感度係数を補正した。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、2009年9月11日に出願された日本国特許出願2009-210712号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
101、201:ガラス基板
102a、102b、102c:走査配線層
102:走査配線
103:絶縁層
104:酸化物半導体層
106a、106b:信号配線層
106:信号配線
107a、107b:ドレイン電極層
107:ドレイン電極
108:保護層
109:層間絶縁膜
110:画素電極
121:チャネル保護層
202:ブラックマトリクス(BM)
203R、203G、203B:カラーフィルタ(CF)
204:対向電極
205:フォトスペーサ

Claims (12)

  1. 薄膜トランジスタ用の酸化物半導体であって、
    該酸化物半導体は、Al、In、Zn及びOを構成原子として含むことを特徴とする酸化物半導体。
  2. 前記酸化物半導体に含まれるAlの原子組成比率は、0.01≦Al/(In+Al+Zn)≦0.5を満たすことを特徴とする請求項1記載の酸化物半導体。
  3. 前記酸化物半導体に含まれるAlの原子組成比率は、0.01≦Al/(In+Al+Zn)≦0.35を満たすことを特徴とする請求項1記載の酸化物半導体。
  4. 前記酸化物半導体に含まれるAlの原子組成比率は、0.01≦Al/(In+Al+Zn)≦0.25を満たすことを特徴とする請求項1記載の酸化物半導体。
  5. 前記酸化物半導体に含まれるAlの原子組成比率は、0.01≦Al/(In+Al+Zn)≦0.12を満たすことを特徴とする請求項1記載の酸化物半導体。
  6. 前記酸化物半導体に含まれるAlの原子組成比率は、0.01≦Al/(In+Al+Zn)≦0.1を満たすことを特徴とする請求項1記載の酸化物半導体。
  7. 前記酸化物半導体に含まれるZnの原子組成比率が0.04≦Zn/(In+Al+Zn)≦0.15を満たすことを特徴とする請求項1記載の酸化物半導体。
  8. 前記酸化物半導体の原子組成比率を(In)(Si)(Zn)(O)と定義したときに、
    該酸化物半導体に含まれるOの原子組成比率は、d≦(3a/2+3b/2+c)×0.95を満たすことを特徴とする請求項1~7のいずれかに記載の酸化物半導体。
  9. 前記酸化物半導体の原子組成比率を(In)(Si)(Zn)(O)と定義したときに、
    該酸化物半導体に含まれるOの原子組成比率は、d≧(3a/2+3b/2+c)×0.55を満たすことを特徴とする請求項1~8のいずれかに記載の酸化物半導体。
  10. 前記酸化物半導体の抵抗率は、10Ω・cm以上を満たすことを特徴とする請求項1~9のいずれかに記載の酸化物半導体。
  11. 請求項1~10のいずれかに記載の酸化物半導体で形成されたチャネル層を有することを特徴とする薄膜トランジスタ。
  12. 請求項11記載の薄膜トランジスタを備えることを特徴とする表示装置。
PCT/JP2010/057185 2009-09-11 2010-04-22 酸化物半導体、薄膜トランジスタ及び表示装置 WO2011030582A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/394,343 US20130099227A1 (en) 2009-09-11 2010-04-22 Oxide semiconductor, thin film transistor, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009210712 2009-09-11
JP2009-210712 2009-09-11

Publications (1)

Publication Number Publication Date
WO2011030582A1 true WO2011030582A1 (ja) 2011-03-17

Family

ID=43732259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057185 WO2011030582A1 (ja) 2009-09-11 2010-04-22 酸化物半導体、薄膜トランジスタ及び表示装置

Country Status (2)

Country Link
US (1) US20130099227A1 (ja)
WO (1) WO2011030582A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
WO2013115051A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
KR101299952B1 (ko) * 2011-10-13 2013-08-26 부산대학교 산학협력단 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법
WO2013137045A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 半導体装置およびその製造方法
CN111106093A (zh) * 2019-12-30 2020-05-05 深圳第三代半导体研究院 一种接触电阻率和沟道迁移率的测试结构和测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299952B1 (ko) * 2011-10-13 2013-08-26 부산대학교 산학협력단 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
WO2013115051A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
CN104094386A (zh) * 2012-01-31 2014-10-08 夏普株式会社 半导体装置及其制造方法
US9214533B2 (en) 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
TWI550877B (zh) * 2012-01-31 2016-09-21 夏普股份有限公司 半導體裝置之製造方法
WO2013137045A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 半導体装置およびその製造方法
CN104170069A (zh) * 2012-03-12 2014-11-26 夏普株式会社 半导体器件及其制造方法
CN111106093A (zh) * 2019-12-30 2020-05-05 深圳第三代半导体研究院 一种接触电阻率和沟道迁移率的测试结构和测试方法
CN111106093B (zh) * 2019-12-30 2021-07-20 深圳第三代半导体研究院 一种接触电阻率和沟道迁移率的测试结构和测试方法

Also Published As

Publication number Publication date
US20130099227A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
WO2011030582A1 (ja) 酸化物半導体、薄膜トランジスタ及び表示装置
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
Hirao et al. Bottom-gate zinc oxide thin-film transistors (ZnO TFTs) for AM-LCDs
WO2011001715A1 (ja) 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
KR102244511B1 (ko) 반도체 장치
JP2022003691A (ja) 半導体装置
US8461630B2 (en) Semiconductor device and manufacturing method thereof
TWI538218B (zh) 薄膜電晶體
WO2011013682A1 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN105280717B (zh) Tft及其制作方法、阵列基板及显示装置
JP5795551B2 (ja) 電界効果型トランジスタの製造方法
EP2533293A1 (en) Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor
JP2014013892A (ja) 薄膜トランジスタ
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ
CN103109373B (zh) 显示装置用薄膜半导体装置及其制造方法
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
WO2011027591A1 (ja) 酸化物半導体、薄膜トランジスタ及び表示装置
US20210018780A1 (en) Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom
WO2011024501A1 (ja) 酸化物半導体、薄膜トランジスタ及び表示装置
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법
CN107180875A (zh) 一种薄膜晶体管及其制作方法
WO2022009823A1 (ja) 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
CN112088432B (zh) 含有氧化物半导体层的薄膜晶体管

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10815180

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10815180

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13394343

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP