CN103109373B - 显示装置用薄膜半导体装置及其制造方法 - Google Patents

显示装置用薄膜半导体装置及其制造方法 Download PDF

Info

Publication number
CN103109373B
CN103109373B CN201180041844.5A CN201180041844A CN103109373B CN 103109373 B CN103109373 B CN 103109373B CN 201180041844 A CN201180041844 A CN 201180041844A CN 103109373 B CN103109373 B CN 103109373B
Authority
CN
China
Prior art keywords
layer
channel
protective layer
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180041844.5A
Other languages
English (en)
Other versions
CN103109373A (zh
Inventor
林宏
川岛孝启
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Joled Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN103109373A publication Critical patent/CN103109373A/zh
Application granted granted Critical
Publication of CN103109373B publication Critical patent/CN103109373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的显示装置用薄膜半导体装置（10）包括：基板（1）；形成于基板上的栅电极（2）；形成于栅电极上的栅极绝缘膜（3）；形成于栅极绝缘膜上，且在表面具有凸形状的沟道层（4）；形成于沟道层的凸形状之上，且包括含有硅、氧及碳的有机材料的沟道保护层（5）；界面层（6），形成于沟道层的凸形状的上面与沟道保护层之间的界面，含有碳作为主要成分，作为其主要成分的碳是来源于所述有机材料的碳；和源电极（8s）及漏电极（8d），沿着沟道保护层的端部的上部及侧部、与沟道保护层的侧部相连的界面层的侧部、与界面层的侧部相连的沟道层的凸形状的侧部、以及与沟道层的凸形状的侧部相连的沟道层的上部而形成。

Description

显示装置用薄膜半导体装置及其制造方法
技术领域
本发明涉及显示装置用薄膜半导体装置及其制造方法，尤其涉及沟道保护型显示装置用薄膜半导体装置及其制造方法。
背景技术
近年，作为替代液晶显示器的下一代平板显示器之一的利用有机材料的EL（Electroluminescence）的有机EL显示器受到注目。在有机EL显示器等有源矩阵方式的显示装置中，使用称为薄膜晶体管（TFT：ThinFilmTransistor）的显示装置用薄膜半导体装置（以下也简记作“薄膜半导体装置”）。
尤其是，有机EL显示器，与电压驱动型的液晶显示器不同，是电流驱动型的显示器件，加快研发作为有源矩阵方式的显示装置的驱动电路而具有优异的导通截止特性的薄膜半导体装置。
此外，要求显示器件的大画面化及低成本化，作为薄膜半导体装置，通常使用能低成本化的、栅电极形成于比沟道层更靠基板侧的底栅型的薄膜半导体装置。
该底栅型的薄膜半导体装置大致分为如下两种：对成为电流的传导路径的沟道层进行蚀刻处理的沟道蚀刻型的薄膜半导体装置；和保护沟道层免受蚀刻处理影响的沟道保护型（蚀刻阻挡型）的薄膜半导体装置。
与沟道保护型的薄膜半导体装置相比，沟道蚀刻型的薄膜半导体装置能够减少光刻工序数，具有制造成本低的优点。
另一方面，沟道保护型的薄膜半导体装置能够防止由于蚀刻处理对沟道层的损伤，能够抑制在基板面内特性偏差的增大。另外，沟道保护型的薄膜半导体装置能够使沟道层更加薄膜化，能够降低寄生电阻成分而使导通特性提高，因此有利于高精细化。
因此，沟道保护型的薄膜半导体装置适合例如使用有机EL元件的电流驱动型有机EL显示装置中的薄膜半导体装置，虽然与沟道蚀刻型的薄膜半导体装置相比，即使制造成本增加，但尝试在有机EL显示装置的像素电路中采用（例如非专利文献1）。
此外，作为实现优异导通特性的沟道保护型的薄膜半导体装置，提出了将沟道层做成凸形状的构造的薄膜半导体装置（例如专利文献1）。根据专利文献1公开的技术，在成为电流路径的沟道层的凸形状的下部，在电流经由沟道层的凸形状的两侧的下部在源电极漏电极之间流动时，由于沟道层的凸形状的两侧的下部形成为膜厚比沟道层的凸形状的上部薄，因此能够减小沟道层的垂直方向的电阻成分。因此，能够将沟道层的凸形状的下部中的横截电阻抑制得低，能够使导通电流增加。此外，沟道层的凸形状的上部在源电极与漏电极之间成为电阻。由此，抑制在源电极与漏电极之间的背沟道（backchannel）中的电荷移动。
另一方面，作为实现了成本降低的沟道保护型的薄膜半导体装置，提出了将沟道保护层做成涂敷型绝缘膜的薄膜半导体装置（例如专利文献2）。在专利文献2公开了使用含有所希望的材料的液体通过湿式工艺涂敷、形成构成薄膜半导体装置的功能层的方法。根据该方法，与以往的通过用CVD、溅射在真空下进行的处理来形成功能层的方法相比，生产率变高，能够降低显示装置的制造成本。
专利文献1:美国专利第6794682号说明书
专利文献2:日本专利第3725169号公报
非专利文献1:T.Araietal.,SID07Digest,(2007)p1370
发明内容
但是，专利文献1公开的技术，只不过是将沟道层的凸形状的上部用作电阻来抑制电荷的移动，因此只不过是在作为电阻来抑制电荷的移动的范围内，抑制在源电极与漏电极之间的在背沟道的电荷移动。
即，在作为沟道保护层而使用例如氧化硅膜等无机材料通过CVD、溅射使沟道保护层堆积，使用湿式蚀刻或干式蚀刻形成所希望的图案的情况下，在沟道保护层存在正的固定电荷。因此，由固定电荷对位于沟道保护层的下层的沟道层（沟道保护层与沟道层的界面附近）施加微弱的电压（Vf）。在该情况下，若由固定电荷引起的电压（Vf）成为沟道层的背沟道的阈值电压（Vbc）以上，则在TFT截止时，寄生晶体管工作而经由沟道层的背沟道流过泄漏电流，截止特性恶化。
因此，在专利文献1公开的技术中，即使能够通过凸形状使截止电流降低，也存在无法大幅度降低到甚至超越作为电阻的极限的问题。
此外，通过本发明人的研究发现，如专利文献2公开的技术，在作为沟道保护层而使用例如含有SOG（SPINONGLASS）等有机物质的材料形成为所希望的图案的情况下，形成沟道保护层的有机材料也在所希望的图案以外的位置作为残渣而残留。
在该情况下，有机材料的残渣作为阻止载流子移动的寄生电阻发挥作用，因此导通电流就会降低。而且，有机材料的残渣的厚度在存在于基板上的各个薄膜半导体装置中未必一定是均匀的，因此存在薄膜半导体装置中的导通特性的偏差显著增大的问题。结果，失去了特性偏差小的沟道保护型薄膜半导体装置的优点。
此外，在沟道保护层存在很多来源于有机材料的固定电荷。因此，存在由固定电荷导致经由沟道层的背沟道而泄漏电流流动，截止特性恶化的问题。
如此，专利文献1及专利文献2公开的技术虽然分别具有使导通电流增大的作用和使成本降低的作用，但是与此同时，存在使截止电流增大的副作用、和使导通电流降低、使特性偏差增大的副作用。
因此，在以往的技术中，在包括涂敷型沟道保护层的沟道保护型的薄膜半导体装置中，存在难以实现既降低制造成本、又具有优异的导通截止特性的薄膜半导体装置的问题。
因此，本发明是鉴于上述课题而完成的，其目的在于提供一种显示装置用薄膜半导体装置及其制造方法，在沟道保护型的半导体装置构造中，能够使导通截止特性提高。
为了达到上述目的，本发明的薄膜半导体装置的一方案，包括：基板；栅电极，形成于所述基板上；栅极绝缘膜，形成于所述栅电极上；沟道层，形成于所述栅极绝缘膜上，在表面具有凸形状；沟道保护层，形成于所述沟道层的凸形状之上，包括含有硅、氧及碳的有机材料；界面层，形成于所述沟道层的凸形状的上面与所述沟道保护层之间的界面，包括碳为主要成分，作为其主要成分的碳是来源于所述有机材料的碳；和源电极及漏电极，沿着所述沟道保护层的端部的上部及侧部、与所述沟道保护层的侧部相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧部、以及与所述沟道层的所述凸形状的侧部相连的所述沟道层的上部而形成。
根据本发明，能够实现能够作为电阻超过层的极限而使截止电流降低、又能够使导通电流提高的显示装置用薄膜半导体装置。
附图说明
图1是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的结构的剖面图。
图2A是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的基板准备工序的剖面图。
图2B是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的栅电极形成工序的剖面图。
图2C是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的栅极绝缘膜形成工序的剖面图。
图2D是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的沟道层形成工序的剖面图。
图2E是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的沟道保护层涂敷工序的剖面图。
图2F是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的沟道保护层的预烘烤工序的剖面图。
图2G是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的沟道保护层的曝光及显影工序的剖面图。
图2H是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的沟道保护层的后烘烤工序的剖面图。
图2I是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的蚀刻工序（第1阶段）的剖面图。
图2J是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的蚀刻工序（第2阶段）的剖面图。
图2K是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的接触层形成工序的剖面图。
图2L是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的源极漏极金属膜形成工序的剖面图。
图2M是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的接触层图案形成工序以及源电极及漏电极图案形成工序的剖面图。
图3A是由本发明的第1实施方式的显示装置用薄膜半导体装置的制造方法制作的显示装置用薄膜半导体装置10中的由图2K的虚线所包围的区域A的截面TEM像。
图3B是用于说明由图3A的虚线所包围的区域B的截面构造的示意图。
图4是本发明的第1实施方式的变形例的显示装置用薄膜半导体装置的剖面图。
图5是表示构成图4所示的变形例的显示装置用薄膜半导体装置的膜中所含的碳及硫的浓度分布的图。
图6A是用于说明以往例的显示装置用薄膜半导体装置100的作用的图。
图6B是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置10的第1作用效果的图。
图7A是用于说明比较例的显示装置用薄膜半导体装置200的作用的图。
图7B是由图7A的虚线所包围的区域D的截面TEM像。
图7C是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置10的第2作用效果的图。
图8A是表示比较例的显示装置用薄膜半导体装置100中漏极电流Ids对于栅极电压Vgs的对数的变化的图。
图8B是表示本发明的第1实施方式的显示装置用薄膜半导体装置100中漏极电流Ids对于栅极电压Vgs的对数的变化的图。
图9A是表示漏极电流Ids对于栅极电压Vgs的对数的变化的图。
图9B是表示漏极电流Ids对于漏极电压Vds的对数的变化的图。
图10A是示意性表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的蚀刻工序的剖面图。
图10B是示意性表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的氧等离子体处理工序的剖面图。
图10C是示意性表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的接触层形成工序的剖面图。
图10D是示意性表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的源极漏极金属膜形成工序的剖面图。
图10E是示意性表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的接触层图案形成工序以及源电极及漏电极图案形成工序的剖面图。
图11是表示以往例、本发明的第1及第2实施方式的显示装置用薄膜半导体装置中的IR光谱的图。
图12A是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置10的作用（背沟道）的图。
图12B是用于说明本发明的第2实施方式的显示装置用薄膜半导体装置10A的作用的图。
图13A是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置10的作用（载流子捕获）的图。
图13B是用于说明本发明的第2实施方式的显示装置用薄膜半导体装置10A的作用的图。
图14是表示在本发明的第1及第2实施方式的显示装置用薄膜半导体装置10、10A中施加了应力时的阈值电压的偏移量的图。
图15是表示本发明的第1及第2实施方式的显示装置用薄膜半导体装置10、10A中的电流电压特性的图。
图16A是示意性表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的蚀刻工序的剖面图。
图16B是示意性表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的烘烤工序（第2烘烤工序）的剖面图。
图16C是示意性表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的接触层形成工序的剖面图。
图16D是示意性表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的源极漏极金属膜形成工序的剖面图。
图16E是示意性表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的接触层图案形成工序以及源电极及漏电极图案形成工序的剖面图。
图17是示意性表示本发明的第4实施方式的显示装置用薄膜半导体装置10C的结构的剖面图。
图18是本发明的实施方式的有机EL显示器的局部剖切立体图。
图19是表示使用了本发明的实施方式的显示装置用薄膜半导体装置的像素的电路结构的图。
具体实施方式
本发明的显示装置用薄膜半导体装置的一方案，包括：基板；栅电极，形成于所述基板上；栅极绝缘膜，形成于所述栅电极上；沟道层，形成于所述栅极绝缘膜上，在表面具有凸形状；沟道保护层，形成于所述沟道层的凸形状之上，包括含有硅、氧及碳的有机材料；界面层，形成于所述沟道层的凸形状的上面与所述沟道保护层之间的界面，包括碳为主要成分，作为其主要成分的碳是来源于所述有机材料的碳；和源电极及漏电极，沿着所述沟道保护层的端部的上部及侧部、与所述沟道保护层的侧部相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧部、以及与所述沟道层的所述凸形状的侧部相连的所述沟道层的上部而形成。
根据本方案，由于在沟道层的凸形状与沟道保护层之间形成包含碳为主要成分的界面层，因此能够使在沟道层的背沟道的载流子迁移率降低，并能使从沟道保护层向沟道层的固定电荷的移动降低。由此，能够抑制截止时的泄漏电流，因此能够提高截止特性。
而且，根据本方案，通过沟道层的凸形状，该凸形状的两侧的膜厚小于凸形状的膜厚，因此能够减薄源电极的下部及漏电极的下部中的沟道层的膜厚。因此，能够降低在从源电极及漏电极经由沟道层的凸部两侧的下部而流动的电流路径（前向路径）的横截电阻，因此能够使导通电流增加。
而且，在本发明的显示装置用薄膜半导体装置的一方案中，优选，还包括2个接触层，所述2个接触层形成于所述沟道保护层的端部的上面及侧面、与所述沟道保护层的侧面相连的所述界面层的侧面、与所述界面层的侧面相连的所述沟道层的凸形状的侧面、以及与所述沟道层的所述凸形状的侧面相连的所述沟道层的上面，所述源电极形成于所述2个接触层中的一方上，所述漏电极形成于所述2个接触层中的另一方上。
此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述沟道层的凸形状的两侧的下部成为所述源电极及所述漏电极与所述沟道层之间的电荷的移动路径。
此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述沟道层的凸形状部分的膜厚与所述沟道层的凸形状的两侧的下部的膜厚的膜厚差为2nm以上。此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述沟道保护层的宽度与所述沟道层的凸形状的上部的上面的宽度相同。
此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层所含的碳的浓度为所述沟道层所含的作为杂质的碳的浓度的50倍以上。此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层所含的碳的浓度为5×1020atoms／cm3以上。
根据这些构成，能够使降低界面层的上述载流子迁移率的效果切实地显现。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述有机材料含有硫。
根据本方案，通过界面层所含的硫，能使上述载流子迁移率进一步降低。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层所含的硫的浓度为所述沟道层所含的作为杂质的硫的浓度的100倍以上。此外，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层所含的硫的浓度为5×1019atoms／cm3以上。
根据本方案，能够使降低界面层的上述载流子迁移率的效果切实地显现。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层的比电阻为2×106Ω·cm以上。
根据本方案，能够提高界面层的绝缘性，因此能够使界面层中的上述载流子迁移率进一步降低。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述界面层的厚度为1nm以上且5nm以下。
根据本方案，在形成包含碳为主要成分的沟道保护层时，能够形成膜厚为1nm～5nm左右的界面层。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述沟道层包括：第1沟道层，凸形状的下部由多晶半导体层构成；和第2沟道层，形成于所述第1沟道层上，由非晶质半导体层构成，在表面具有凸形状。
根据本方案，能够用第1沟道层使导通特性提高，能够用第2沟道层使截止特性提高，因此能够实现导通截止特性更优异的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的一方案中，优选，所述多晶半导体层是多晶硅，所述非晶质半导体层是非晶硅。而且，本发明的显示装置用薄膜半导体装置的一方案中，所述多晶半导体层可以包括平均粒径为10nm～50nm的微晶半导体层。
此外，本发明的显示装置用薄膜半导体装置的制造方法的一方案，包括：第1工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，在所述栅电极上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上形成沟道层；第5工序，在所述沟道层上涂敷含有硅、氧及碳的有机材料而形成沟道保护层；第6工序，通过对所述沟道保护层烘烤，在所述沟道层与所述沟道保护层之间的界面形成界面层，所述界面层含有碳作为主要成分，作为其主要成分的碳是来源于所述有机材料的碳；第7工序，用预定的蚀刻方法蚀刻所述沟道保护层及所述沟道层以残留所述沟道层的沟道区域，由此在所述沟道层形成凸形状，并使所述沟道保护层残留在所述沟道层的凸形状之上；和第8工序，沿着所述沟道保护层的端部的上部及侧部、与所述沟道保护层的侧部相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧部、以及与所述沟道层的所述凸形状的侧部相连的所述沟道层的上部形成源电极及漏电极。
根据本方案，由于在沟道层的凸形状与沟道保护层之间形成包含碳为主要成分的界面层，因此能够使在沟道层的背沟道的载流子迁移率降低，并能使从沟道保护层向沟道层的固定电荷的移动降低。由此，能够抑制截止时的泄漏电流。
而且，根据本方案，通过沟道层的凸形状，该凸形状的两侧的膜厚小于凸形状的膜厚，因此能够减薄源电极的下部及漏电极的下部中的沟道层的膜厚。因此，能够降低在从源电极及漏电极经由沟道层的凸部两侧的下部而流动的电流路径（前向路径）的横截电阻，因此能够使导通电流增加。
而且，根据本方案，通过蚀刻除去源电极与沟道层之间及漏电极与沟道层之间的界面层，在源电极与沟道层之间及漏电极与沟道层之间不存在界面层。由此，不会阻碍从源电极及漏电极流经沟道层的凸部两侧的下部而流动的电流路径上的载流子移动。因此，能够降低横截电阻，所以能够使导通电流增加。
而且，通过蚀刻能够在基板面内均匀地除去界面层，因此能够降低在基板面内的显示装置用薄膜半导体装置的导通特性的偏差。
如此，根据本方案的制造方法，能够得到导通特性及截止特性优异、且无导通特性偏差的可靠性高的显示装置用薄膜半导体装置。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，所述预定的蚀刻方法是干式蚀刻。
如此，通过使用干式蚀刻，能够容易除去界面层。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，在所述第7工序与所述第8工序之间包括如下工序：在所述沟道保护层的端部的上面及侧面、与所述沟道保护层的侧面相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧面、以及与所述沟道层的所述凸形状的侧面相连的所述沟道层的上面，形成2个接触层，在所述第8工序中，所述源电极形成于所述2个接触层中的一方上，所述漏电极形成于所述2个接触层中的另一方上。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，包括在从所述第6工序到所述第8工序之间的任一阶段对所述沟道保护层进行氧等离子体处理的工序。
通常，与由氧化硅构成的沟道保护层相比，由有机材料构成的沟道保护层含有大量的固定电荷、捕获中心。
根据本方案，设有在第6工序～第8工序之间的任一阶段对沟道保护层进行氧等离子体处理的工序。即，在第6工序中通过沟道保护层的烘烤在沟道区域与沟道保护层之间的界面形成了界面层之后，对沟道保护层进行氧等离子体处理。
通过该氧等离子体处理，沟道保护层的有机成分被分解，氧原子插入构成沟道保护层的分子的骨架部分。由此，沟道保护层成为接近氧化硅膜的骨架和组成的膜。因此，从源电极向漏电极移动的电子被沟道保护层内的有机成分捕获的机会减少。结果，能够抑制阈值电压的偏移，使作为器件的可靠性提高。
此外，通过氧等离子体处理，能够分解沟道保护层的有机成分，因此能够使沟道保护层内的固定电荷减少。因此，能够抑制背沟道传导而抑制截止电流，所以能够使截止特性提高。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，所述氧等离子体处理将所述沟道保护层内的有机成分分解，使氧原子与所述沟道保护层所含的硅结合而成为氧化硅。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，所述氧等离子体处理在功率密度为3～30W／cm2、温度为50～350℃、压力为1～10Torr的范围进行。
由此，沟道保护层内的有机成分被分解，能够使沟道保护层为接近氧化硅膜的膜。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，包括在从所述第6工序到所述第8工序之间的任一阶段对所述沟道保护层进行第2烘烤处理的工序。
根据本方案，由于在第6工序～第8工序之间的任一阶段对沟道保护层进行第2烘烤处理，因此能够分解沟道保护层内的有机成分，能够使沟道保护层内的固定电荷减少。由此，能够抑制背沟道传导，因此能够抑制截止电流而使截止特性提高。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，包括在所述氧等离子体处理之前对所述沟道保护层进行第2烘烤处理的工序。
由此，能够防止沟道保护层中的急剧的组成变化、体积变化，能够防止在沟道保护层产生裂纹等。
而且，本发明的显示装置用薄膜半导体装置的制造方法的一方案中，优选，所述第2烘烤处理在温度为300～350℃的范围进行。
由此，沟道保护层内的有机成分被分解，能够使沟道保护层为接近氧化硅膜的膜。
（实施方式）
以下，参照附图说明本发明的实施方式的显示装置用薄膜半导体装置及其制造方法。
（第1实施方式）
首先，以下说明本发明的第1实施方式的显示装置用薄膜半导体装置10。
（显示装置用薄膜半导体装置的结构）
图1是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的结构的剖面图。
如图1所示，本发明的第1实施方式的显示装置用薄膜半导体装置10是沟道保护型的底栅型薄膜晶体管装置，包括：基板1、依次形成于基板1上方的栅电极2、栅极绝缘膜3、沟道层4及沟道保护层5，还包括：形成于沟道层4及沟道保护层5的界面的界面层6、形成于沟道层4上方的一对接触层7、一对源电极8s及漏电极8d。
以下，详细说明本实施方式的显示装置用薄膜半导体装置10的各结构要素。
基板1是例如由石英玻璃、无碱玻璃及高耐热性玻璃等玻璃材料构成的玻璃基板。另外，为了防止玻璃基板中所含的钠、磷等杂质进入沟道层4，可以在基板1上形成由硅氮化膜（SiNx）、氧化硅（SiOy）或硅氮氧化膜（SiOyNx）等构成的底涂层（undercoat）。此外，底涂层也起到在激光退火等高温热处理工艺中使对基板1的热影响缓和的作用。底涂层的膜厚例如为100nm～2000nm左右。
栅电极2由导电性材料或它们的合金等的单层构造或多层构造构成，例如使用钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钛（Ti）、铬（Cr）或钼钨（MoW）等在基板1上以预定形状进行图案形成。栅电极2的膜厚例如是20～500nm左右。
栅极绝缘膜3例如由氧化硅（SiOy）、氮化硅（SiNx）、硅氮氧化膜（SiOyNx）、氧化铝（AlOz）、氧化钽（TaOw）或其层叠膜等构成，形成在基板1及栅电极2之上，以覆盖形成有栅电极2的基板1。
在本实施方式中，作为沟道层4使用结晶硅薄膜，因此作为栅极绝缘膜3优选使用氧化硅。这是因为，欲维持TFT的良好的阈值电压特性，优选使沟道层4与栅极绝缘膜3之间的界面状态良好，为此适合使用氧化硅。栅极绝缘膜3的膜厚例如为50nm～300nm。
沟道层4是形成于栅极绝缘膜3上的半导体层，具有用栅电极2的电压控制载流子的移动的区域即沟道区域。在本实施方式中，沟道层4是通过将非晶硅（无定形晶硅）结晶而形成的多晶硅薄膜。另外，该多晶硅薄膜可以做成具有无定形硅和结晶硅的混晶构造的硅薄膜。此外，为了获得优异的导通特性，优选是至少沟道层4的预定的沟道区域由结晶硅的比例多的膜构成。
此外，沟道层4在表面具有凸形状（凸部）及平坦形状（平坦部）。在沟道层4中，平坦部的膜厚比凸部的膜厚（凸部的高度）薄。而且，沟道层4的凸部位于栅电极2的上方，其两端位于比栅电极2的两端更靠内侧的位置。即，栅电极2的栅极长（沟道长）比沟道层4的栅极长度方向的长度长。由此，沟道层4的凸部的两侧的下部、即沟道层4的平坦部成为源电极8s（漏电极8d）与沟道层4的沟道区域之间的电荷的移动路径。如此，沟道层4的平坦部中的栅电极2之上的区域是被薄膜化了的沟道区域。
另外，关于沟道层4的膜厚，凸部的膜厚与平坦部的膜厚的膜厚差为2nm以上左右，凸部的膜厚为20nm～100nm左右，平坦部的膜厚为10nm～90nm左右。例如，可以使凸部的膜厚为40nm、平坦部的膜厚为20nm。此外，沟道层4的多晶硅薄膜中的结晶硅的结晶粒径例如是5nm～1000nm左右。
沟道保护层5是保护沟道层4的沟道区域的保护膜，形成在沟道层4的凸形状之上。在本实施方式中，沟道保护层5作为在形成一对接触层7时的蚀刻处理时，用于防止沟道层4的沟道区域被蚀刻的沟道蚀刻阻挡（CES）层发挥作用。即，通过对接触层7进行图案形成时的蚀刻，蚀刻沟道保护层5的上部（未图示）。在此，沟道保护层5的膜厚（在沟道蚀刻未被蚀刻的部分）例如是300nm～1000nm。沟道保护层5的膜厚的下限根据沟道蚀刻的余裕量及抑制沟道保护层中的固定电荷的影响而决定。此外，沟道保护层5的上限根据抑制伴随台阶差的增大而导致的工艺可靠性降低而决定。
此外，沟道保护层5是由以含有包括硅、氧及碳的有机材料为主要成分的有机材料构成的有机材料层，不是以氧化硅、氮化硅等无机材料为主要成分的无机材料层。另外，沟道保护层5具有绝缘性，一对接触层7彼此没有电连接。
在本实施方式中，沟道保护层5可以通过对感光性涂敷型的有机材料进行图案形成并将其固化而形成。用于形成沟道保护层5的有机材料例如由有机树脂材料、界面活性剂、溶剂及感光剂构成。
作为有机树脂材料，可以使用由选自聚酰亚胺、丙烯酸，聚酰胺、聚酰胺酰亚胺、抗蚀剂及苯并环丁烯等中的1种或多种构成的感光性或非感光性的有机树脂材料。作为界面活性剂，可以使用由硅氧烷等硅化合物构成的界面活性剂。作为溶剂，可以使用丙二醇单甲醚乙酸酯或1,4-二噁烷等有机溶剂。此外，作为感光剂，可以使用重氮萘醌等正型感光剂。另外，感光剂含有碳及硫。
用于形成沟道保护层5的有机材料可以通过旋涂法等涂敷法而涂敷形成。或者，也可以通过液滴喷出法、或丝网印刷、胶版印刷（offset）等能够形成预定图案的印刷法等，选择性形成预定形状的有机材料。
界面层6是形成于沟道层4的凸形状的上面与沟道保护层5之间的界面的具有绝缘性的绝缘层。另外，界面层6的比电阻（电阻率）优选是2×106Ω·cm以上。界面层6是在沟道层4上形成沟道保护层5时生成的层，在沟道层4的表面层与沟道保护层5之间的界面生成。
此外，界面层6含有碳为主要成分，作为其主要成分的碳是来源于构成沟道保护层5的有机材料的碳。即，在作为界面层6的主要成分的碳中含有用于形成沟道保护层5的有机材料所含的碳。而且，在本实施方式中，在界面层6也含有硫。另外，关于界面层6的详细结构将后述。
一对接触层7由含有高浓度杂质的非晶质半导体层或含有高浓度杂质的多晶半导体层构成，隔着沟道保护层5形成于沟道层4的上方。此外，一对接触层7在沟道保护层5上隔开预定间隔而对向配置。
在本实施方式中，一对接触层7分别跨越从沟道保护层5的上面到沟道层4的平坦部而形成，形成为覆盖沟道保护层5的上面和侧面、界面层6的侧面及沟道层4的平坦部的上面。更具体而言，2个接触层7分别设于沟道层4的凸部的两侧，形成于沟道保护层5的端部的上面及侧面、与沟道保护层5的侧面相连的界面层6的侧面、与界面层6的侧面相连的沟道层4的凸部的侧面、以及与沟道层4的凸部的侧面相连的沟道层4的上面（平坦部的上面）。
此外，一对接触层7是例如在无定形硅掺杂有作为杂质的磷（P）的n型半导体层，是含有1×1019atm／cm3以上的高浓度的杂质的n＋层。各接触层7的膜厚可以为例如5nm～100nm。
一对源电极8s及漏电极8d沿着沟道保护层5的端部的上部及侧部、与沟道保护层5的侧部相连的界面层6的侧部、与界面层6的侧部相连的沟道层4的凸部的侧部以及与沟道层4的凸部的侧部相连的沟道层4的上部而形成。此外，一对源电极8s及漏电极8d分离设置。
在本实施方式中，一对源电极8s及漏电极8d形成于沟道层4的上方，分别形成于各接触层7上。即，源电极8s形成于一对接触层7中的一方接触层7上，漏电极8d形成于一对接触层7中的另一方接触层7上。
在本实施方式中，源电极8s及漏电极8d可以分别是由导电性材料或它们的合金等构成的单层构造或多层构造，例如由铝（Al）、钼（Mo）、钨（W）、铜（Cu）、钛（Ti）或铬（Cr）等材料构成。在本实施方式中，源电极8s及漏电极8d由MoW／Al／MoW的三层构造形成。另外，源电极8s及漏电极8d的膜厚例如为100nm～500nm左右。
本实施方式的显示装置用薄膜半导体装置10如以上这样构成。
（显示装置用薄膜半导体装置的制造方法）
以下，使用图2A～图2M说明本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法。图2A～图2M是示意性表示本发明的第1实施方式的显示装置用薄膜半导体装置10的制造方法中的各工序的结构的剖面图。
首先，如图2A所示，作为基板1而准备玻璃基板。另外，在形成栅电极2之前，可以通过等离子体CVD等在基板1上形成由硅氮化膜、硅氧化膜及硅氮氧化膜等构成的底涂层。
接着，如图2B所示，在基板1上形成预定形状的栅电极2。例如，可以在基板1上通过溅射形成由MoW构成的栅极金属膜，使用光刻法及湿式蚀刻法对栅极金属膜进行图案形成，从而形成预定形状的栅电极2。MoW的湿式蚀刻可以使用例如以预定的配比将磷酸（HPO4）、硝酸（HNO3）、醋酸（CH3COOH）及水混合而成的药液来进行。
接着，如图2C所示，覆盖形成有栅电极2的基板1形成栅极绝缘膜3。例如，通过等离子体CVD等形成由氧化硅构成的栅极绝缘膜3以覆盖栅电极2。作为氧化硅的成膜条件，例如可以通过以预定的浓度比导入硅烷气体（SiH4）和一氧化二氮（N2O）而成膜。
接着，如图2D所示，在栅极绝缘膜3上形成由结晶硅薄膜构成的沟道层4。
在该情况下，首先，在栅极绝缘膜3上，通过等离子体CVD等形成由无定形硅构成的非晶硅薄膜。作为非晶硅薄膜的成膜条件，例如可以通过以预定的浓度比导入硅烷气体（SiH4）和氢气（H2）而成膜。
其后，在从非晶硅薄膜脱氢的温度即400℃以上的温度下进行脱氢退火处理，之后用500℃～900℃的温度对非晶硅薄膜进行退火，使非晶硅薄膜结晶化。由此，可以在栅极绝缘膜3上形成由结晶硅薄膜构成的沟道层4。
在本实施方式中，通过使用准分子激光器的激光退火来进行非晶硅薄膜的结晶化。另外，作为结晶化的方法，也可以采用使用波长为370～900nm左右的脉冲激光器的激光退火法、使用波长为370～900nm左右的连续振荡激光器的激光退火法、使用急速热处理（RTP）或CVD的直接生长等方法而结晶化。
接着，如图2E所示，通过预定的涂敷方式，涂敷用于形成沟道保护层5的预定的有机材料，在沟道层4上形成沟道保护层5。例如，可以通过在沟道层4上涂敷及旋涂预定的有机材料，从而在沟道层4的整个面形成沟道保护层5。沟道保护层5的膜厚可以由有机材料的粘度、涂敷条件（转速、刮板的速度等）而控制。
另外，作为沟道保护层5的预定的有机材料，可以使用含有硅、氧及碳的上述的感光性涂敷型的有机材料。
接着，如图2F所示，对沟道保护层5进行预烘烤而准烧制沟道保护层5。例如，在约110℃的温度下进行约60秒钟的加热。由此，沟道保护层5所含的溶剂气化。
此时，通过沟道保护层5的烧制，如该图所示，在沟道层4与沟道保护层5之间的界面生成界面层6。这样生成的界面层6含有碳作为主要成分，作为该主要成分的碳是来源于形成在沟道层4上的沟道保护层5的有机材料的碳。
接着，如图2G所示，使用对形成预定形状的沟道保护层5的部分（沟道层4的凸部）进行规定的光掩模，进行曝光及显影。如此进行曝光及显影，是因为使用了感光性有机材料作为沟道保护层5。由此，可以在沟道层4的成为凸部的部分之上形成预定形状的沟道保护层5。另外，作为显影液，可以使用TMAH（TetraMethylAmmonimmHydroxyde）的2.38％水溶液。
另外，不使用感光性有机材料作为沟道保护层5时，可以通过光刻法及湿式蚀刻法对沟道保护层5进行图案形成而形成预定形状的沟道保护层5。
此时，如图2G所示，在图案形成沟道保护层5时的显影处理中，沟道保护层5的下层部分及界面层6不被除去。即，在沟道保护层5加工时，沟道保护层5的一部分作为残渣而产生。另外，判明了：即使想要不残留沟道保护层5的残渣，在对沟道保护层5图案形成时的显影处理中也无法除去界面层6，会以界面层6露出的状态残留。
接着，如图2H所示，对图案形成后的沟道保护层5进行后烘烤而对沟道保护层5正式烧制。例如，在280℃～300℃的温度下加热约1小时。由此，沟道保护层5中的有机成分的一部分气化、分解，膜质得到改善。
接着，如图2I及图2J所示，通过预定的蚀刻方法，除去沟道保护层5的残渣和该残渣之下的界面层6。即，通过预定的蚀刻方法，蚀刻沟道保护层5及沟道层4，以残留位于本来设定的预定形状的沟道保护层5之下的层，由此按照沟道保护层5的预定形状在沟道层4形成凸部。
此时，作为预定的蚀刻方法，例如可以使用采用反应离子蚀刻的干式蚀刻。而且，该干式蚀刻优选如图2I及图2J所示那样分2个阶段进行。
在该情况下，如图2I所示，作为第1阶段的蚀刻，通过使用氧气的蚀刻除去位于沟道保护层5两端部的沟道保护层5的残渣和该残渣之下的界面层6。
接着，如图2J所示，作为第2阶段的蚀刻，通过使用四氟甲烷（CF4）与氢的混合气体、或氟化甲烷与氧的混合气体的蚀刻，除去沟道层4中的未被沟道保护层5覆盖的区域。由此，能够使沟道层4为凸形状。
如此，使蚀刻处理为2个阶段，作为第1阶段的蚀刻，除去位于沟道保护层5两端部的沟道保护层5的残渣和该残渣之下的界面层6，由此能够防止由于非有意的掩模而在沟道层4产生形状异常。即，若在残留有沟道保护层5的残渣和该残渣之下的界面层6的状态下进行蚀刻使沟道层4为凸形状，则存在沟道保护层5的残渣和界面层6有时候会成为非有意的掩模、无法将沟道层4形成为所希望的凸形状的情况，而通过进行上述第1阶段的蚀刻，能够除去上述的非有意的掩模。
此外，通过在第2阶段的蚀刻中使用混合气体从而可以降低蚀刻速率，因此在凸形状的两端部的膜厚的控制性得以提高。例如，通过在氟化甲烷与氢的混合气体中使氢浓度从0％～50％变化，能够将蚀刻速率控制为40～1nm／min。由此，既能够将在第1阶段的蚀刻中未能除去的、位于沟道保护层5两端部的残渣和该残渣之下的界面层6除去，又能将沟道层4加工成所希望的凸形状。
如此，在沟道层4的凸部上残留预定形状的沟道保护层5，在沟道层4形成凸部，同时作为相当于被蚀刻了的区域的部分，在沟道层4形成平坦部。由此，未被沟道保护层5覆盖的沟道层4（平坦部）露出。
另外，在本实施方式中，预定的蚀刻方法使用了分2个阶段的蚀刻，但也未必一定要分2个阶段进行。
接着，如图2K所示，形成接触层7以跨越从沟道保护层5的上面到沟道层4的平坦部。具体而言，通过例如等离子体CVD而成膜由掺杂了磷等的5价元素的杂质的无定形硅构成的接触层7，以覆盖沟道层4的凸部上的沟道保护层5和沟道层4的平坦部。
接着，如图2L所示，形成成为源电极8s及漏电极8d的源极漏极金属膜8以覆盖接触层7。例如，通过溅射成膜MoW／Al／MoW的三层构造的源极漏极金属膜8。
其后，虽然未图示，但为了形成预定形状的源电极8s及漏电极8d，在源极漏极金属膜8上涂敷抗蚀剂材料，进行曝光及显影，形成被图案形成为预定形状的抗蚀剂。
接着，将该抗蚀剂作为掩模而实施湿式蚀刻，对源极漏极金属膜8进行图案形成，由此如图2M所示，形成预定形状的源电极8s及漏电极8d。另外，此时，接触层7作为蚀刻阻挡层发挥作用。其后，除去源电极8s及漏电极8d上的抗蚀剂。
接着，如图2M所示，将源电极8s及漏电极8d作为掩模而实施干式蚀刻，由此对接触层7进行图案形成并将沟道层4图案形成为岛状。由此，能够形成预定形状的一对接触层7及岛状的沟道层4。作为干式蚀刻的条件，可以使用氯系气体。此外，接触层7及沟道层4的图案形成，可以在对源电极8s及漏电极8d进行了湿式蚀刻之后，通过使用抗蚀剂掩模的干式蚀刻进行。
如此，能够制造本实施方式的显示装置用薄膜半导体装置10。
（显示装置用薄膜半导体装置的界面层的结构）
接着，使用图3A及图3B说明如上述那样制造的本实施方式的显示装置用薄膜半导体装置10中的界面层6的结构。图3A是由上述的制造方法制作出的显示装置用薄膜半导体装置10（图2K的虚线所包围的区域A的部分）的截面TEM像。此外，图3B是用于说明图3A的虚线所包围的区域B的截面构造的示意图。
如图3A可知，若如上述这样制造显示装置用薄膜半导体装置10，则在由结晶硅薄膜构成的沟道层4与沟道保护层5之间的界面形成薄膜的界面层6。此外，从图3A可知，形成膜厚为2nm左右的界面层6。
界面层6如上所述是在对沟道保护层5加热固化时生成的层，如图3B所示，认为界面层6的沟道层4侧成为沟道保护层5的材料所含的界面活性剂的硅化合物与沟道层4的硅原子结合的状态。
具体而言，如图3B所示，界面层6与沟道层4之间的界面是界面活性剂的Y－Si－（O）3与结晶硅薄膜的Si结合、成为存在Si－O－Si键的状态。另外，Y－Si－（O）3中的Y是与有机材料反应结合的官能团，氨基、环氧基、甲基丙烯酰基、乙烯基或巯基等。
此外，在界面层6的沟道保护层5侧，成为存在SiOC系聚合物（至少以Si、O、C为主要成分元素而形成的薄膜）及S（硫）系聚合物（作为构成元素而含有Si、O、C、S的薄膜）的状态。可以认为SiOC系聚合物是沟道保护层5的材料所含的界面活性剂的硅化合物和感光性有机树脂材料所含的碳聚合物化而成的。此外，可以认为S系聚合物是沟道保护层5的有机材料所含的感光剂、界面活性剂及感光剂聚合物化而成的薄膜。
如此，可以认为界面层6是Si－O－Si键与聚合物成为复合的矩阵（matrix）状的结构。此外，在界面层6之上存在由块状（bulk）的SiOC系聚合物构成的沟道保护层5。
另外，从图3A也可明确得知，界面层6由与沟道层4和沟道保护层5都不同的材料构成。即，如图3A的TEM像所示，在沟道层4与沟道保护层5之间能够确认到对比度（contrast）不同的层。在TEM像中对比度的不同表示材料密度不同，意味着存在不同的层。因此，在沟道层4与沟道保护层5之间，作为与它们不同的层而存在界面层6。
接着，使用图4及图5说明本实施方式的显示装置用薄膜半导体装置中的碳（C）及硫（S）的浓度分布。图4是表示在测定上述的碳及硫的浓度分布时，所制造的本发明的第1实施方式的变形例的显示装置用薄膜半导体装置10C的剖面图。此外，图5是表示构成图4所示的显示装置用薄膜半导体装置10C的膜中所含的碳及硫的浓度分布的图，是通过二次离子质量分析法（SIMS）测定并标绘出在图4的箭头C所示的厚度（深度）方向上的元素浓度而成的。
图4所示的显示装置用薄膜半导体装置10C，是为了测定界面层6的元素浓度而在上述的制造方法中不实施除去界面层6的蚀刻工序（图2I）制作成的，在接触层7与源电极8s（漏电极8d）之间形成有非晶硅层70。
在图4所示的显示装置用薄膜半导体装置10C中，若在该图的箭头C的位置，按照箭头C的深度方向测定碳及硫的浓度，即，按照接触层7、非晶硅层70、界面层6及沟道层4的顺序测定碳及硫的浓度，则得到图5所示的测定结果。另外，在图5中，用“12C”及“32S”表示的曲线分别表示碳及硫的浓度分布。
如图5可知，界面层6与其他的层相比，碳浓度及硫浓度变高，界面层6所含的碳浓度为5×1020atoms／cm3以上，此外，界面层6所含的硫浓度为5×1019atoms／cm3以上。
而且可知，界面层6所含的碳浓度是沟道层4所含的作为杂质的碳浓度的50倍以上。还可知，界面层6所含的硫浓度是沟道层4所含的作为杂质的硫浓度的100倍以上。
另外，图5的测定结果虽然是针对图4所示的显示装置用薄膜半导体装置10C，但由于沟道层4与沟道保护层5之间的界面层6同沟道层4与非晶硅层70之间的界面层6相同，因此在显示装置用薄膜半导体装置10中也能得到与图5同样的测定结果。
（作用效果）
接着，使用图6A及图6B说明本发明的第1实施方式的显示装置用薄膜半导体装置10的第1作用效果。图6A是用于说明以往例的显示装置用薄膜半导体装置100的作用的图。图6B是用于说明图1所示的本发明的第1实施方式的显示装置用薄膜半导体装置10的第1作用效果的图。另外，图6A所示的实线箭头及图6B所示的虚线箭头表示背沟道（反向路径）、即泄漏电流的流动。
如图6A所示，以往例的显示装置用薄膜半导体装置100中，在沟道层104上形成有由无机材料构成的沟道保护层105。如图6A所示，在以往例的显示装置用薄膜半导体装置100中，由于沟道保护层105由无机材料形成，因此在沟道保护层105产生正的固定电荷，对沟道层104施加微弱的电压（Vf）。因此，若由固定电荷产生的电压（Vf）成为沟道层104中的背沟道的阈值电压（Vbc）以上，则产生背沟道传导，寄生晶体管工作，经由沟道层104的背沟道流动泄漏电流。
因此，本申请发明人如图6B所示的显示装置用薄膜半导体装置10所示，使用有机材料作为沟道保护层5，由此在沟道层4与沟道保护层5之间形成以碳为主要成分的界面层6。
这样形成的界面层6以碳为主要成分，因此含有比沟道层4更多的碳。由于像这样在沟道层4的凸部与沟道保护层5之间的界面存在以碳为主要成分的界面层6，因此在沟道保护层5与沟道层4之间的界面能够使散乱（散射）增大，该界面层6能够作为阻止载流子移动的势垒发挥作用。即，能够使沟道层4的凸部（沟道区域的上层部）的电阻值增加。由此，能够使沟道层4的在背沟道区域的载流子迁移率降低。
此外，由此，即使在沟道保护层5产生了固定电荷的情况下，由于由界面层6阻止沟道保护层5的固定电荷向沟道层4移动，因此能够抑制载流子的背沟道传导。
如上所述，根据本发明的第1实施方式的显示装置用薄膜半导体装置10，由于在沟道层4的凸部与沟道保护层5之间形成含有碳作为主要成分的界面层6，因此能够使沟道层4的在背沟道区域的载流子迁移率降低，并能使从沟道保护层5向沟道层4的固定电荷的移动降低。由此，能够抑制截止时的泄漏电流，因此能够提高截止特性。
接着，使用图7A～图7C说明本发明的第1实施方式的显示装置用薄膜半导体装置10的第2作用效果。图7A是用于说明比较例的显示装置用薄膜半导体装置200的作用的图。图7B是图7A的虚线所包围的区域D的截面TEM像。图7C是用于说明本发明的第1实施方式的显示装置用薄膜半导体装置10的第2作用效果的图。另外，图7A所示的箭头及图7C所示的实线箭头表示前沟道（前向路径）。另外，在图7A中，对于与图1所示的构成要素相同的构成要素标注相同的附图标记。
图7A所示的比较例的显示装置用薄膜半导体装置200，是在上述的本发明的第1实施方式的显示装置用薄膜半导体装置10的制造工序中，不实施如图2I所示用于除去沟道保护层5的残渣和该残渣之下的界面层6的蚀刻工序（图2I）而实施了其后的工序（图2J、图2K）时的结构。
由于这样不实施蚀刻工序（图2I），因此如图7A及图7B所示，在比较例的显示装置用薄膜半导体装置200中，在沟道层4上的整个区域存在界面层206。此外，如图7A及图7B所示，在产生沟道保护层5的残渣的情况下，在本来形成沟道保护层5的区域以外的区域，在界面层6之上存在沟道保护层5的残渣。而且，由于不实施蚀刻工序，因此在沟道层4不形成凸部，在沟道层4不形成平坦部。
另外，在图7B中，栅极绝缘膜3是氮化硅（SiN）和氧化硅（SiO）的层叠构造，沟道层4是多晶硅膜（μc－Si）和非晶硅膜（α－Si）的层叠构造，接触层7为n＋Si，漏电极8d（源电极8s）为钼（Mo）。
这样在比较例的显示装置用薄膜半导体装置200中，在源电极8s与沟道层4之间、以及在漏电极8d与沟道层4之间，存在沟道保护层5的残渣及界面层6。
在该情况下，如图7A所示，比较例的显示装置用薄膜半导体装置200的导通时的电流路径成为箭头所示的路径（前向路径），在该电流路径上存在沟道保护层5的残渣和界面层6。因此，它们作为阻止载流子移动的寄生电阻（横截电阻）而发挥作用，因此在从源电极8s及漏电极8d经由沟道层4的凸部两侧的下部而流动的前向路径的载流子的移动受到阻碍。结果，导通电流降低，导通特性显著降低。
此外，在基板上形成多个薄膜半导体装置而构成薄膜晶体管阵列装置的情况下，作为有机材料的沟道保护层5的残渣的厚度在基板上存在的各薄膜半导体装置中未必均匀。由此，作为阻止载流子移动的寄生电阻的作用变得不均匀，薄膜半导体装置的导通特性的偏差显著增大。
与此相对，如图7C所示，在本发明的第1实施方式的显示装置用薄膜半导体装置10中，通过蚀刻工序（图2I），除去沟道保护层5的残渣和该残渣之下的界面层6，并形成使沟道层4的沟道区域薄膜化的平坦部。
由此，在本发明的第1实施方式的显示装置用薄膜半导体装置10中，在源电极8s与沟道层4之间、以及漏电极8d与沟道层4之间，不存在沟道保护层5的残渣及界面层6。
在该情况下，如图7C所示，本发明的第1实施方式的显示装置用薄膜半导体装置10的导通时的电流路径成为箭头所示的路径（前向路径），在该电流路径中不存在沟道保护层5的残渣和界面层6。由此，不会阻碍在从源电极8s及漏电极8d经由沟道层4的凸部两侧的下部而流动的电流路径上的载流子移动。因此，与上述比较例的显示装置用薄膜半导体装置相比，能够减少横截电阻，因此能够使导通电流增加。结果，能使导通特性提高。
此外，能够通过蚀刻在基板面内均匀地除去沟道保护层5的残渣和界面层6。即，在存在于基板上的多个显示装置用薄膜半导体装置的各自中，在源电极8s与沟道层4之间、以及漏电极8d与沟道层4之间，沟道保护层5的残渣和界面层6在基板面内被均匀地除去。因此，能够降低上述的导通特性的偏差。
并且，能够通过蚀刻而使在沟道层4中凸部两侧（平坦部）的膜厚小于凸部的膜厚，因此在从源电极8s及漏电极8d经由沟道层4的凸部两侧的下部而流动的电流路径中，能够减薄在源电极8s下部及漏电极8d下部的沟道层4的膜厚。因此，能够降低在从源电极8s及漏电极8d经由沟道层4的凸部两侧的下部而流动的电流路径（前向路径）中的横截电阻。结果，不需减薄由半导体层构成的沟道层4的整体的膜厚，就能使导通电流大幅度增加。
此外，在该情况下，在沟道层4，优选凸部的膜厚与平坦部的膜厚的膜厚差为2nm以上。以下，说明这一点。
如图7A所示，形成于预定形状的沟道保护层205（凸部）的两侧的界面层206具有1nm以上且5nm以下左右的厚度，这成为电流路径的势垒而导致导通特性的增大、特性出现偏差。要改善该问题，如上所述，只要除去形成于预定形状的沟道保护层205（凸部）的两侧的界面层206（不需要的界面层206），如图7C所示使沟道层4为凸形状即可，通过使沟道层4为凸形状能够除去不需要的界面层206。就是说，除去不需要的界面层206的结果沟道层4成为凸形状。
如此，沟道层4的平坦部越薄则越能使导通电流增加，但为了减薄沟道层4的平坦部使沟道层4为凸形状、和为了除去不需要的界面层206使沟道层4为凸形状，是不同的观点。
因此，在除去不需要的界面层206时，不一定需要形成凸部与平坦部的膜厚差大的凸形状的沟道层4。在本实施方式中，首要为了除去不需要的界面层206而决定沟道层4的凸形状，为此优选使沟道层4的平坦部的膜厚为10nm～20nm，使沟道层4的凸部与平坦部的膜厚差为2nm以上。
结果，能够降低在从源电极8s及漏电极8d经由沟道层4的凸部两侧的下部而流动的电流路径（前向路径）上的横截电阻，使导通特性增大。
接着，测定图7A所示的比较例的显示装置用薄膜半导体装置200及图7C所示的本发明的第1实施方式的显示装置用薄膜半导体装置10的电特性，使用图8A及图8B说明其结果。图8A是表示比较例的显示装置用薄膜半导体装置100中的漏极电流Ids相对于栅极电压Vgs的对数的变化的图。图8B是表示本发明的第1实施方式的显示装置用薄膜半导体装置10中的漏极电流Ids相对于栅极电压Vgs的对数的变化的图。另外，在图8A及图8B中，表示在线性工作区域中源极－漏极之间的偏压施加时的电流电压特性。此外，在图8A及图8B中，示出了多个曲线，这是测定多个显示装置用薄膜半导体装置的结果。
如图8A及图8B、尤其是虚线所包围的部分可知，与图7A所示的比较例的显示装置用薄膜半导体装置200相比，图8B所示的本发明的第1实施方式的显示装置用薄膜半导体装置10中，导通电流增加而提高了导通特性，并且显示装置用薄膜半导体装置的元件之间的特性偏差得以降低。
如此，在本发明的第1实施方式的显示装置用薄膜半导体装置1中，通过在沟道层4的凸部的上方形成界面层6，能够使截止特性提高，并且通过在沟道层4的平坦部的上方不形成界面层6，能够谋求导通特性的提高及特性偏差的抑制。
接着，在图9A及图9B表示由以上的本实施方式的显示装置用薄膜半导体装置10获得的效果对电流－电压特性的影响。
图9A是表示漏极电流Ids相对于栅极电压Vgs的对数的变化的图，表示显示装置用薄膜半导体装置的传递特性。图9B是表示漏极电流Ids相对于漏极电压Vds的变化的图，表示显示装置用薄膜半导体装置的输出特性。另外，在图9A及图9B中，虚线表示图1所示的本实施方式的显示装置用薄膜半导体装置10的特性，实线表示图6A所示的以往例的显示装置用薄膜半导体装置100的特性。
着眼于图9A，与以往例的显示装置用薄膜半导体装置100相比，在本实施方式的显示装置用薄膜半导体装置10中，导通电流的最高电平（toplevel）上升。这从随着显示器的大画面化及高析像度（分辨率）化而要求提高显示装置用薄膜半导体装置的电流供给能力的方面来看是优选的特性。例如，显示装置用薄膜半导体装置用于在有机EL显示装置（EL显示器）中用于选择像素的开关用薄膜半导体装置（选择晶体管）、及用于对有机EL元件供给电流的薄膜半导体装置（驱动晶体管）。在该情况下，由于显示装置用薄膜半导体装置的优异的导通特性而能减小驱动晶体管的尺寸，因此在EL显示器中能够实现开口率的提高以及材料利用率的提高。此外，还能实现低功耗化。
此外，根据图9A，与以往例的显示装置用薄膜半导体装置100相比，本实施方式的显示装置用薄膜半导体装置10中，截止电流的最低电平（bottomlevel）减少。因此，例如在显示装置用薄膜半导体装置用于EL显示器的选择晶体管的情况下，由于显示装置用薄膜半导体装置的优异的截止特性，能够防止由于泄漏电流引起的对比度的降低及面板的画质不均，能够确保优异的数据保持特性。
此外，与以往例的显示装置用薄膜半导体装置100相比，在本实施方式的显示装置用薄膜半导体装置10中，通过导通电流及截止电流的特性改善而取得导通截止比。因此，例如在显示装置用薄膜半导体装置用于EL显示器的驱动晶体管的情况下，在EL显示器取得对比度，实现了画质提高。
接着，着眼于图9B，以往例的显示装置用薄膜半导体装置100中在漏极电压Vds小的区域漏极电流Ids减少，与此相对，本实施方式的显示装置用薄膜半导体装置10中尤其在漏极电压Vds小的区域，漏极电流Ids增大。因此，例如在显示装置用薄膜半导体装置用于EL显示器的选择晶体管的情况下，能够防止在EL显示器中扫描线选择期间中的像素电位与数据电位的充电误差。
以上，说明了本发明的第1实施方式的显示装置用薄膜半导体装置10的作用效果，但根据本发明的第1实施方式的显示装置用薄膜半导体装置10，由于由有机材料形成沟道保护层5，因此能够在低温且用涂敷工艺形成沟道保护层5，还得到以简单的设备及低成本得到具有优异TFT特性的薄膜半导体装置的效果。
此外，在本实施方式的显示装置用薄膜半导体装置10中，优选，界面层6所含的碳浓度为5×1020atoms／cm3以上，沟道层4所含的作为杂质的碳浓度的50倍以上。由此，能够切实地显现使界面层6中的上述的载流子迁移率降低的效果。
此外，在本实施方式的显示装置用薄膜半导体装置10中，优选，在界面层6含有硫。界面层6所含的硫是沟道保护层5的有机材料的感光剂所含的硫。即，界面层6所含的硫来自沟道保护层5的有机材料。硫，与碳及氧相比原子半径大，因此妨碍载流子移动的效果比碳及氧大。因此，通过界面层6含有硫，能够使上述的载流子迁移率进一步降低，能够使薄膜半导体装置的截止特性进一步提高。
而且，在本实施方式的显示装置用薄膜半导体装置10中，优选，界面层6所含的硫浓度为5×1019atoms／cm3以上，沟道层4所含的作为杂质的硫浓度的100倍以上。由此，能够切实地显现使界面层6的上述载流子迁移率降低的效果。
此外，在本实施方式的显示装置用薄膜半导体装置10中，优选，界面层6具有比电阻为2×106Ω·cm以上的绝缘性。由此，能够使在界面层6中的上述载流子迁移率进一步降低。
另外，在本实施方式的显示装置用薄膜半导体装置10的制造方法中，优选，在沟道层4的结晶化工序与沟道保护层5的涂敷工序之间实施氢等离子体处理。通过该氢等离子体处理，使沟道层4的硅原子的悬空键（danglingbond）（缺陷）被氢终端化，因此沟道层4的结晶缺陷密度降低、结晶性提高。由此，能够使导通特性进一步提高。
（第2实施方式）
接着，使用图10A～图10E说明本发明的第2实施方式的显示装置用薄膜半导体装置10A。图10A～图10E是表示本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法中的一部分工序的剖面图。
本发明的第2实施方式的显示装置用薄膜半导体装置10A的结构与图1所示的第1实施方式的显示装置用薄膜半导体装置10相同。
本实施方式与第1实施方式的制造方法不同。即，本实施方式的显示装置用薄膜半导体装置10A的制造方法，包括：在第1实施方式的显示装置用薄膜半导体装置10的制造方法中的从界面层形成工序（图2F）到源电极及漏电极形成工序（图2K）之间的任一阶段，对沟道保护层5进行氧等离子体处理的工序。
以下，一边参照图2A～图2K所示的第1实施方式的显示装置用薄膜半导体装置10的制造方法，一边使用图10A～图10E说明本发明的第2实施方式的显示装置用薄膜半导体装置10A的制造方法。
首先，与第1实施方式的显示装置用薄膜半导体装置10同样，依次进行基板准备工序（图2A）、栅电极形成工序（图2B）、栅极绝缘膜形成工序（图2C）、沟道层形成工序（图2D）、沟道保护层涂敷工序（图2E）、沟道保护层预烘烤工序（图2F）、沟道保护层曝光及显影工序（图2G）及沟道保护层后烘烤工序（图2H）。
接着，如图10A所示，通过与图2I所说明的方法相同的方法，实施预定的蚀刻。由此，能够除去沟道保护层5的残渣和该残渣之下的界面层6，并形成预定形状的沟道保护层5，同时能够在沟道层4形成凸部及平坦部。
接着，如图10B所示，对沟道保护层5进行氧等离子体处理。氧等离子体处理是在等离子体气氛中产生包括氧自由基（O＊）的氧等离子体，由所产生的氧等离子体，分解沟道保护层5内的有机成分，并通过使氧原子与沟道保护层5所含的硅结合而生成氧化硅。
另外，氧等离子体处理例如可以通过将含有氧气的气体作为原料，用高频（RF）电力产生氧等离子体，将该氧等离子体照射到沟道保护层5而进行。
接着，如图10C所示，通过与在图2J所说明的方法相同的方法，形成跨越从沟道保护层5的上面到沟道层4的平坦部的接触层7。
接着，如图10D所示，通过与在图2K所说明的方法相同的方法，形成成为源电极8s及漏电极8d的源极漏极金属膜8以覆盖接触层7。
接着，如图10E所示，通过与在图2L所说明的方法相同的方法，对源极漏极金属膜8进行图案形成而形成预定形状的源电极8s及漏电极8d，其后，形成预定形状的一对接触层7及岛状的沟道层4。
由此，能够得到本发明的第2实施方式的显示装置用薄膜半导体装置10A。
以上，根据本发明的第2实施方式的显示装置用薄膜半导体装置10A，起到与上述第1实施方式的显示装置用薄膜半导体装置10相同的作用效果。
而且，根据本实施方式的显示装置用薄膜半导体装置10A的制造方法，通过对后烘烤后的沟道保护层5进行氧等离子体处理，起到以下所说明的作用效果。
图11是表示以往例、第1实施方式及第2实施方式的显示装置用薄膜半导体装置的IR光谱的图。
以往例的显示装置用薄膜半导体装置100是将通过热氧化而形成的氧化硅作为沟道保护层205。这样由无机材料构成的沟道保护层205，与由有机材料构成的沟道保护层相比，沟道保护层205内的固定电荷少。
另一方面，在第1实施方式的显示装置用薄膜半导体装置10中，在沟道保护层5含有有机材料，因此与以往例的显示装置用薄膜半导体装置100的沟道保护层205相比，在第1实施方式的沟道保护层5中存在更多的固定电荷。因此，如图11所示，第1实施方式的显示装置用薄膜半导体装置10（本发明1）的IR光谱与以往例的显示装置用薄膜半导体装置100（以往例）的IR光谱不同。
与此相对，本实施方式的显示装置用薄膜半导体装置10A中，虽然在沟道保护层5的涂敷材料含有有机材料，但对沟道保护层5进行了氧等离子体处理，因此沟道保护层5内的有机成分被分解，而且沟道保护层5所含的硅氧化。实际测定第2实施方式的显示装置用薄膜半导体装置10A（本发明2）的IR光谱，可知：如图11所示，本实施方式的IR光谱与使用无机材料（氧化硅）作为沟道保护层的以往例的显示装置用薄膜半导体装置100的IR光谱接近，通过氧等离子体处理，沟道保护层5内的有机成分被分解，沟道保护层5的硅氧化。
因此，本实施方式的显示装置用薄膜半导体装置10A，相对于第1实施方式能够使沟道保护层5内的固定电荷减少，因此可以进一步抑制背沟道传导而抑制截止电流。
此外，如本实施方式，通过对后烘烤后的沟道保护层5进行氧等离子体处理，从而与第1实施方式相比，能够抑制阈值电压的偏移，能够使作为器件的可靠性提高。以下，关于这一点，使用图12A、图12B、图13A、图13B及图14依次进行说明。
图12A及图13A是用于说明第1实施方式的显示装置用薄膜半导体装置10的作用的图。图12B及图13B是用于说明第2实施方式的显示装置用薄膜半导体装置10A的作用的图。图14是表示在第1及第2实施方式的显示装置用薄膜半导体装置10、10A中施加了应力时的阈值电压的偏移量的图。
如图12A所示，在第1实施方式的显示装置用薄膜半导体装置10中，在含有有机材料的沟道保护层5产生固定电荷，因此从源电极8s向漏电极8d移动的电子如图13A所示，被沟道保护层5内的有机成分捕获的机会变多。
与此相对，在第2实施方式的显示装置用薄膜半导体装置10A中，由于通过氧等离子体处理，沟道保护层5内的有机材料被分解，因此氧原子插入构成沟道保护层5的分子的骨架部分。由此，沟道保护层5成为接近氧化硅的骨架及组成的膜。因此，如图12B及图13B所示，能够使从源电极8s向漏电极8d移动的电子被沟道保护层5内的有机成分捕获的机会减少。由此，能够抑制阈值电压的偏移量，因此能够使作为器件的可靠性提高。
实际对第1及第2实施方式的显示装置用薄膜半导体装置10、10A施加应力并通电，测定电流电压特性，将其结果示于图14。另外，应力的条件是：以Vth为阈值电压时，使栅极电压Vgs为Vgs＝Vth＋20V、漏极电压Vds为Vds＝5V，进行测定。此外，同样，改变应力的条件，使栅极电压Vgs为Vgs＝Vth－20V、漏极电压Vds为Vds＝5V，进行测定。在图14中，虚线所示的曲线表示未进行氧等离子体处理的第1实施方式的显示装置用薄膜半导体装置10（本发明1）的结果，实线所示的曲线表示进行了氧等离子体处理的第2实施方式的显示装置用薄膜半导体装置10A（本发明2）的结果。此外，阈值电压的偏移为正的曲线表示应力的条件为Vgs＝Vth＋20V（Vds＝5V）的情况，阈值电压的偏移为负的曲线表示应力的条件为Vgs＝Vth－20V（Vds＝5V）的情况。
如图14所示可知，进行了氧等离子体处理的第2实施方式的显示装置用薄膜半导体装置10A（本发明2），与未进行氧等离子体处理的第1实施方式的显示装置用薄膜半导体装置10（本发明1）相比，阈值电压的偏移量小，作为器件的可靠性高。
而且，如本实施方式，通过对沟道保护层5进行氧等离子体处理，与第1实施方式相比，能够使截止特性进一步提高。以下，关于这一点，使用图15进行说明。
图15是表示第1及第2实施方式的显示装置用薄膜半导体装置10、10A的电流电压特性的图。另外，在图15中，虚线所示的曲线表示未进行氧等离子体处理的第1实施方式（本发明1）的结果，实线所示的曲线表示进行了氧等离子体处理的第2实施方式（本发明2）的结果。
如图15所示可知，进行了氧等离子体处理的本发明2，与未进行氧等离子体处理的本发明1相比，截止电流降低、截止特性提高。其原因认为是：通过氧等离子体处理，沟道保护层5内的固定电荷减少，抑制了背沟道传导。
以上，第2实施方式中对沟道保护层5进行氧等离子体处理，该氧等离子体处理优选在PF功率密度为3～30W／cm2、温度为50～350℃、压力为1～10Torr的范围进行。
即，若考虑氧进入沟道保护层5的进入深度，则RF功率密度的下限值是3W／cm2，若考虑对沟道保护层5及沟道层4的损伤，则RF功率密度的上限值是30W／cm2。此外，若考虑氧对于沟道保护层5内的有机物的置换效率，则温度的下限值是50℃，为了防止从沟道层4脱氢，温度的上限值优选是350℃。此外，若考虑对沟道保护层5及沟道层4的损伤，则压力的下限值是1Torr，若考虑氧对于沟道保护层5内的有机物的置换效率，压力的上限值优选是10Torr。另外，在本实施方式中，设氧流量为1500sccm（standardcc／min），功率密度为1W／cm2，压力为1Torr，等离子体照射时间为10sec，温度为120℃。
通常，氧等离子体处理例如在将有机抗蚀剂灰化时使用。在该情况下，有机抗蚀剂内的有机成分被分解而除去有机抗蚀剂。与此相对，在本实施方式中，沟道保护层5含有硅。因此，在将沟道保护层5灰化了的情况下，即使沟道保护层5内的有机成分被分解但还残留硅。由此，若在上述条件下，对由有机材料涂敷形成的沟道保护层5进行灰化，则沟道保护层5内的有机成分被分解，能够使沟道保护层5为接近氧化硅膜的膜。
（第3实施方式）
接着，使用图16A～图16E说明本发明的第3实施方式的显示装置用薄膜半导体装置10B。图16A～图16E是表示本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法中的一部分工序的剖面图。
本发明的第3实施方式的显示装置用薄膜半导体装置10B的结构与图1所示的第1实施方式的显示装置用薄膜半导体装置10相同。
本实施方式与第1实施方式的制造方法不同。即，本实施方式的显示装置用薄膜半导体装置10B的制造方法包括：在第1实施方式的显示装置用薄膜半导体装置10的制造方法中的从界面层形成工序（图2F）到源电极及漏电极形成工序（图2K）之间的任一阶段，对进行了后烘烤后的沟道保护层5进一步进行烘烤（第2烘烤）的工序。
以下，一边参照图2A～图2K所示的第1实施方式的显示装置用薄膜半导体装置10的制造方法，一边使用图16A～图16E说明本发明的第3实施方式的显示装置用薄膜半导体装置10B的制造方法。
首先，与第1实施方式的显示装置用薄膜半导体装置10同样，依次进行基板准备工序（图2A）、栅电极形成工序（图2B）、栅极绝缘膜形成工序（图2C）、沟道层形成工序（图2D）、沟道保护层涂敷工序（图2E）、沟道保护层预烘烤工序（图2F）、沟道保护层曝光及显影工序（图2G）及沟道保护层后烘烤工序（图2H）。
接着，如图16A所示，通过与图2I所说明的方法相同的方法，实施预定的蚀刻。由此，能够除去沟道保护层5的残渣和该残渣之下的界面层6，形成预定形状的沟道保护层5，并在沟道层4形成凸部及平坦部。
接着，如图16B所示，对沟道保护层5，例如在320℃的温度下进行烘烤（第2烘烤）。
接着，如图16C所示，通过与图2J所说明的方法相同的方法，形成跨越从沟道保护层5的上面到沟道层4的平坦部的接触层7。
接着，如图16D所示，通过与图2K所说明的方法相同的方法，形成成为源电极8s及漏电极8d的源极漏极金属膜8以覆盖接触层7。
接着，如图16E所示，通过与图2L所说明的方法相同的方法，对源极漏极金属膜8进行图案形成而形成预定形状的源电极8s及漏电极8d，其后，形成预定形状的一对接触层7及岛状的沟道层4。
由此，能够得到本发明的第3实施方式的显示装置用薄膜半导体装置10B。
以上，如本发明的第3实施方式的显示装置用薄膜半导体装置10B，通过对进行后烘烤、蚀刻后的沟道保护层5进一步进行烘烤（第2烘烤），沟道保护层5内的有机成分被分解、构成沟道保护层的分子中的硅氧键增加。由此，在本实施方式中也与第2实施方式同样，沟道保护层5成为接近氧化硅的骨架及组成的膜。结果，能够使从源电极8s向漏电极8d移动的电子被沟道保护层5内的有机成分捕获的机会减少，能够抑制阈值电压的偏移而使作为器件的可靠性提高。
此外，通过进行第2烘烤，能够分解沟道保护层5内的有机成分，因此能够使沟道保护层5内的固定电荷减少。由此，与第2实施方式同样，能够抑制背沟道传导，因此能够抑制截止电流而使截止特性提高。
此外，在第3实施方式中，优选，第2烘烤处理在300℃～350℃的温度范围进行。这是因为：考虑到能够分解沟道保护层5内的有机成分、使硅－氧键增加的界限，优选烘烤温度以300℃为下限，此外，为了防止从沟道层4脱氢，优选烘烤温度以350℃为上限。
此外，通过在上述的第2实施方式中进行第2烘烤处理，能够使截止特性进一步提高，并抑制阈值电压的偏移。
在该情况下，优选第2烘烤处理先于氧等离子体处理进行。若在氧等离子体处理的前阶段进行第2烘烤处理，则有时会在沟道保护层5内产生急剧的组成变化、体积变化，但通过先于氧等离子体处理进行第2烘烤处理，能够防止沟道保护层5中的急剧的组成变化、体积变化，能够防止在沟道保护层5产生裂纹等。
（第4实施方式）
接着，使用图17说明本发明的第4实施方式的显示装置用薄膜半导体装置10C。图17是示意性表示本发明的第4实施方式的显示装置用薄膜半导体装置10C的结构的剖面图。
本发明的第4实施方式的显示装置用薄膜半导体装置10C与本发明的第1实施方式的显示装置用薄膜半导体装置10的沟道层的结构不同。即，在本发明的第4实施方式的显示装置用薄膜半导体装置10C中，沟道层由多层构成。另外，在图17中，对于与图1所示的构成要素相同的构成要素标注相同的附图标记，省略说明。
如图17所示，本发明的第4实施方式的显示装置用薄膜半导体装置10C中的沟道层4是第1沟道层41和第2沟道层42的2层构造。
第1沟道层41在栅极绝缘膜3上形成于第2沟道层42的凸形状的下部。第1沟道层41由多晶硅等多晶半导体层形成。作为多晶半导体层的第1沟道层41包括平均粒径为10nm～50nm的微晶半导体层。
第2沟道层42是形成于第1沟道层41上的层，相当于第1实施方式的沟道层4，在表面具有凸形状（凸部）和平坦形状（平坦部）。第2沟道层42由非晶硅（无定形硅）等非晶质半导体层形成。
以上，根据本实施方式的显示装置用薄膜半导体装置10C，沟道层4通过由非晶质半导体层构成的第1沟道层41（下层）和由多晶半导体层构成的第2沟道层42（上层）构成，因此相对于第1实施方式，能够实现导通截止特性更优异的显示装置用薄膜半导体装置。
另外，本实施方式的显示装置用薄膜半导体装置10C可以通过与第1实施方式同样的方法制造，也可以应用第2或第3实施方式的制造方法。
（显示装置）
接着，使用图18说明将上述的各实施方式的显示装置用薄膜半导体装置应用于显示装置的例子。另外，在本实施方式中，说明应用于有机EL显示装置的应用例。
图18是本发明的实施方式的有机EL显示装置的局部剖切立体图。上述的显示装置用薄膜半导体装置可以用作有机EL显示装置中的有源矩阵基板的开关晶体管或驱动晶体管。
如图18所示，有机EL显示装置20包括：有源矩阵基板21；像素22，呈矩阵状在有源矩阵基板21上配置多个；像素电路23，与像素22连接，呈阵列状在有源矩阵基板21上配置多个；依次层叠于像素22和像素电路23之上的阳极24、有机EL层25及阴极26（透明电极）；和将各像素电路23和控制电路（未图示）连接的多根源极线27及栅极线28。有机EL层25是电子输送层、发光层、空穴输送层等各层层叠而构成。
接着，使用图19说明上述有机EL显示装置20的像素22的电路结构。图19是表示使用了本发明的实施方式的显示装置用薄膜半导体装置的像素的电路结构的图。
如图19所示，像素22包括：驱动晶体管31、开关晶体管32、有机EL元件33、和电容器34。驱动晶体管31是驱动有机EL元件33的晶体管，此外，开关晶体管32是用于选择像素22的晶体管。
开关晶体管32的源电极32S与源极线27连接，栅电极32G与栅极线28连接，漏电极32D与电容器34及驱动晶体管31的栅电极31G连接。
此外，驱动晶体管31的漏电极31D与电源线35连接，源电极31S与有机EL元件33的阳极连接。
在该结构中，当栅极信号输入到栅极线28，使开关晶体管32为导通状态时，经由源极线27供给的信号电压被写入电容器34。然后，写入电容器34的保持电压被保持1帧期间。通过该保持电压，驱动晶体管31的电导以模拟方式变化，与发光色阶对应的驱动电流从有机EL元件33的阳极流向阴极。由此，有机EL元件33发光，作为图像显示。
以上，说明了本发明的实施方式的显示装置，但本发明不限于此。例如，在本实施方式中说明了使用有机EL元件的有机EL显示装置，但也可以应用于液晶显示元件等具有使用有源矩阵基板的其他显示元件的显示装置。
此外，以上说明的本发明的实施方式的显示装置，可以作为平板显示器加以利用，可应用于电视机、个人计算机、移动电话等所有具有显示部的电子设备。
以上，基于实施方式说明了本发明的显示装置用薄膜半导体装置及其制造方法，但本发明的显示装置用薄膜半导体装置及其制造方法不限于上述的实施方式。对于各实施方式施加本领域技术人员所能想到的各种变形而得到的方式、在不脱离本发明的要旨的范围将各实施方式的构成要素及功能任意组合而实现的方式也包含于本发明。
产业上的可利用性
本发明的显示装置用薄膜半导体装置能够广泛利用于电视机、个人计算机、移动电话等的显示装置、或其他的具有薄膜半导体装置的各种电子设备。
附图标记说明
1基板
2、31G、32G栅电极
3栅极绝缘膜
4、104沟道层
5、105、205沟道保护层
6、206界面层
7接触层
8源极漏极金属膜
8s、31S、32S源电极
8d、31D、32D漏电极
10、10A、10B、10C、100、200显示装置用薄膜半导体装置20有机EL显示装置
21有源矩阵基板
22像素
23像素电路
24阳极
25有机EL层
26阴极
27源极线
28栅极线
31驱动晶体管
32开关晶体管
33有机EL元件
34电容器
35电源线
41第1沟道层
42第2沟道层
70非晶硅层

Claims (19)

1.一种薄膜半导体装置，包括：
基板；
栅电极，形成于所述基板上；
栅极绝缘膜，形成于所述栅电极上；
沟道层，形成于所述栅极绝缘膜上，在表面具有凸形状；
沟道保护层，形成于所述沟道层的凸形状之上，由有机材料构成，所述有机材料包括界面活性剂和感光剂，并且含有硅、氧及碳；
界面层，形成于所述沟道层的凸形状的上面与所述沟道保护层之间的界面，至少包括来源于所述有机材料的碳和硅，所述碳的浓度比所述沟道保护层高；和
源电极及漏电极，沿着所述沟道保护层的端部的上部及侧部、与所述沟道保护层的侧部相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧部、以及与所述沟道层的所述凸形状的侧部相连的所述沟道层的上部而形成，
所述界面层所含的碳的浓度为所述沟道层所含的作为杂质的碳的浓度的50倍以上。
2.根据权利要求1所述的薄膜半导体装置，
所述沟道保护层的宽度与所述沟道层的凸形状的上部的上面的宽度相同。
3.根据权利要求1或2所述的薄膜半导体装置，
所述有机材料含有硫。
4.根据权利要求3所述的薄膜半导体装置，
所述界面层所含的硫的浓度为所述沟道层所含的作为杂质的硫的浓度的100倍以上。
5.根据权利要求3所述的薄膜半导体装置，
所述界面层所含的硫的浓度为5×1019atoms/cm3以上。
6.根据权利要求1或2所述的薄膜半导体装置，
所述界面层的比电阻为2×106Ω·cm以上。
7.根据权利要求1或2所述的薄膜半导体装置，
所述界面层的厚度为1nm以上且5nm以下。
8.根据权利要求1或2所述的薄膜半导体装置，所述沟道层包括：
第1沟道层，凸形状的下部由多晶半导体层构成；和
第2沟道层，形成于所述第1沟道层上，由非晶质半导体层构成，在表面具有凸形状。
9.根据权利要求8所述的薄膜半导体装置，
所述多晶半导体层是多晶硅，
所述非晶质半导体层是非晶硅。
10.根据权利要求8所述的薄膜半导体装置，
所述多晶半导体层包括平均粒径为10nm～50nm的微晶半导体层。
11.一种薄膜半导体装置的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板上形成栅电极；
第3工序，在所述栅电极上形成栅极绝缘膜；
第4工序，在所述栅极绝缘膜上形成沟道层；
第5工序，在所述沟道层上涂敷含有硅、氧及碳的有机材料而形成沟道保护层；
第6工序，通过对所述沟道保护层烘烤，在所述沟道层与所述沟道保护层之间的界面形成界面层，所述界面层含有碳作为主要成分，作为其主要成分的碳是来源于所述有机材料的碳；
第7工序，用预定的蚀刻方法蚀刻所述沟道保护层及所述沟道层以残留所述沟道层的沟道区域，由此在所述沟道层形成凸形状，并使所述沟道保护层残留在所述沟道层的凸形状之上；和
第8工序，沿着所述沟道保护层的端部的上部及侧部、与所述沟道保护层的侧部相连的所述界面层的侧部、与所述界面层的侧部相连的所述沟道层的凸形状的侧部、以及与所述沟道层的所述凸形状的侧部相连的所述沟道层的上部形成源电极及漏电极，
还包括在从所述第6工序到所述第8工序之间的任一阶段对所述沟道保护层进行氧等离子体处理的工序，
所述氧等离子体处理将所述沟道保护层内的有机成分分解，使氧原子与所述沟道保护层所含的硅结合而成为氧化硅。
12.根据权利要求11所述的薄膜半导体装置的制造方法，
所述预定的蚀刻方法包括第1阶段以及第2阶段的干式蚀刻，
通过所述第1阶段的干式蚀刻，除去位于所述沟道保护层的两端部的所述沟道保护层的残渣和所述残渣之下的所述界面层，
通过所述第2阶段的干式蚀刻，除去所述沟道层中的没有被所述沟道保护层覆盖的区域。
13.根据权利要求12所述的薄膜半导体装置的制造方法，
所述第1阶段的干式蚀刻是使用氧气的干式蚀刻，
所述第2阶段的干式蚀刻是使用四氟甲烷与氢的混合气体、或氟化甲烷与氧的混合气体的干式蚀刻。
14.根据权利要求11～13中的任一项所述的薄膜半导体装置的制造方法，
所述氧等离子体处理在功率密度为3～30W/cm2、温度为50～350℃、压力为1～10Torr的范围进行。
15.根据权利要求11～13中的任一项所述的薄膜半导体装置的制造方法，
包括在从所述第6工序到所述第8工序之间的任一阶段对所述沟道保护层进行第2烘烤处理的工序。
16.根据权利要求11～13中的任一项所述的薄膜半导体装置的制造方法，
包括在所述氧等离子体处理之前对所述沟道保护层进行第2烘烤处理的工序。
17.根据权利要求15所述的薄膜半导体装置的制造方法，
所述第2烘烤处理在温度为300～350℃的范围进行。
18.根据权利要求1或2所述的薄膜半导体装置，
所述沟道层的凸形状部分的膜厚与所述沟道层的凸形状的两侧的下部的膜厚的膜厚差为2nm以上。
19.根据权利要求1或2所述的薄膜半导体装置，
所述界面层所含的碳的浓度为5×1020atoms/cm3以上。
CN201180041844.5A 2011-04-06 2011-04-06 显示装置用薄膜半导体装置及其制造方法 Expired - Fee Related CN103109373B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002037 WO2012137251A1 (ja) 2011-04-06 2011-04-06 表示装置用薄膜半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103109373A CN103109373A (zh) 2013-05-15
CN103109373B true CN103109373B (zh) 2016-04-13

Family

ID=46968700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180041844.5A Expired - Fee Related CN103109373B (zh) 2011-04-06 2011-04-06 显示装置用薄膜半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9431543B2 (zh)
JP (1) JP5649720B2 (zh)
CN (1) CN103109373B (zh)
WO (1) WO2012137251A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP6111443B2 (ja) 2013-07-05 2017-04-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
US9865830B2 (en) * 2015-06-16 2018-01-09 Gwangju Institute Of Science And Technology Organic thin film transistor, method for manufacturing the same and method for recoverying insulation thereof
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN110828578B (zh) * 2019-10-16 2022-11-08 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法与显示装置
CN113540125B (zh) 2021-07-13 2024-01-05 武汉天马微电子有限公司 阵列基板、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529344A (zh) * 1996-05-15 2004-09-15 精工爱普生株式会社 薄膜器件的制造方法
CN1782878A (zh) * 2004-11-26 2006-06-07 东丽株式会社 正型感光性硅氧烷组合物、由其形成的固化膜、以及具备固化膜的元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118954A (ja) 1988-10-26 1990-05-07 Canon Inc 回転駆動装置の組立方法
JP2560602Y2 (ja) * 1989-03-10 1998-01-26 カシオ計算機株式会社 薄膜トランジスタ
JPH0855993A (ja) * 1994-08-12 1996-02-27 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3275306B2 (ja) * 1999-02-09 2002-04-15 日本電気株式会社 半導体装置の製造方法
JP4488611B2 (ja) * 2000-09-26 2010-06-23 旭化成イーマテリアルズ株式会社 ポジ型感光性樹脂組成物
JP2002139838A (ja) * 2000-10-31 2002-05-17 Fuji Photo Film Co Ltd ポジ型レジスト組成物
US6794682B2 (en) * 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2006156601A (ja) * 2004-11-26 2006-06-15 Asahi Kasei Corp 配線構造の製造方法
JP5055719B2 (ja) * 2005-06-27 2012-10-24 ソニー株式会社 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
JP5747437B2 (ja) * 2009-04-14 2015-07-15 日立化成デュポンマイクロシステムズ株式会社 感光性樹脂組成物及びこれを用いた回路形成用基板
JP5538779B2 (ja) * 2009-08-31 2014-07-02 国立大学法人横浜国立大学 感光性樹脂組成物および該組成物を使用した反応現像画像形成方法
KR20130041711A (ko) * 2010-05-11 2013-04-25 파나소닉 액정 디스플레이 주식회사 표시 장치용 박막 반도체 장치 및 그 제조 방법
CN103189990A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529344A (zh) * 1996-05-15 2004-09-15 精工爱普生株式会社 薄膜器件的制造方法
CN1782878A (zh) * 2004-11-26 2006-06-07 东丽株式会社 正型感光性硅氧烷组合物、由其形成的固化膜、以及具备固化膜的元件

Also Published As

Publication number Publication date
CN103109373A (zh) 2013-05-15
US9431543B2 (en) 2016-08-30
WO2012137251A1 (ja) 2012-10-11
JPWO2012137251A1 (ja) 2014-07-28
US20130168678A1 (en) 2013-07-04
JP5649720B2 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
CN103109373B (zh) 显示装置用薄膜半导体装置及其制造方法
JP4042098B2 (ja) デバイスの製造方法
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
US7510905B2 (en) Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
JP4667051B2 (ja) 半導体装置の作製方法
JP6142230B2 (ja) 薄膜半導体装置
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
WO2012117439A1 (ja) 薄膜半導体装置及びその製造方法
KR102169861B1 (ko) 어레이기판 및 이의 제조방법
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
US9741588B2 (en) Method of manufacturing thin-film transistor substrate
CN103038887A (zh) 薄膜半导体器件及薄膜半导体器件的制造方法
US20160365361A1 (en) Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device
TW201246551A (en) Thin film transistor
CN103189990A (zh) 薄膜半导体器件及其制造方法
CN101123276A (zh) 薄膜晶体管阵列基板、其制造方法和显示装置
US9159773B2 (en) Thin film transistor and active matrix organic light emitting diode assembly
CN103745954B (zh) 显示装置、阵列基板及其制造方法
US20130037808A1 (en) Thin-film transistor device and method for manufacturing thin-film transistor device
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
US8877577B2 (en) Semiconductor device and manufacturing method thereof
TWI523239B (zh) 薄膜電晶體及其製作方法
TW200417032A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150420

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150420

Address after: Tokyo, Japan, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Applicant after: Panasonic Liquid Crystal Display Co., Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co., Ltd.

Applicant before: Panasonic Liquid Crystal Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20190406