JP3275306B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3275306B2 JP3275306B2 JP03121599A JP3121599A JP3275306B2 JP 3275306 B2 JP3275306 B2 JP 3275306B2 JP 03121599 A JP03121599 A JP 03121599A JP 3121599 A JP3121599 A JP 3121599A JP 3275306 B2 JP3275306 B2 JP 3275306B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide resin
- semiconductor device
- manufacturing
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面がポリイミド
樹脂により覆われた半導体装置の製造方法に関するもの
である。
樹脂により覆われた半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】近年、半導体装置を構成するトランジス
タ素子数の増大と共に入出力信号のピン数が増加してき
ており、また、電子機器の小型化を図るために半導体装
置の実装密度はますます高くなってきている。そして、
このような状況に対応すべくフリップチップ接続が注目
されている。フリップチップ接続は米国ＩＢＭ社（Ｉｎ
ｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈ
ｉｎｅ Ｃｏｒｐｏｒａｔｉｏｎ）により提案された接
続形態であり、例えばＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｗ
ｏｒｌｄ増刊サーフェイスマウントテクノロジ−（９３
年冬号）などに解説されている。
タ素子数の増大と共に入出力信号のピン数が増加してき
ており、また、電子機器の小型化を図るために半導体装
置の実装密度はますます高くなってきている。そして、
このような状況に対応すべくフリップチップ接続が注目
されている。フリップチップ接続は米国ＩＢＭ社（Ｉｎ
ｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈ
ｉｎｅ Ｃｏｒｐｏｒａｔｉｏｎ）により提案された接
続形態であり、例えばＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｗ
ｏｒｌｄ増刊サーフェイスマウントテクノロジ−（９３
年冬号）などに解説されている。
【０００３】まず、フリップチップ接続に用いるハンダ
バンプ電極の従来の形成方法の一例について説明する。
図１０はフリップチップ接続を行うＬＳＩ（大規模集積
回路）チップの一例を示す平面図である。図１０に示し
たように、フリップチップ接続を行うＬＳＩチップ１０
２では、シリコン基板１０４上にパッド電極１０６がマ
トリクス状に配列されている。図１１は図１０に示した
ＬＳＩチップ１０２の１つのパッド電極周辺の構造を示
す要部断面図であり、図１２ないし図１７は、図１０の
ＬＳＩチップ１０２を製造する際の各行程を、図１１に
示した箇所に注目して示す断面図である。まず、図１２
に示したようにシリコン基板１０４の上に、不図示のト
ランジスタ素子を形成した後、第１の層間絶縁膜１０８
を形成する。つづいて、その上に第１層配線１１０をパ
ターニングして形成し、その後、第２の層間絶縁膜１１
２、第２層配線１１４を同様に形成する。第２層配線１
１４は例えば１μｍ厚のＣｕ（銅）を含むＡｌ（アルミ
ニウム）合金により形成する。
バンプ電極の従来の形成方法の一例について説明する。
図１０はフリップチップ接続を行うＬＳＩ（大規模集積
回路）チップの一例を示す平面図である。図１０に示し
たように、フリップチップ接続を行うＬＳＩチップ１０
２では、シリコン基板１０４上にパッド電極１０６がマ
トリクス状に配列されている。図１１は図１０に示した
ＬＳＩチップ１０２の１つのパッド電極周辺の構造を示
す要部断面図であり、図１２ないし図１７は、図１０の
ＬＳＩチップ１０２を製造する際の各行程を、図１１に
示した箇所に注目して示す断面図である。まず、図１２
に示したようにシリコン基板１０４の上に、不図示のト
ランジスタ素子を形成した後、第１の層間絶縁膜１０８
を形成する。つづいて、その上に第１層配線１１０をパ
ターニングして形成し、その後、第２の層間絶縁膜１１
２、第２層配線１１４を同様に形成する。第２層配線１
１４は例えば１μｍ厚のＣｕ（銅）を含むＡｌ（アルミ
ニウム）合金により形成する。
【０００４】次に、図１３に示したように第２層配線１
１４を保護する第３の層間絶縁膜１１６およびポリイミ
ド樹脂膜１１８を形成する。ポリイミド樹脂膜１１８の
厚さは例えば１０μｍとする。また、第３の層間絶縁膜
１１６は例えば酸化膜と窒化膜の２層構造とし、その膜
厚は各々例えば０．１μｍ、０．９μｍとする。さら
に、ポリイミド樹脂膜１１８に対し、マスクパターンを
用いて露光・現像を行って、図１４に示したようにカバ
ースルーホール１２０を形成した後、ポリイミド樹脂膜
１１８自身をマスクとして第３の層間絶縁膜１１６を反
応性イオンエッチングによって除去した上で、バリアメ
タル膜１２２およびパッド電極金属膜１２４をこの順番
で形成し、図１５の構造を得る。バリアメタル膜１２２
の材料としてはＰｄ、Ｎｉ、Ｃｒ、ＣｒＣｕ、ＴｉＷ、
Ｔｉ（それぞれパラジウム、ニッケル、クロム、クロム
と銅の合金、チタンとタングステンの合金、チタン）な
ど、様々な材料を用いることが提案されているが、ここ
ではアルミ配線（第２層配線１１４）となじみの良いＴ
ｉＷを使用するものとする。また、パッド電極金属膜１
２４は例えばＣｕにより形成し、厚さは１０μｍとす
る。
１４を保護する第３の層間絶縁膜１１６およびポリイミ
ド樹脂膜１１８を形成する。ポリイミド樹脂膜１１８の
厚さは例えば１０μｍとする。また、第３の層間絶縁膜
１１６は例えば酸化膜と窒化膜の２層構造とし、その膜
厚は各々例えば０．１μｍ、０．９μｍとする。さら
に、ポリイミド樹脂膜１１８に対し、マスクパターンを
用いて露光・現像を行って、図１４に示したようにカバ
ースルーホール１２０を形成した後、ポリイミド樹脂膜
１１８自身をマスクとして第３の層間絶縁膜１１６を反
応性イオンエッチングによって除去した上で、バリアメ
タル膜１２２およびパッド電極金属膜１２４をこの順番
で形成し、図１５の構造を得る。バリアメタル膜１２２
の材料としてはＰｄ、Ｎｉ、Ｃｒ、ＣｒＣｕ、ＴｉＷ、
Ｔｉ（それぞれパラジウム、ニッケル、クロム、クロム
と銅の合金、チタンとタングステンの合金、チタン）な
ど、様々な材料を用いることが提案されているが、ここ
ではアルミ配線（第２層配線１１４）となじみの良いＴ
ｉＷを使用するものとする。また、パッド電極金属膜１
２４は例えばＣｕにより形成し、厚さは１０μｍとす
る。
【０００５】次に、図１６に示したように、カバースル
ーホール１２０を覆ってフォトレジスト膜１２６を形成
し、このフォトレジスト膜１２６をマスクとしてバリア
メタル膜１２２、パッド電極金属膜１２４のエッチング
を行い、図１７の構造を得る。この段階のパッド電極金
属膜１２４が上記パッド電極１０６（図１０）に相当し
ている。つづいて、酸素プラズマによるアッシングを行
って、フォトレジスト膜１２６を剥離し、除去して最終
的に図１１の構造を得る。この酸素プラズマによるアッ
シングの際、感光性のポリイミド樹脂膜１１８の表面も
酸素プラズマに曝されるため、酸素プラズマに曝された
ポリイミド樹脂膜の表面部は変質して硬化し、図１１に
示したように、硬化膜層１２８が形成される。なお、図
１１ないし図１７はＬＳＩチップの構造を明瞭に示すた
め、縦横比をあえて拡大した図面となっている。パッド
電極金属膜１２４上に半田ボール１３０を搭載した場合
の実際の縦横比で表した形状は図１８に示すようなもの
となる。
ーホール１２０を覆ってフォトレジスト膜１２６を形成
し、このフォトレジスト膜１２６をマスクとしてバリア
メタル膜１２２、パッド電極金属膜１２４のエッチング
を行い、図１７の構造を得る。この段階のパッド電極金
属膜１２４が上記パッド電極１０６（図１０）に相当し
ている。つづいて、酸素プラズマによるアッシングを行
って、フォトレジスト膜１２６を剥離し、除去して最終
的に図１１の構造を得る。この酸素プラズマによるアッ
シングの際、感光性のポリイミド樹脂膜１１８の表面も
酸素プラズマに曝されるため、酸素プラズマに曝された
ポリイミド樹脂膜の表面部は変質して硬化し、図１１に
示したように、硬化膜層１２８が形成される。なお、図
１１ないし図１７はＬＳＩチップの構造を明瞭に示すた
め、縦横比をあえて拡大した図面となっている。パッド
電極金属膜１２４上に半田ボール１３０を搭載した場合
の実際の縦横比で表した形状は図１８に示すようなもの
となる。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来のＬＳＩチップの製造方法では、フォトレジスト膜１
２６を除去すべく酸素プラズマによるアッシングを行っ
た際、カバースルーホール１２０の外側のポリイミド樹
脂膜表面部には上述のように硬化膜層１２８が形成され
るが、カバースルーホール１２０の内側は、バリアメタ
ル膜１２２およびパッド電極金属膜１２４に覆われてい
るため、ポリイミド樹脂膜１１８は酸素プラズマに曝さ
れることがなく、したがってその表面部は硬化しない。
その結果、保護膜としてのポリイミド樹脂膜１１８の表
面部に性質の異なる層が隣接して形成されることにな
り、熱衝撃あるいは機械的衝撃がＬＳＩチップ１０２に
加わった場合に、上記異なる性質の２つの層の境界面に
応力が集中して、ポリイミド樹脂膜１１８に亀裂が生じ
やすくなる。
来のＬＳＩチップの製造方法では、フォトレジスト膜１
２６を除去すべく酸素プラズマによるアッシングを行っ
た際、カバースルーホール１２０の外側のポリイミド樹
脂膜表面部には上述のように硬化膜層１２８が形成され
るが、カバースルーホール１２０の内側は、バリアメタ
ル膜１２２およびパッド電極金属膜１２４に覆われてい
るため、ポリイミド樹脂膜１１８は酸素プラズマに曝さ
れることがなく、したがってその表面部は硬化しない。
その結果、保護膜としてのポリイミド樹脂膜１１８の表
面部に性質の異なる層が隣接して形成されることにな
り、熱衝撃あるいは機械的衝撃がＬＳＩチップ１０２に
加わった場合に、上記異なる性質の２つの層の境界面に
応力が集中して、ポリイミド樹脂膜１１８に亀裂が生じ
やすくなる。
【０００７】そして、ポリイミド樹脂膜１１８に亀裂が
入ると、表面保護膜としての機能を果たせず、水分やア
ルカリイオンの進入を阻止できなくなる。また、ポリイ
ミド樹脂膜１１８は、厚膜かつ平坦膜であることによっ
て下側の層間絶縁膜や配線に亀裂が生じることを防止す
る機能を持っていたが、ポリイミド樹脂膜１１８自身に
亀裂が入ると、この機能も果たせなくなる。そのため、
ＬＳＩチップの信頼性は大幅に低下してしまう。
入ると、表面保護膜としての機能を果たせず、水分やア
ルカリイオンの進入を阻止できなくなる。また、ポリイ
ミド樹脂膜１１８は、厚膜かつ平坦膜であることによっ
て下側の層間絶縁膜や配線に亀裂が生じることを防止す
る機能を持っていたが、ポリイミド樹脂膜１１８自身に
亀裂が入ると、この機能も果たせなくなる。そのため、
ＬＳＩチップの信頼性は大幅に低下してしまう。
【０００８】本発明はこのような問題を解決するために
なされたもので、その目的は、ポリイミド樹脂膜に亀裂
が生じることを防止した半導体装置の製造方法を提供す
ることにある。
なされたもので、その目的は、ポリイミド樹脂膜に亀裂
が生じることを防止した半導体装置の製造方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板上にポリイミド樹脂膜を形成する
ポリイミド樹脂膜形成ステップと、前記ポリイミド樹脂
膜上の特定領域にフォトレジスト膜を形成するフォトレ
ジスト膜形成ステップと、酸素プラズマアッシングによ
り前記フォトレジスト膜を除去するフォトレジスト膜除
去ステップとを含む半導体装置の製造方法において、前
記フォトレジスト膜形成ステップの前に、前記ポリイミ
ド樹脂膜の表面部を、酸素プラズマに曝して変質させた
際の硬度程度に硬化させるポリイミド樹脂硬化ステップ
を含み、前記ポリイミド樹脂硬化ステップでは、前記ポ
リイミド樹脂膜の表面を酸素プラズマに曝すことで前記
ポリイミド樹脂膜の上層部を硬化させることを特徴とす
る。
するため、半導体基板上にポリイミド樹脂膜を形成する
ポリイミド樹脂膜形成ステップと、前記ポリイミド樹脂
膜上の特定領域にフォトレジスト膜を形成するフォトレ
ジスト膜形成ステップと、酸素プラズマアッシングによ
り前記フォトレジスト膜を除去するフォトレジスト膜除
去ステップとを含む半導体装置の製造方法において、前
記フォトレジスト膜形成ステップの前に、前記ポリイミ
ド樹脂膜の表面部を、酸素プラズマに曝して変質させた
際の硬度程度に硬化させるポリイミド樹脂硬化ステップ
を含み、前記ポリイミド樹脂硬化ステップでは、前記ポ
リイミド樹脂膜の表面を酸素プラズマに曝すことで前記
ポリイミド樹脂膜の上層部を硬化させることを特徴とす
る。
【００１０】すなわち、本発明の半導体装置の製造方法
では、ポリイミド硬化ステップにおいて、フォトレジス
ト膜形成ステップの前にポリイミド樹脂膜の表面部を硬
化させる。したがって、フォトレジスト膜形成ステップ
でポリイミド樹脂膜上の特定領域にフォトレジスト膜を
形成し、その後、フォトレジスト膜除去ステップで、酸
素プラズマアッシングによりフォトレジスト膜を除去
し、その際、フォトレジスト膜で覆われていない箇所が
酸素プラズマに曝されても、ポリイミド樹脂膜の表面部
はすでに硬化しているので、それ以上は硬化しない。そ
のため、ポリイミド樹脂膜の、フォトレジスト膜で覆わ
れていた箇所と、覆われていなかった隣接箇所とで、従
来のように性質が異なってしまうといったことがなく、
熱衝撃あるいは機械的衝撃が半導体装置に加わっても、
ポリイミド樹脂膜に亀裂は生じない。その結果、ポリイ
ミド樹脂膜は、表面保護膜としての機能を充分に果た
し、水分やアルカリイオンの進入を阻止することができ
る。また、厚く、かつ平坦な膜として下側の層間絶縁膜
や配線に亀裂が生じることを防止することができ、半導
体装置の信頼性を確保することが可能となる。
では、ポリイミド硬化ステップにおいて、フォトレジス
ト膜形成ステップの前にポリイミド樹脂膜の表面部を硬
化させる。したがって、フォトレジスト膜形成ステップ
でポリイミド樹脂膜上の特定領域にフォトレジスト膜を
形成し、その後、フォトレジスト膜除去ステップで、酸
素プラズマアッシングによりフォトレジスト膜を除去
し、その際、フォトレジスト膜で覆われていない箇所が
酸素プラズマに曝されても、ポリイミド樹脂膜の表面部
はすでに硬化しているので、それ以上は硬化しない。そ
のため、ポリイミド樹脂膜の、フォトレジスト膜で覆わ
れていた箇所と、覆われていなかった隣接箇所とで、従
来のように性質が異なってしまうといったことがなく、
熱衝撃あるいは機械的衝撃が半導体装置に加わっても、
ポリイミド樹脂膜に亀裂は生じない。その結果、ポリイ
ミド樹脂膜は、表面保護膜としての機能を充分に果た
し、水分やアルカリイオンの進入を阻止することができ
る。また、厚く、かつ平坦な膜として下側の層間絶縁膜
や配線に亀裂が生じることを防止することができ、半導
体装置の信頼性を確保することが可能となる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による製造方
法により製造した半導体装置の一例を示す要部断面図、
図２ないし図８は本発明の半導体装置の製造方法の一例
により半導体装置を製造する際の各工程を示す断面図で
ある。また、図９は図１の半導体装置を構成するパッド
電極金属膜上に半田ボールを搭載した状態を示す要部断
面図である。なお、図１ないし図８は構造を明瞭に示す
ため、縦横比をあえて拡大した図面となっている。実際
には図９に示したような縦横比となる。
て図面を参照して説明する。図１は本発明による製造方
法により製造した半導体装置の一例を示す要部断面図、
図２ないし図８は本発明の半導体装置の製造方法の一例
により半導体装置を製造する際の各工程を示す断面図で
ある。また、図９は図１の半導体装置を構成するパッド
電極金属膜上に半田ボールを搭載した状態を示す要部断
面図である。なお、図１ないし図８は構造を明瞭に示す
ため、縦横比をあえて拡大した図面となっている。実際
には図９に示したような縦横比となる。
【００１２】以下では、これらの図面を参照して本発明
の半導体装置の製造方法の一例について説明する。本実
施の形態例の製造方法により製造する半導体装置（例え
ばＬＳＩチップ）は、フリップチップ接続を行うための
ものであり、全体としては図１０に示したＬＳＩチップ
１０２と同様に、シリコン基板上に多数のパッド電極を
マトリクス状に配列した構成となっている。
の半導体装置の製造方法の一例について説明する。本実
施の形態例の製造方法により製造する半導体装置（例え
ばＬＳＩチップ）は、フリップチップ接続を行うための
ものであり、全体としては図１０に示したＬＳＩチップ
１０２と同様に、シリコン基板上に多数のパッド電極を
マトリクス状に配列した構成となっている。
【００１３】ここでは、１つのパッド電極部に注目して
説明する。まず、図２に示したようにシリコン基板２の
上に、不図示のトランジスタ素子を形成した後、０．１
５μｍ厚のＣＶＤ酸化膜および０．６５μｍ厚のＢＰＳ
Ｇ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）膜の積層膜からなる第１の層間絶縁膜４を形
成する。次に、０．０５μｍ厚のＴｉＮにサンドイッチ
された０．４μｍ厚のＡｌＣｕ膜のスパッタを行いフォ
トリソグラフィ技術によるパターンニングを行って第１
層配線６を形成する。そして、この第１層配線６の上に
１．０μｍ厚のＣＶＤ酸化膜からなる第２の層間絶縁膜
８を形成し、さらに、０．０５μｍ厚のＴｉＮにサンド
イッチされた０．９μｍ厚のＡｌＣｕ膜からなる第２層
配線１０を同様の手法により形成する。つづいて、図３
に示したように、第２層配線１０の上に０．１μｍ厚の
ＣＶＤ酸化膜および０．９μｍ厚のＣＶＤ窒化膜を積層
して第３の層間絶縁膜１２を形成し、さらに、その上に
１０μｍ厚の感光性のポリイミド樹脂膜１４をスピン塗
布技法により形成する（本発明に係わるポリイミド樹脂
膜形成ステップ）。
説明する。まず、図２に示したようにシリコン基板２の
上に、不図示のトランジスタ素子を形成した後、０．１
５μｍ厚のＣＶＤ酸化膜および０．６５μｍ厚のＢＰＳ
Ｇ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）膜の積層膜からなる第１の層間絶縁膜４を形
成する。次に、０．０５μｍ厚のＴｉＮにサンドイッチ
された０．４μｍ厚のＡｌＣｕ膜のスパッタを行いフォ
トリソグラフィ技術によるパターンニングを行って第１
層配線６を形成する。そして、この第１層配線６の上に
１．０μｍ厚のＣＶＤ酸化膜からなる第２の層間絶縁膜
８を形成し、さらに、０．０５μｍ厚のＴｉＮにサンド
イッチされた０．９μｍ厚のＡｌＣｕ膜からなる第２層
配線１０を同様の手法により形成する。つづいて、図３
に示したように、第２層配線１０の上に０．１μｍ厚の
ＣＶＤ酸化膜および０．９μｍ厚のＣＶＤ窒化膜を積層
して第３の層間絶縁膜１２を形成し、さらに、その上に
１０μｍ厚の感光性のポリイミド樹脂膜１４をスピン塗
布技法により形成する（本発明に係わるポリイミド樹脂
膜形成ステップ）。
【００１４】その後、マスクを用いてポリイミド樹脂膜
１４の露光を行い現像処理を加えることにより、図４に
示したように、スルーホール１６を形成する（本発明に
係わるスルーホール形成ステップ）。さらに図４に示し
たポリイミド樹脂膜１４をマスクとして第３の層間絶縁
膜１２を反応性イオンエッチングにより除去し、第２層
配線１０をスルーホール１６の底部において露出させ図
５の構造を得る。次に、この状態でシリコン基板２全体
（ウェハー）を酸素プラズマに曝すことにより、図６に
示したように、ポリイミド樹脂膜１４の表面部に硬化膜
層１８を形成する（本発明に係わるポリイミド樹脂硬化
ステップ）。
１４の露光を行い現像処理を加えることにより、図４に
示したように、スルーホール１６を形成する（本発明に
係わるスルーホール形成ステップ）。さらに図４に示し
たポリイミド樹脂膜１４をマスクとして第３の層間絶縁
膜１２を反応性イオンエッチングにより除去し、第２層
配線１０をスルーホール１６の底部において露出させ図
５の構造を得る。次に、この状態でシリコン基板２全体
（ウェハー）を酸素プラズマに曝すことにより、図６に
示したように、ポリイミド樹脂膜１４の表面部に硬化膜
層１８を形成する（本発明に係わるポリイミド樹脂硬化
ステップ）。
【００１５】つづいて、図７に示したように、硬化膜層
１８の上にバリアメタル膜２４およびパッド電極金属膜
２２をこの順序で連続して形成する（本発明に係わる金
属膜形成ステップ）。さらに、図８に示したように、フ
ォトレジスト膜２０をスルーホール１６の上部に形成し
（本発明に係わるフォトレジスト膜形成ステップ）、フ
ォトレジスト膜２０をマスクとしてパッド電極金属膜２
２およびバリアメタル膜２４のエッチングを続けて実施
し（本発明に係わる金属膜整形ステップ）、図１の構造
を得る。なお、バリアメタル膜２４の材料としては、第
２層配線１０の材料となじみの良いＴｉＷを用い、その
膜厚は０．２μｍとする。また、パッド電極金属膜２２
はＣｕにより形成し、膜厚は１０μｍとする。パッド電
極金属膜２２を形成した後、フォトレジスト膜２０を酸
素プラズマアッシングにより除去し（本発明に係わるフ
ォトレジスト膜除去ステップ）、パッド電極金蔵膜２２
の上に、図９に示したように、半田ボール２６を搭載す
ることで、フリップチップ接続のためのハンダバンプ電
極２８が完成する。
１８の上にバリアメタル膜２４およびパッド電極金属膜
２２をこの順序で連続して形成する（本発明に係わる金
属膜形成ステップ）。さらに、図８に示したように、フ
ォトレジスト膜２０をスルーホール１６の上部に形成し
（本発明に係わるフォトレジスト膜形成ステップ）、フ
ォトレジスト膜２０をマスクとしてパッド電極金属膜２
２およびバリアメタル膜２４のエッチングを続けて実施
し（本発明に係わる金属膜整形ステップ）、図１の構造
を得る。なお、バリアメタル膜２４の材料としては、第
２層配線１０の材料となじみの良いＴｉＷを用い、その
膜厚は０．２μｍとする。また、パッド電極金属膜２２
はＣｕにより形成し、膜厚は１０μｍとする。パッド電
極金属膜２２を形成した後、フォトレジスト膜２０を酸
素プラズマアッシングにより除去し（本発明に係わるフ
ォトレジスト膜除去ステップ）、パッド電極金蔵膜２２
の上に、図９に示したように、半田ボール２６を搭載す
ることで、フリップチップ接続のためのハンダバンプ電
極２８が完成する。
【００１６】このように、本実施の形態例では、フォト
レジスト膜２０を形成する前にポリイミド樹脂膜１４の
表面部を硬化させるので、ポリイミド樹脂膜上にフォト
レジスト膜を形成し、その後、酸素プラズマアッシング
によりフォトレジスト膜を除去し、その際、フォトレジ
スト膜で覆われていない箇所が酸素プラズマに曝されて
も、ポリイミド樹脂膜の表面部はすでに硬化しているの
で、それ以上は硬化しない。
レジスト膜２０を形成する前にポリイミド樹脂膜１４の
表面部を硬化させるので、ポリイミド樹脂膜上にフォト
レジスト膜を形成し、その後、酸素プラズマアッシング
によりフォトレジスト膜を除去し、その際、フォトレジ
スト膜で覆われていない箇所が酸素プラズマに曝されて
も、ポリイミド樹脂膜の表面部はすでに硬化しているの
で、それ以上は硬化しない。
【００１７】そのため、ポリイミド樹脂膜の、フォトレ
ジスト膜で覆われていた箇所と、覆われていなかった隣
接箇所とで、従来のように性質が異なってしまうといっ
たことがなく、熱衝撃あるいは機械的衝撃が半導体装置
に加わっても、ポリイミド樹脂膜に亀裂は生じない。そ
の結果、ポリイミド樹脂膜は、表面保護膜としての機能
を充分に果たし、水分やアルカリイオンの進入を阻止す
ることができる。また、厚く、かつ平坦な膜として下側
の層間絶縁膜や配線に亀裂が生じることを防止すること
ができ、半導体装置の信頼性を確保することが可能とな
る。
ジスト膜で覆われていた箇所と、覆われていなかった隣
接箇所とで、従来のように性質が異なってしまうといっ
たことがなく、熱衝撃あるいは機械的衝撃が半導体装置
に加わっても、ポリイミド樹脂膜に亀裂は生じない。そ
の結果、ポリイミド樹脂膜は、表面保護膜としての機能
を充分に果たし、水分やアルカリイオンの進入を阻止す
ることができる。また、厚く、かつ平坦な膜として下側
の層間絶縁膜や配線に亀裂が生じることを防止すること
ができ、半導体装置の信頼性を確保することが可能とな
る。
【００１８】なお、シリコン基板２上に形成する各種の
膜の上記材料や上記厚さは、あくまでも一例であり、本
発明は上記材料および上記膜厚に限定されるものではな
い。
膜の上記材料や上記厚さは、あくまでも一例であり、本
発明は上記材料および上記膜厚に限定されるものではな
い。
【００１９】
【発明の効果】以上説明したように本発明は、半導体基
板上にポリイミド樹脂膜を形成するポリイミド樹脂膜形
成ステップと、前記ポリイミド樹脂膜上の特定領域にフ
ォトレジスト膜を形成するフォトレジスト膜形成ステッ
プと、酸素プラズマアッシングにより前記フォトレジス
ト膜を除去するフォトレジスト膜除去ステップとを含む
半導体装置の製造方法において、前記フォトレジスト膜
形成ステップの前に、前記ポリイミド樹脂膜の表面部
を、酸素プラズマに曝して変質させた際の硬度程度に硬
化させるポリイミド樹脂硬化ステップを含み、前記ポリ
イミド樹脂硬化ステップでは、前記ポリイミド樹脂膜の
表面を酸素プラズマに曝すことで前記ポリイミド樹脂膜
の上層部を硬化させることを特徴とする。
板上にポリイミド樹脂膜を形成するポリイミド樹脂膜形
成ステップと、前記ポリイミド樹脂膜上の特定領域にフ
ォトレジスト膜を形成するフォトレジスト膜形成ステッ
プと、酸素プラズマアッシングにより前記フォトレジス
ト膜を除去するフォトレジスト膜除去ステップとを含む
半導体装置の製造方法において、前記フォトレジスト膜
形成ステップの前に、前記ポリイミド樹脂膜の表面部
を、酸素プラズマに曝して変質させた際の硬度程度に硬
化させるポリイミド樹脂硬化ステップを含み、前記ポリ
イミド樹脂硬化ステップでは、前記ポリイミド樹脂膜の
表面を酸素プラズマに曝すことで前記ポリイミド樹脂膜
の上層部を硬化させることを特徴とする。
【００２０】すなわち、本発明の半導体装置の製造方法
では、ポリイミド硬化ステップにおいて、フォトレジス
ト膜形成ステップの前にポリイミド樹脂膜の表面部を硬
化させる。したがって、フォトレジスト膜形成ステップ
でポリイミド樹脂膜上の特定領域にフォトレジスト膜を
形成し、その後、フォトレジスト膜除去ステップで、酸
素プラズマアッシングによりフォトレジスト膜を除去
し、その際、フォトレジスト膜で覆われていない箇所が
酸素プラズマに曝されても、ポリイミド樹脂膜の表面部
はすでに硬化しているので、それ以上は硬化しない。そ
のため、ポリイミド樹脂膜の、フォトレジスト膜で覆わ
れていた箇所と、覆われていなかった隣接箇所とで、従
来のように性質が異なってしまうといったことがなく、
熱衝撃あるいは機械的衝撃が半導体装置に加わっても、
ポリイミド樹脂膜に亀裂は生じない。その結果、ポリイ
ミド樹脂膜は、表面保護膜としての機能を充分に果た
し、水分やアルカリイオンの進入を阻止することができ
る。また、厚く、かつ平坦な膜として下側の層間絶縁膜
や配線に亀裂が生じることを防止することができ、半導
体装置の信頼性を確保することが可能となる。
では、ポリイミド硬化ステップにおいて、フォトレジス
ト膜形成ステップの前にポリイミド樹脂膜の表面部を硬
化させる。したがって、フォトレジスト膜形成ステップ
でポリイミド樹脂膜上の特定領域にフォトレジスト膜を
形成し、その後、フォトレジスト膜除去ステップで、酸
素プラズマアッシングによりフォトレジスト膜を除去
し、その際、フォトレジスト膜で覆われていない箇所が
酸素プラズマに曝されても、ポリイミド樹脂膜の表面部
はすでに硬化しているので、それ以上は硬化しない。そ
のため、ポリイミド樹脂膜の、フォトレジスト膜で覆わ
れていた箇所と、覆われていなかった隣接箇所とで、従
来のように性質が異なってしまうといったことがなく、
熱衝撃あるいは機械的衝撃が半導体装置に加わっても、
ポリイミド樹脂膜に亀裂は生じない。その結果、ポリイ
ミド樹脂膜は、表面保護膜としての機能を充分に果た
し、水分やアルカリイオンの進入を阻止することができ
る。また、厚く、かつ平坦な膜として下側の層間絶縁膜
や配線に亀裂が生じることを防止することができ、半導
体装置の信頼性を確保することが可能となる。
【図１】本発明による製造方法により製造した半導体装
置の一例を示す要部断面図である。
置の一例を示す要部断面図である。
【図２】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図３】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図４】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図５】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図６】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図７】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図８】本発明の半導体装置の製造方法の一例により半
導体装置を製造する際の１行程を示す断面図である。
導体装置を製造する際の１行程を示す断面図である。
【図９】図１の半導体装置を構成するパッド電極金属膜
上に半田ボールを搭載した状態を示す要部断面図であ
る。
上に半田ボールを搭載した状態を示す要部断面図であ
る。
【図１０】フリップチップ接続を行うＬＳＩ（大規模集
積回路）チップの一例を示す平面図である。
積回路）チップの一例を示す平面図である。
【図１１】図１０に示したＬＳＩチップの１つのパッド
電極周辺の構造を示す要部断面図である。
電極周辺の構造を示す要部断面図である。
【図１２】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１３】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１４】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１５】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１６】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１７】図１０のＬＳＩチップを製造する際の１行程
を示す断面図である。
を示す断面図である。
【図１８】半田ボールを搭載したパッド電極周辺を示す
断面図である。
断面図である。
２……シリコン基板、４……第１の層間絶縁膜、６……
第１層配線、８……第２の層間絶縁膜、１０……第２層
配線、１２……第３の層間絶縁膜、１４……ポリイミド
樹脂膜、１６……スルーホール、１８……硬化膜層、２
０……フォトレジスト膜、２２……パッド電極金属膜、
２４……バリアメタル膜、２６……半田ボール、２８…
…ハンダバンプ電極、１０２……ＬＳＩチップ、１０４
……シリコン基板、１０６……パッド電極、１０８……
第１の層間絶縁膜、１１０……第１層配線、１１２……
第２の層間絶縁膜、１１４……第２層配線、１１６……
第３の層間絶縁膜、１１８……ポリイミド樹脂膜、１２
０……カバースルーホール、１２２……バリアメタル
膜、１２４……パッド電極金属膜、１２６……フォトレ
ジスト膜、１２８……硬化膜層、１３０……半田ボー
ル。
第１層配線、８……第２の層間絶縁膜、１０……第２層
配線、１２……第３の層間絶縁膜、１４……ポリイミド
樹脂膜、１６……スルーホール、１８……硬化膜層、２
０……フォトレジスト膜、２２……パッド電極金属膜、
２４……バリアメタル膜、２６……半田ボール、２８…
…ハンダバンプ電極、１０２……ＬＳＩチップ、１０４
……シリコン基板、１０６……パッド電極、１０８……
第１の層間絶縁膜、１１０……第１層配線、１１２……
第２の層間絶縁膜、１１４……第２層配線、１１６……
第３の層間絶縁膜、１１８……ポリイミド樹脂膜、１２
０……カバースルーホール、１２２……バリアメタル
膜、１２４……パッド電極金属膜、１２６……フォトレ
ジスト膜、１２８……硬化膜層、１３０……半田ボー
ル。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 21/88 Ｔ 21/768 21/90 Ｓ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/28 H01L 21/312 H01L 21/3205 H01L 21/60 311 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上にポリイミド樹脂膜を形成
するポリイミド樹脂膜形成ステップと、前記ポリイミド
樹脂膜上の特定領域にフォトレジスト膜を形成するフォ
トレジスト膜形成ステップと、酸素プラズマアッシング
により前記フォトレジスト膜を除去するフォトレジスト
膜除去ステップとを含む半導体装置の製造方法におい
て、 前記フォトレジスト膜形成ステップの前に、前記ポリイ
ミド樹脂膜の表面部を硬化させるポリイミド樹脂硬化ス
テップを含み、 前記ポリイミド樹脂硬化ステップでは、前記ポリイミド
樹脂膜の表面を酸素プラズマに曝すことで前記ポリイミ
ド樹脂膜の上層部を硬化させる ことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記ポリイミド樹脂膜にスルーホールを
形成するスルーホール形成ステップをさらに含み、前記
ポリイミド樹脂硬化ステップでは、前記スルーホール内
側の前記ポリイミド樹脂膜の表面部も含めて前記ポリイ
ミド樹脂膜の表面部を硬化させることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記半導体基板上に層間絶縁膜を介して
形成された配線膜が前記スルーホールの底部に配置され
ていることを特徴とする請求項２記載の半導体装置の製
造方法。 - 【請求項４】 前記スルーホールの箇所を含めて前記ポ
リイミド樹脂膜の上にバリアメタル膜およびパッド電極
金属膜を形成する金属膜形成ステップを含み、前記フォ
トレジスト膜形成ステップでは、前記スルーホール部の
前記パッド電極金属膜上の領域を前記特定領域として前
記フォトレジスト膜を形成し、前記フォトレジスト膜を
マスクとしスルーホール部の前記バリアメタル膜および
前記パッド電極金属膜を残して前記バリアメタル膜およ
び前記パッド電極金属膜をエッチングにより除去する金
属膜整形ステップを経て、前記フォトレジスト膜除去ス
テップにおいて前記フォトレジスト膜を除去することを
特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03121599A JP3275306B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03121599A JP3275306B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232092A JP2000232092A (ja) | 2000-08-22 |
| JP3275306B2 true JP3275306B2 (ja) | 2002-04-15 |
Family
ID=12325222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03121599A Expired - Fee Related JP3275306B2 (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275306B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7415316B1 (ja) | 2022-12-29 | 2024-01-17 | 住友金属鉱山株式会社 | オートクレーブの休止に向けた降温時のオートクレーブ液レべル調整方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012137251A1 (ja) * | 2011-04-06 | 2012-10-11 | パナソニック株式会社 | 表示装置用薄膜半導体装置及びその製造方法 |
| JP6455335B2 (ja) | 2015-06-23 | 2019-01-23 | 三菱電機株式会社 | 半導体装置 |
| CN115985846B (zh) * | 2023-02-10 | 2023-06-06 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
1999
- 1999-02-09 JP JP03121599A patent/JP3275306B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7415316B1 (ja) | 2022-12-29 | 2024-01-17 | 住友金属鉱山株式会社 | オートクレーブの休止に向けた降温時のオートクレーブ液レべル調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232092A (ja) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7960272B2 (en) | Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US7151312B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7122458B2 (en) | Method for fabricating pad redistribution layer | |
| US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US6794732B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| TWI239608B (en) | Semiconductor device and the manufacturing method thereof, and semiconductor wafer | |
| US7067929B2 (en) | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device | |
| JP3275306B2 (ja) | 半導体装置の製造方法 | |
| US7365429B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| JP3206243B2 (ja) | ボンディングパッド及びその形成方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003100744A (ja) | 半導体装置及びその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003092353A (ja) | 半導体装置及びその製造方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JP2000164622A (ja) | チップサイズパッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |