JP2003100744A

JP2003100744A - 半導体装置及びその製造方法

Info

Publication number: JP2003100744A
Application number: JP2001288558A
Authority: JP
Inventors: Masami Seto; 正己瀬戸; Toshihiko Taneda; 敏彦種田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】ＣＳＰの製造工程を簡単にし、チップ面積を
小さくする。【解決手段】第１層間絶縁層５上にＡｌ合金層からな
る第１メタル配線層７を形成する。ＰＳＧ膜９、ＳｉＮ
膜１１及び感光性ポリイミド層１３からなり、第１メタ
ル配線層７上にスルーホール１７をもつ第２層間絶縁層
１５を形成する。Ａｌ合金層からなる第２メタル配線層
１９及びランド部２１を形成する。ＰＳＧ膜２３、Ｓｉ
Ｎ膜２５及び感光性ポリイミド層２７からなり、ランド
部２１上に開口部３１をもつ封止層２９を形成する。第
２メタル配線層１９及び封止層２９をウェハプロセスに
より形成し、さらに、ウェハテストは半田ボール３５を
搭載した後の１回のみでよいので、製造工程が簡単にな
る。さらに、第１メタル配線層７に従来技術のようには
ウェハテスト用の金属電極パッドを設けていないのでチ
ップ面積を小さくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にウェハレベルのＣＳＰ（Chip Siz
e Package）技術に関するものである。

【０００２】

【従来の技術】従来、半導体パッケージの製造におい
て、トランジスタ等の半導体素子が形成された半導体ウ
ェハ（以下単にウェハと称す）をチップに切り出してか
ら封止樹脂によりパッケージに組み立てる方法が一般的
であった。この方法は、ウェハの加工後、そのウェハを
個別化されたチップの状態にし、個々のチップを封止樹
脂によりパッケージングしなければならない。その処理
を行なうことは、サイクルタイムやコスト、小型化等に
おいて不利であった。

【０００３】そこで、チップをウェハレベルでパッケー
ジに組み立てる技術が開発された（例えば特開２０００
−２６０９１０号公報参照）。さらに、この技術はチッ
プサイズでのパッケージ（ＣＳＰ）を可能にした。図６
は従来のＣＳＰの一部分を示す断面図である。図７は従
来のＣＳＰを示す平面図である。以下、図６及び図７を
参照して従来のＣＳＰの製造方法を説明する。

【０００４】半導体基板１上に下地絶縁層３を形成し、
トランジスタ等の半導体素子（図示は省略）を形成した
後、半導体基板１上全面に例えばＢＰＳＧ（borophosph
osilicate glass）膜からなる第１層間絶縁層５を形成
する。第１層間絶縁層５に接続孔（図示は省略）を形成
した後、第１層間絶縁層５上に例えばＡｌ（アルミニウ
ム）からなるＡｌ配線３７及びＡｌ電極パッド３９を形
成する。Ａｌ電極パッド３９は後工程で行なうウェハテ
スト時にプローブ針を接触させるために１００×１００
μｍ程度の面積が必要である。Ａｌ電極パッド３９はチ
ップの外周部分に配置されている。

【０００５】半導体基板１上全面に、下層がＰＳＧ（ph
osphosilicate glass）膜９、上層がＳｉＮ（silicon n
itride）膜１１からなるパッシベーション膜を形成し、
さらにその上にポリイミド層４１を形成して第２層間絶
縁層を形成する。Ａｌ電極パッド３９上の絶縁層に、後
工程で形成するメタル配線層との電気的接続を取るため
と、後工程で行なうウェハテスト時にＡｌ電極パッド３
９にプローブ針を接触させるためのパッド開口部４３を
形成する。Ａｌ電極パッド３９にプローブ針を接触させ
てウェハテストを行なう。

【０００６】半導体基板１上全面にＣｒ（クロム）から
なるバリアメタル層（図示は省略）及びＣｕ（銅）から
なるメッキ用電極層をスパッタ法により形成する。この
バリアメタル層は、後工程で形成されるＣｕからなるメ
タル配線層とＡｌ電極パッド３９との間に介在してＣｕ
とＡｌが相互に侵入することを防止するためのものであ
る。メッキ用電極層上の所定の領域にフォトレジストパ
ターンを形成し、電解メッキによりＣｕ配線層４５及び
Ｃｕ電極パッド４７を形成する。Ｃｕ配線層４５及びＣ
ｕ電極パッド４７は再配線層とも呼ばれる。従来、再配
線層の材料としては機械的強度、耐湿性等の信頼性確保
の観点からＣｕが用いられている。

【０００７】フォトレジストパターンを除去した後、Ｃ
ｕ配線層４５及びＣｕ電極パッド４７をマスクにして、
不必要なメッキ用電極層及びバリアメタル層をウエット
エッチングにより除去する。スパッタ法及び電解メッキ
法により金属層を形成し、その金属層を写真製版技術及
びエッチング技術によりパターニングしてメタル・ポス
ト４９を形成する。

【０００８】樹脂封止用の金型内にウェハ、封止樹脂、
テンポラリ・フィルム（樹脂を金型に接触させないため
の材料）を設置し、メタル・ポスト４９が封止樹脂５１
の表面から現れる程度に加熱圧縮する。メタル・ポスト
４９の表面にバリアメタル層５３を形成した後、封止樹
脂５１により封止されたウェハのメタル・ポスト４９に
バリアメタル層５３を介して半田ボール３５を機械的に
固着させる。その後、ウェハをチップに切り出す。この
ように、ウェハレベルでの樹脂封止により、工程数の削
減、チップサイズの小型化が実現された。

【０００９】

【発明が解決しようとする課題】しかし、従来のウェハ
レベルのＣＳＰ製造工程で用いる封止技術は、封止樹脂
や金型等を使用するので、ウェハプロセス工程とは工程
内容、作業環境共に大きく異なり、実際にはアセンブリ
・プロセス工程であった。したがって、工程数もまだ多
く、半導体素子を製造するウェハプロセス工程からアセ
ンブリ・プロセス工程への移行を必要としていた。

【００１０】さらに、ウェハプロセス工程からアセンブ
リ・プロセス工程への移行を必要とするため、ウェハプ
ロセス工程でのウェハの出来栄えを評価する必要があ
り、ウェハプロセス工程完了段階でウェハテストを行な
う必要があった。そのため、工程数の増加を招いてい
た。さらに、ウェハプロセス工程完了段階でのウェハテ
ストでは、金属電極パッドにプローブ針を接触させる必
要があるので、１００×１００μｍ程度の面積の金属電
極パッドが必要であり、チップ面積の増大を招いてい
た。

【００１１】さらに、金属電極パッドの上層に層間絶縁
層を形成し、その層間絶縁層上に接続端子搭載用のラン
ド部を含む再配線層を形成して金属電極パッドと再配線
層を電気的に接続するウェハレベルのＣＳＰでは、ラン
ド部を金属電極パッド上部に配置すると信頼性が劣化す
るため、ランド部と金属電極パッドが重ならないように
配置する必要があり、ランド部及び金属電極パッドがチ
ップに占める割合が大きく、チップの面積を小さくでき
ないという問題があった。

【００１２】本発明はこのような課題に鑑みてなされた
ものであり、ＣＳＰの製造工程を簡単にし、チップ面積
を小さくすることができる半導体装置及びその製造方法
を提供することを目的とするものである。

【００１３】

【課題を解決するための手段】本発明にかかる半導体装
置は、半導体基板上に第１層間絶縁層を介して形成され
た第１メタル配線層と、上記第１層間絶縁層上及び上記
第１メタル配線層上に形成された第２層間絶縁層と、上
記第２層間絶縁層上に形成され、上記第１メタル配線層
とは上記第２層間絶縁層に設けられた接続孔を介して電
気的に接続され、一部分が接続端子搭載用のランド部を
構成する第２メタル配線層と、上記第２層間絶縁層上及
び上記第２メタル配線層上に形成され、上記ランド部に
対応して開口部が設けられている封止層とを備えている
ものである。

【００１４】再配線層に相当する第２メタル配線層と、
下層の第１メタル配線層は接続孔を介して電気的に接続
されている。従来技術のようには面積が大きい金属電極
パッドを設けていないので、チップ面積の縮小化を図る
ことができる。本発明の半導体装置では、ウェハテスト
は接続端子搭載後に行なわれ、第２メタル配線形成前に
はウェハテストは行なわれないので、製造方法を簡単に
することができる。

【００１５】本発明にかかる半導体装置の製造方法は、
以下の工程（ａ）〜（ｅ）を含む。（ａ）半導体基板上に第１層間絶縁層を形成する工程、
（ｂ）上記第１層間絶縁層上に第１金属材料層を形成
し、上記第１金属材料層をパターニングして、第１メタ
ル配線層を形成する工程、（ｃ）半導体基板上全面に第
２層間絶縁層を形成し、上記第２層間絶縁層に、上記第
１メタル配線層に対応して接続孔を形成する工程、
（ｄ）半導体基板上全面に第２金属材料層を形成し、上
記第２金属材料層をパターニングして、一部分が接続端
子搭載用のランド部を構成する第２メタル配線層を形成
する工程、（ｅ）上記ランド部に対応して開口部をもつ
封止層を形成する工程。

【００１６】再配線層に相当する第２メタル配線層の形
成及び封止樹脂に相当する封止層の形成をウェハプロセ
スの工程フロー内に含めることにより、製造工程を簡単
にすることができる。さらに、第２メタル配線層と下層
の第１メタル配線層を接続孔により電気的に接続してい
るので、チップ面積の縮小化を図ることができる。

【００１７】

【発明の実施の形態】本発明の半導体装置において、上
記第１メタル配線層と上記第２メタル配線層は同じ金属
材料で形成されていることが好ましい。その結果、上記
第１メタル配線層と上記第２メタル配線層の間にバリア
メタル層を設ける必要がなくなり、構造及び製造工程が
簡単になる。

【００１８】本発明の半導体装置において、１つの上記
ランド部に対応して、複数の上記接続孔が形成されてい
るようにしてもよい。これにより、ランド部を含む第２
メタル配線層と第１メタル配線層との間の電気的抵抗を
下げることができ、より大きな電流を流すことができる
ようになる。

【００１９】本発明の製造方法において、上記封止層と
して、下層側から順に、シリコン酸化膜、シリコン窒化
膜、及び、感光性ポリイミド層又は感光性ポリベンゾオ
キサゾール層を形成することが好ましい。その結果、通
常のウェハプロセスを用いて、第２メタル配線層の機械
的強度対策及び湿度対策を図ることができる。

【００２０】本発明の製造方法において、上記第２層間
絶縁層は、感光性ポリイミド層又は感光性ポリベンゾオ
キサゾール層を少なくとも最上層に含み、上記感光性ポ
リイミド層又は上記感光性ポリベンゾオキサゾール層へ
の露光の際にグラデーションマスクを用い、上記接続孔
をテーパ形状に形成することが好ましい。その結果、第
２メタル配線層について、十分なカバレッジ（段差被覆
性）を得ることができる。

【００２１】ここで、グラデーションマスクとは、光の
透過率の２次元的な分布を有し、この２次元的な分布に
おいて透過率が段階的もしくは連続的に変化するものを
言う。グラデーションマスクは例えば特開平９−１４６
２５９号公報に開示されている。グラデーションマスク
を用いることにより、感光性ポリイミド層又は感光性ポ
リベンゾオキサゾール層に、テーパ形状のトリミング用
開口部及びパッド開口部を形成することができる。感光
性ポリイミド層又は感光性ポリベンゾオキサゾール層の
下層に第２層間絶縁層を構成する絶縁層が形成されてい
る場合は、感光性ポリイミド層又は感光性ポリベンゾオ
キサゾール層をマスクにして下層の絶縁層をエッチング
することにより、トリミング用開口部及びパッド開口部
をテーパ形状に形成することができる。

【００２２】

【実施例】図１は、半導体装置の一実施例の一部分を示
す断面図である。図２はこの実施例を示す平面図であ
る。図１及び図２を参照してこの実施例を説明する。半
導体基板１上にシリコン酸化膜からなる下地絶縁層３が
形成されており、さらにその上に例えばＢＰＳＧ膜から
なる第１層間絶縁層５が形成されている。図示は省略す
るが、チップの他の領域では第１層間絶縁層５の下にト
ランジスタ等の半導体素子が形成されており、第１層間
絶縁層５にコンタクトホールが形成されている。

【００２３】第１層間絶縁層５上に例えば膜厚が３μ
ｍ、線幅が４μｍのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％（質
量パーセント））からなる第１メタル配線層７が形成さ
れている。第１メタル配線層７には金属電極パッド部は
存在しない。第１層間絶縁層５上及び第１メタル配線層
７上に例えば下層が４０００Åの膜厚をもつＰＳＧ膜
９、上層が１２０００Åの膜厚をもつＳｉＮ膜１１から
なるパッシベーション膜が形成されている。さらにその
上に例えば５３０００Åの膜厚をもつ感光性ポリイミド
層１３が形成されている。ＰＳＧ膜９、ＳｉＮ膜１１及
び感光性ポリイミド層１３は第２層間絶縁層１５を構成
する。

【００２４】第２層間絶縁層１５には第１メタル配線層
７に対応してスルーホール（接続孔）１７が形成されて
いる。スルーホール１７の感光性ポリイミド層１３部分
はテーパ形状に形成されている。第１メタル配線層７表
面におけるスルーホール１７の面積は例えば３×３μｍ
程度である。

【００２５】第２層間絶縁層１５上及びスルーホール１
７内に、例えばＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）からな
る第２メタル配線層１９が形成されている。第２メタル
配線層１９の一部分は半田ボール（接続端子）搭載用の
ランド部２１を構成する。第２メタル配線層１９の膜厚
は例えば３μｍである。

【００２６】第２メタル配線層１９上を含む感光性ポリ
イミド層１３上に、例えば下層が４０００Åの膜厚をも
つＰＳＧ膜２３、上層が１２０００Åの膜厚をもつＳｉ
Ｎ膜２５からなるパッシベーション膜が形成されてい
る。さらにその上に例えば２５００００Åの膜厚をもつ
感光性ポリイミド層２７が形成されている。ＰＳＧ膜２
３、ＳｉＮ膜２５及び感光性ポリイミド層２７は封止層
２９を構成する。

【００２７】封止層２９にはランド部２１に対応して開
口部３１が設けられている。開口部３１内に露出したラ
ンド部２１表面に例えば下層側から順にＴｉ層／Ｎｉ層
／Ａｇ層（膜厚：１０００Å／４０００Å／１０００
Å）からなるバリアメタル層３３が形成されている。ラ
ンド部２１上にバリアメタル層３３を介して半田ボール
３５が機械的に固着されている。

【００２８】図２において、一点鎖線はこの実施例のＣ
ＳＰと同程度の機能をもつ従来のＣＳＰの大きさを示
す。図２に示すように、この実施例では、第１メタル配
線層７にウェハテスト用の金属電極パッドを設けず、第
１メタル配線層７と第２メタル配線層１９の電気的な接
続をスルーホール１７により行なっているので、チップ
面積の縮小化を図ることができる。

【００２９】さらに、第１メタル配線層７と第２メタル
配線層１９を同じ金属材料により形成しているので、第
１メタル配線層７と第２メタル配線層１９の間にバリア
メタル層を設ける必要がなく、構造及び製造工程が簡単
になる。さらに、第２メタル配線層１９を、下層側から
順にＰＳＧ膜２３、ＳｉＮ膜２５及び感光性ポリイミド
層２７からなる封止層２９により覆っているので、Ａｌ
合金からなる第２メタル配線層１９の機械的強度対策及
び耐湿性対策を図り、信頼性を確保している。

【００３０】図３及び図４は製造方法の一実施例を示す
工程断面図である。図１から図４を用いてこの実施例を
説明する。（１）半導体基板１上に下地絶縁層３及びトランジスタ
等の半導体素子（図示は省略）を形成した後、半導体基
板１上全面に第１層間絶縁層５としてのＢＰＳＧ膜を形
成する。第１層間絶縁層５に接続孔（図示は省略）を形
成した後、半導体基板１上全面に、例えばＡｌ合金層か
らなる第１金属材料層６を形成する。第１金属材料層６
は、例えばスパッタ法により、Ａｌ−Ｓｉ合金（Ｓｉ：
１ｗ％）を３μｍの膜厚に堆積して形成する（図３
（Ａ）参照）。

【００３１】（２）写真製版技術及びエッチング技術に
より、第１金属材料層６をパターニングして、例えば線
幅が４μｍの第１メタル配線層７を形成する（図３
（Ｂ）参照）。（３）例えばＣＶＤ（化学的気相成長）法により、半導
体基板１上全面に、ＰＳＧ膜９を４０００Åの膜厚で形
成し、さらにその上にＳｉＮ膜１１を１２０００Åの膜
厚で形成してパッシベーション膜を形成する。さらにそ
の上に、例えばポジ型感光性ポリイミド材料層１２を回
転塗布により５３０００Åの膜厚に形成する（図３
（Ｃ）参照）。

【００３２】（４）グラデーションマスクを用いた露光
及び現像処理により、第１メタル配線層７に対応してポ
ジ型感光性ポリイミド材料層１２にテーパ形状の開口部
を形成する。その後、３２０℃のポリイミド硬化処理を
行なって感光性ポリイミド層１３を形成する（図３
（Ｄ）参照）。ＰＳＧ膜９、ＳｉＮ膜１１及び感光性ポ
リイミド層１３は第２層間絶縁層１５を構成する。

【００３３】（５）感光性ポリイミド層１３をマスクに
して、ＳｉＮ膜１１及びＰＳＧ膜９をエッチングし、第
１メタル配線層７上の、下層側から順にＰＳＧ膜９、Ｓ
ｉＮ膜１１及び感光性ポリイミド層１３からなる第２層
間絶縁層１５にスルーホール１７を形成する（図４
（Ｅ）参照）。

【００３４】開口部にテーパ形状を付ける他の方法とし
て、フォトレジストを使用し、等方性のウエットエッチ
ングと異方性のドライエッチングを組み合わせてテーパ
形状を形成するラウンドエッチ法が知られている。しか
し、この実施例においては、感光性ポリイミド層１３の
膜厚が、被エッチング体（ＰＳＧ膜９及びＳｉＮ膜１
１）の５倍程度の厚さであることや、感光性ポリイミド
層１３をエッチングマスクとして使用でき、ＳｉＮ膜１
１及びＰＳＧ膜９のエッチング後にも除去されないこと
をから、グラデーションマスクの使用が優位である。

【００３５】（６）第２層間絶縁層１５上及びスルーホ
ール１７内に、例えばＡｌ合金層からなる第２金属材料
層１８を形成する。第２金属材料層１８は、例えばスパ
ッタ法により、Ａｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を３μ
ｍの膜厚に堆積して形成する（図４（Ｆ）参照）。ここ
で、第２金属材料層１８を第１メタル配線層７と同じ金
属材料により形成することにより、第１メタル配線層７
上にバリアメタル層を形成する必要がなくなり、製造工
程を簡単にすることができる。さらに、スルーホール１
７はテーパ形状に形成されているので、第２メタル配線
層となる第２金属材料層１８について十分なカバレッジ
を得ることができる。

【００３６】（７）写真製版技術及びエッチング技術に
より、第２金属材料層１８をパターニングして、第２メ
タル配線層１９を形成する。第２メタル配線層１９の一
部分はランド部２１を構成する（図４（Ｇ）参照）。

【００３７】ここで、Ｃｕを用いた電解メッキ法によっ
て再配線層に相当する第２メタル配線層１９を形成して
もよい。しかし、その場合は第１メタル配線層７やＰＳ
Ｇ膜９、ＳｉＮ膜１１、感光性ポリイミド層１３へのＣ
ｕの侵入を防ぐためにバリアメタル層を形成する必要が
あり、専用の設備が必要となる場合があるので不利であ
る。

【００３８】（８）例えばＣＶＤ法により、半導体基板
１上全面に、ＰＳＧ膜２３を４０００Åの膜厚で形成
し、さらにその上にＳｉＮ膜２５を１２０００Åの膜厚
で形成してパッシベーション膜を形成する。さらにその
上に、例えばネガ型感光性ポリイミド材料層を回転塗布
により２５００００Åの膜厚に形成する。露光及び現像
処理により、ランド部２１に対応してネガ型感光性ポリ
イミド材料層に開口部を形成する。その後、３２０℃の
ポリイミド硬化処理を行なって感光性ポリイミド層２７
を形成する。感光性ポリイミド層２７をマスクにして、
ＳｉＮ膜２５及びＰＳＧ膜２３をエッチングし、下層側
から順にＰＳＧ膜２３、ＳｉＮ膜２５及び感光性ポリイ
ミド層２７からなる封止樹脂層２９に、ランド部２１上
に対応して開口部３１を形成する（図３（Ｈ）参照）。

【００３９】感光性ポリイミド層２７の材料としてポジ
型感光性ポリイミド材料を用いてもよいが、ポジ型は感
度の限界より膜厚が１０００００Å以上の層の形成には
使用が困難であるため、ここではネガ型が優位である。
一方、非感光性ポリイミド層ではパターニング時に専用
のエッチング設備が必要となるため不利である。

【００４０】（９）ランド部２１を露出させるように、
フォトレジストパターンを形成する。そのフォトレジス
トパターンをマスクにして、蒸着法により、露出したラ
ンド部２１の表面に、例えば下層側から順にＴｉ層／Ｎ
ｉ層／Ａｇ層（膜厚：１０００Å／４０００Å／１００
０Å）からなるバリアメタル層３３を形成する。フォト
レジストパターンを除去した後、ＳＭＴ（表面実装技
術）を用いて、ランド部２１にバリアメタル層３３を介
して半田ボール３５を機械的に固着させる（図１及び図
２参照）。ここでは、バリアメタル層３３をいわゆるリ
フトオフ法により形成しているが、バリアメタル層３３
の形成はリフトオフ法には限定されず、他の方法を用い
てもよい。また、バリアメタル層３３としてＴｉ層／Ｎ
ｉ層／Ａｇ層を用いているが、本発明においてバリアメ
タル層はこれに限定されるものではなく、他の材料から
なるバリアメタル層を用いてもよい。ウェハテスト後、
半導体基板１をスクライブ工程でチップに分割して、ウ
ェハレベルＣＳＰを完成する。

【００４１】この実施例によれば、再配線層に相当する
第２メタル配線層１９の形成及び封止樹脂に相当する封
止層２９の形成をウェハプロセスの工程フロー内に含め
ることができ、製造工程を簡単にすることができる。さ
らに、第１メタル配線層７と第２メタル配線層１９をス
ルーホール１７により電気的に接続し、従来技術のよう
にはウェハテスト用の金属電極パッドを設けていないの
で、チップ面積の縮小化を図ることができる。さらに、
ウェハテストは半田ボール３５を搭載した後の１回のみ
でよいので、製造工程を簡単にすることができる。

【００４２】図１及び図２に示した半導体装置の実施例
では、ランド部２１及び半田ボール３５ごとに１つのス
ルーホール１７を形成しているが（図２参照）、本発明
はこれに限定されるものではない。例えば、図５に示す
ように、１組のランド部（図５では図示は省略）及び半
田ボール３５に対応して、電流密度に応じて複数のスル
ーホール１７を配置してもよい。これにより、ランド部
を含む第２メタル配線層と第１メタル配線層との間の電
気的抵抗を下げることができ、より大きな電流を流すこ
とができるようになる。図５において、２点鎖線は１組
のランド部及び半田ボール３５に対応する領域を示す。

【００４３】図１から図５に示した実施例では、第２層
間絶縁層１５の最上層及び封止層２９の最上層に感光性
ポリイミド層１３，２７を用いているが、本発明はこれ
に限定されるものではなく、感光性ポリイミド層に替え
てポリベンゾオキサゾール層を用いてもよい。また、第
１メタル配線層７及び第２メタル配線層１９は他の金属
材料により形成してもよく、例えばＡｌ−Ｓｉ−Ｃｕ合
金（Ｓｉ：１ｗ％、Ｃｕ：０.５ｗ％）やＡｌ−Ｃｕ
（Ｃｕ：１ｗ％）、Ａｌ−Ｃｕ（Ｃｕ：２ｗ％）等を挙
げることができる。

【００４４】また、図１から図５に示した実施例は単層
メタル配線構造の半導体装置であるが、本発明はこれに
限定されるものではなく、多層メタル配線構造の最上層
のメタル配線を第１メタル配線とし、その上層に第２メ
タル配線を形成するようにすれば、本発明を多層メタル
配線構造にも適用することができる。以上、本発明の実
施例を説明したが、本発明はこれに限定されるものでは
なく、特許請求の範囲に記載された本発明の範囲内で種
々の変更が可能である。

【００４５】

【発明の効果】請求項１に記載の半導体装置では、半導
体基板上に第１層間絶縁層を介して形成された第１メタ
ル配線層と、上記第１層間絶縁層上及び上記第１メタル
配線層上に形成された第２層間絶縁層と、上記第２層間
絶縁層上に形成され、上記第１メタル配線層とは上記第
２層間絶縁層に設けられた接続孔を介して電気的に接続
され、一部分が接続端子搭載用のランド部を構成する第
２メタル配線層と、上記第２層間絶縁層上及び上記第２
メタル配線層上に形成され、上記ランド部に対応して開
口部が設けられている封止層とを備えているようにし、
従来技術のようには第１メタル配線層に面積が大きい金
属電極パッドを設けていないので、チップ面積の縮小化
を図ることができる。さらに、ウェハテストは接続端子
搭載後に行なわれ、第２メタル配線形成前にはウェハテ
ストは行なわれないので、製造方法を簡単にすることが
できる。

【００４６】請求項２に記載の半導体装置では、上記第
１メタル配線層と上記第２メタル配線層は同じ金属材料
で形成されているようにしたので、上記第１メタル配線
層と上記第２メタル配線層の間にバリアメタル層を設け
る必要がなくなり、構造及び製造工程が簡単になる。

【００４７】請求項３に記載の半導体装置では、１つの
上記ランド部に対応して、複数の上記接続孔が形成され
ているようにしたので、ランド部を含む第２メタル配線
層と第１メタル配線層との間の電気的抵抗を下げること
ができ、より大きな電流を流すことができるようにな
る。

【００４８】請求項４に記載の半導体装置の製造方法で
は、第１層間絶縁層を形成する工程（ａ）、第１メタル
配線層を形成する工程（ｂ）、上記第２層間絶縁層及び
接続孔を形成する工程（ｃ）、一部分が接続端子搭載用
のランド部を構成する第２メタル配線層を形成する工程
（ｄ）、上記ランド部に対応して開口部をもつ封止層を
形成する工程（ｅ）を含むようにしたので、再配線層に
相当する第２メタル配線層の形成及び封止樹脂に相当す
る封止層の形成をウェハプロセスの工程フロー内に含め
ることにより、製造工程を簡単にすることができる。さ
らに、第２メタル配線層と下層の第１メタル配線層を接
続孔により電気的に接続しているので、チップ面積の縮
小化を図ることができる。

【００４９】請求項５に記載の半導体装置の製造方法で
は、上記封止層として、下層側から順に、シリコン酸化
膜、シリコン窒化膜、及び、感光性ポリイミド層又は感
光性ポリベンゾオキサゾール層を形成するようにしたの
で、通常のウェハプロセスを用いて、第２メタル配線層
の機械的強度対策及び湿度対策を図ることができる。

【００５０】請求項６に記載の半導体装置の製造方法で
は、上記第２層間絶縁層は、感光性ポリイミド層又は感
光性ポリベンゾオキサゾール層を少なくとも最上層に含
み、上記感光性ポリイミド層又は上記感光性ポリベンゾ
オキサゾール層への露光の際にグラデーションマスクを
用い、上記接続孔をテーパ形状に形成するようにしたの
で、第２メタル配線層について十分なカバレッジを得る
ことができる。

【図面の簡単な説明】

【図１】半導体装置の一実施例の一部分を示す断面図で
ある。

【図２】同実施例を示す平面図である。

【図３】製造方法の一実施例の前半を示す工程断面図で
ある。

【図４】製造方法の一実施例の後半を示す工程断面図で
ある。

【図５】半導体装置の他の実施例の一部分を示す平面図
である。

【図６】従来のＣＳＰの一部分を示す断面図である。

【図７】従来のＣＳＰを示す平面図である。

【符号の説明】

１シリコン基板３下地絶縁層５第１層間絶縁層６第１金属材料層７第１メタル配線層９，２３ＰＳＧ膜１１，２５ＳｉＮ膜１２ポジ型感光性ポリイミド材料層１３，２７感光性ポリイミド層１５第２層間絶縁層１７スルーホール１８第２金属材料層１９第２メタル配線層２１ランド部２９封止層３１開口部３３バリアメタル層３５半田ボール

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH07 HH09 HH11 HH14 HH18 JJ01 JJ09 JJ11 KK09 MM05 MM13 NN06 NN07 NN32 PP15 PP27 PP28 QQ09 QQ28 QQ37 RR06 RR14 RR21 RR22 RR27 SS22 TT04 VV07 XX02 XX33

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第１層間絶縁層を介して
形成された第１メタル配線層と、前記第１層間絶縁層上
及び前記第１メタル配線層上に形成された第２層間絶縁
層と、前記第２層間絶縁層上に形成され、前記第１メタ
ル配線層とは前記第２層間絶縁層に設けられた接続孔を
介して電気的に接続され、一部分が接続端子搭載用のラ
ンド部を構成する第２メタル配線層と、前記第２層間絶
縁層上及び前記第２メタル配線層上に形成され、前記ラ
ンド部に対応して開口部が設けられている封止層とを備
えたことを特徴とする半導体装置。
【請求項２】前記第１メタル配線層と前記第２メタル
配線層は同じ金属材料で形成されている請求項１に記載
の半導体装置。
【請求項３】１つの前記ランド部に対応して、複数の
前記接続孔が形成されている請求項１又は２に記載の半
導体装置。
【請求項４】以下の工程（ａ）〜（ｅ）を含むことを
特徴とする半導体装置の製造方法。（ａ）半導体基板上に第１層間絶縁層を形成する工程、
（ｂ）前記第１層間絶縁層上に第１金属材料層を形成
し、前記第１金属材料層をパターニングして、第１メタ
ル配線層を形成する工程、（ｃ）半導体基板上全面に第
２層間絶縁層を形成し、前記第２層間絶縁層に、前記第
１メタル配線層に対応して接続孔を形成する工程、
（ｄ）半導体基板上全面に第２金属材料層を形成し、前
記第２金属材料層をパターニングして、一部分が接続端
子搭載用のランド部を構成する第２メタル配線層を形成
する工程、（ｅ）前記ランド部に対応して開口部をもつ
封止層を形成する工程。
【請求項５】前記封止層として、下層側から順に、シ
リコン酸化膜、シリコン窒化膜、及び、感光性ポリイミ
ド層又は感光性ポリベンゾオキサゾール層を形成する請
求項４に記載の製造方法。
【請求項６】前記第２層間絶縁層は、感光性ポリイミ
ド層又は感光性ポリベンゾオキサゾール層を少なくとも
最上層に含み、前記感光性ポリイミド層又は前記感光性
ポリベンゾオキサゾール層への露光の際にグラデーショ
ンマスクを用い、前記接続孔をテーパ形状に形成する請
求項４又は５に記載の製造方法。