JP4274715B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4274715B2 JP4274715B2 JP2001284785A JP2001284785A JP4274715B2 JP 4274715 B2 JP4274715 B2 JP 4274715B2 JP 2001284785 A JP2001284785 A JP 2001284785A JP 2001284785 A JP2001284785 A JP 2001284785A JP 4274715 B2 JP4274715 B2 JP 4274715B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- insulating film
- wiring layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にヒューズを備えた半導体装置及びその製造方法に関するものである。本発明が適用される半導体装置としては、例えばチップサイズパッケージ（Chip Size Package）を挙げることができる。チップサイズパッケージはＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。
【０００２】
【従来の技術】
従来、半導体パッケージ分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、平面状に配列された複数の半田ボールをもつ構造や、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてパッケージ外形がチップサイズに近くなった構造等が知られている。
また、最近では、ウェハレベルＣＳＰがある（例えば特開２０００−２６０９１０号公報参照）。ウェハレベルＣＳＰは、基本的には、ダイシング前にアレイ状のパッドを作り込むＣＳＰである。
【０００３】
また、例えば電源ＩＣ（集積回路）などのアナログＩＣを備えた半導体装置において、抵抗値を調整するためにポリシリコン膜からなるヒューズを備えているものがある。このようなヒューズは、レーザートリミング工程においてレーザー照射されることによって切断される。
【０００４】
図７は従来のウェハレベルＣＳＰにおけるヒューズ部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。図８は従来のウェハレベルＣＳＰにおけるヒューズ及び金属電極パッド部分を示す断面図である。図９はレーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。以下、レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造方法を図７から図９を参照して説明する。
【０００５】
半導体基板１上に下地絶縁膜３を形成し、下地絶縁膜３上にポリシリコン膜からなるヒューズ５５、及びゲート電極や抵抗体などのポリシリコン膜５７を形成する。ヒューズ５５は抵抗体の一部を構成する。半導体基板１上全面に例えばＢＰＳＧ（borophosphosilicate glass）膜からなる層間絶縁膜７を形成し、層間絶縁膜７に接続孔９を形成した後、層間絶縁膜７上及び接続孔９内に例えばＡｌ（アルミニウム）からなるＡｌ配線５９及びＡｌ電極パッド６１を形成する。その後、例えば下層がＰＳＧ（phosphosilicate glass）膜１７、上層がＳｉＮ（silicon nitride）膜１９からなるパッシベーション膜を形成し、さらにその上にポリイミド膜６３を形成する。ヒューズ５５上の絶縁膜にレーザートリミングを行なうためのトリミング用開口部２５を形成し、Ａｌ電極パッド６１上の絶縁膜に後で形成する金属配線層との電気的接続を取るためのパッド開口部２７を形成する。これによりヒューズ５５上の層間絶縁膜７が薄く残された状態になる（図７（Ａ）及び図９（ステップＳ１１）参照）。
【０００６】
Ａｌ電極パッド６１を介してウェハテストを行なう（図９（ステップＳ１２）参照）。アナログＩＣの高精度化を行なうために、ウェハテスト結果に応じてレーザートリミング処理を行ない、ヒューズ５５を切断（ヒューズカット）する（図７（Ｂ）及び図９（ステップＳ１３）参照）。図８には切断後のヒューズ５５を示す。
【０００７】
レーザートリミング工程後、半導体基板１上全面にＣｒ（クロム）からなるバリアメタル層（図示は省略）及びＣｕ（銅）からなるメッキ用電極層をスパッタ法により形成する。このバリアメタル層は、Ｃｕからなる金属配線層とＡｌ電極パッド６１との間に介在してＣｕとＡｌが相互に侵入することを防止するためのものである。メッキ用電極層上の所定の領域にフォトレジストパターンを形成し、電解メッキによりＣｕ配線層６５及びＣｕ電極パッド６７を形成する。Ｃｕ配線層６５及びＣｕ電極パッド６７は再配線層とも呼ばれる（図９（ステップＳ１４）参照）。
【０００８】
フォトレジストパターンを除去した後、Ｃｕ配線層６５及びＣｕ電極パッド６７をマスクにして、不必要なメッキ用電極層及びバリアメタル層をウエットエッチングにより除去する。半導体基板上１上全面にポリイミド膜６９を形成し（ポリイミドコート、図７（Ｃ）及び図９（ステップＳ１５）参照）、Ｃｕ電極パッド６７上に第２パッド開口部７１を形成する（ボール装着部開口、図９（ステップＳ１６）参照）。Ｃｕ電極パッド６７に半田ボール４５をＳＭＴ（表面実装技術）を用いて機械的に固着する（ボールマウント、図８及び図９（ステップＳ１７）参照）。ウェハテスト後、半導体基板１をスクライブ工程でチップに分割して、ウェハレベルＣＳＰを完成する。
【０００９】
【発明が解決しようとする課題】
抵抗値の調整をヒューズの切断によって行なうアナログＩＣにおいて、従来技術のようにポリシリコン膜からなる抵抗体の一部をヒューズとして形成すると、抵抗体とヒューズが同じ層に存在するため、チップ面積が大きくなるという問題があった。また、ヒューズ上にレーザー照射用の開口部を設けると、後工程でレーザー照射用の開口部を直接樹脂封止するため、水分が素子内部に浸入しやすくなり、信頼性が劣化するという問題があった。
【００１０】
一方、ウェハレベルＣＳＰの製造方法において、客先の要求に合わせてトリミング処理を行なう場合、レーザートリミング後にアセンブリを行なうため、受注から発送までの工期が長くかかるという問題があった。
【００１１】
本発明は、このような課題を鑑みてなされたものであり、第１の目的は半導体装置の信頼性を向上させ、かつチップ面積を小さくすることができる半導体装置を提供することである。
本発明の第２の目的は、半導体装置の製造方法において、トリミング工程の簡略化及びアセンブリ工期の短縮化を図ることである。
【００１２】
【課題を解決するための手段】
本発明にかかる半導体装置は、抵抗体を構成するポリシリコン膜と、上記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、上記層間絶縁膜に形成された接続孔を介して上記ポリシリコン膜と電気的に接続されているヒューズを備えているものである。
【００１３】
抵抗体を構成するポリシリコン膜上の層間絶縁膜に形成された接続孔を介して、ポリシリコン膜と、金属材料層からなるヒューズを電気的に結合させる。抵抗体とヒューズを別々の層に配置することによってチップ面積を小さくすることが可能である。さらに、ヒューズ上にトリミング用開口部を設けても、ヒューズ下には層間絶縁膜が形成されているので、素子内部への水分の浸入を防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００１４】
本発明にかかる半導体装置の製造方法は、以下の工程（Ａ）〜（Ｈ）を含む。
（Ａ）半導体基板上の下地絶縁膜上に抵抗体を構成するポリシリコン膜を形成する工程、
（Ｂ）半導体基板上全面に層間絶縁膜を形成し、上記ポリシリコン膜に対応して上記層間絶縁膜に接続孔を形成する工程、
（Ｃ）上記層間絶縁膜上及び上記接続孔内に金属材料層を形成し、その金属材料層をパターニングして、ヒューズ及び金属配線層を形成する工程、
（Ｄ）半導体基板上全面に第２層間絶縁膜を形成し、上記第２層間絶縁膜に、上記ヒューズに対応してトリミング用開口部を形成し、上記金属配線層の金属電極パッド部分に対応してパッド開口部を形成する工程、
（Ｅ）上記金属電極パッドを介してウェハテストを行ない、切断する必要がある上記ヒューズを決定する工程、
（Ｆ）上記トリミング用開口部内及び上記パッド開口部内を含む半導体基板上全面に上記金属材料層と同じ材料からなる第２金属材料層を形成する工程、
（Ｇ）上記第２金属材料層上に、第２金属配線層形成領域上及び切断する必要がない上記ヒューズに対応する上記トリミング用開口部上を覆い、切断する必要がある上記ヒューズに対応する上記トリミング用開口部上に開口部をもつレジストパターンを形成し、上記レジストパターンをマスクにして上記第２金属材料層をエッチングして、第２金属配線層を形成するとともに、露出した上記トリミング用開口部内の上記第２金属材料層を除去し、さらにその下の上記ヒューズを切断する工程、
（Ｈ）上記第２金属配線層の第２金属電極パッド部分に第２パッド開口部をもつ最終保護膜を形成する工程。
【００１５】
抵抗体を構成するポリシリコン膜上に層間絶縁膜に接続孔を形成し、層間絶縁膜上に金属材料層からなるヒューズを形成し、接続孔を介してポリシリコン膜とヒューズを電気的に結合させる。層間絶縁膜上にはヒューズと同時に金属配線層も形成する。第２層間絶縁膜を形成し、ヒューズに対応してトリミング用開口部を形成し、金属配線層の金属電極パッド部分に対応してパッド開口部を形成する。金属電極パッドを介してウェハテストを行ない、切断する必要があるヒューズを決定する。上記金属配線層と同じ材料からなる第２金属材料層を形成し、写真製版技術及びエッチング技術により第２金属材料層をパターニングして第２金属配線層を形成する。このとき、切断する必要があるヒューズの切断を同時に行なう。トリミング工程を第２金属配線層形成時に同時に行なうことができるので、工程を簡略化できる。さらに、ウェハテスト後、第２金属材料層を全面に成膜した状態でウェハを保管しておき、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００１６】
本発明の半導体装置において、上記ヒューズは、上記層間絶縁膜上に形成される金属配線層と同じ材料で形成されている。
一般に、層間絶縁膜上には金属配線層を形成する必要がある。そこで、本発明の半導体装置を構成するヒューズを金属配線層と同じ材料で形成することにより、ヒューズと金属配線層を同時に形成することができ、製造工程を短縮することができる。
【００１７】
本発明の半導体装置において、上記ヒューズ上及び上記金属配線層上を含む上記層間絶縁膜上に形成され、上記ヒューズに対応してトリミング用開口部、上記金属配線層に対応してパッド開口部が形成された第２層間絶縁膜と、上記第２層間絶縁膜上、上記パッド開口部内、及び切断されていない上記ヒューズに対応する上記トリミング用開口部内に上記ヒューズ上及び上記金属配線層と同じ材料からなる第２金属配線層を備えている。
ヒューズと第２金属配線層を同じ材料で形成することにより、第２金属配線層を形成するためのエッチング時に、切断する必要があるヒューズの切断を同時に行なうことができ、製造工程を短縮することができる。さらに、下層の金属配線層と上層の第２金属配線層を同じ材料で形成することにより、金属配線層と第２金属配線層の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００１８】
本発明の製造方法において、上記最終保護膜として、下層から順に、シリコン酸化膜、シリコン窒化膜、及び、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を形成することが好ましい。その結果、通常の半導体装置製造プロセスを用いて、第２金属配線層の機械的強度対策及び湿度対策を図ることができる。
【００１９】
本発明の製造方法において、上記第２層間絶縁膜は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を少なくとも最上層に含み、上記感光性ポリイミド膜又は上記感光性ポリベンゾオキサゾール膜への露光の際にグラデーションマスクを用い、上記トリミング用開口部及び上記パッド開口部をテーパ形状に形成することが好ましい。その結果、第２金属配線層について十分なカバレッジ（段差被覆性）を得ることができる。
【００２０】
ここで、グラデーションマスクとは、光の透過率の２次元的な分布を有し、この２次元的な分布において透過率が段階的もしくは連続的に変化するものを言う。グラデーションマスクは例えば特開平９−１４６２５９号公報に開示されている。グラデーションマスクを用いることにより、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜に、テーパ形状のトリミング用開口部及びパッド開口部を形成することができる。感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜の下層に第２層間絶縁膜を構成する絶縁膜が形成されている場合は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜をマスクにして下層の絶縁膜をエッチングすることにより、トリミング用開口部及びパッド開口部をテーパ形状に形成することができる。
【００２１】
【実施例】
図１は、半導体装置の一実施例のヒューズ及び金属電極パッド部分を示す断面図であり、（Ａ）はヒューズを切断していない部分、（Ｂ）はヒューズを切断した部分を示す。
半導体基板１上にシリコン酸化膜からなる下地絶縁膜３が形成されている。下地絶縁膜３上にゲート電極や抵抗体などのポリシリコン膜５が形成されている。図１では別々の抵抗体につながる２つのポリシリコン膜５のみが示されている。ポリシリコン膜５を含む半導体基板１上全面に例えばＢＰＳＧ膜からなる層間絶縁膜７が形成されている。層間絶縁膜７にはポリシリコン膜５に対応して接続孔９が形成されている。
【００２２】
層間絶縁膜７上及び接続孔９内に例えばＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％（質量パーセント））からなるヒューズ１１、金属配線層１３及び金属電極パッド１５が形成されている。図１（Ｂ）では、ヒューズ１１は切断されている。図１（Ａ）及び（Ｂ）にはそれぞれ１つずつしかヒューズ１１を示していないが、ウェハの他の領域に複数のヒューズ１１が形成されている。
【００２３】
層間絶縁膜７上に例えば下層が４０００Åの膜厚をもつＰＳＧ膜１７、上層が１２０００Åの膜厚をもつＳｉＮ膜１９からなるパッシベーション膜が形成されている。さらにその上に例えば５３０００Åの膜厚をもつ感光性ポリイミド膜２１が形成されている。ＰＳＧ膜１７、ＳｉＮ膜１９及び感光性ポリイミド膜２１は第２層間絶縁膜２３を構成する。
【００２４】
第２層間絶縁膜２３には、ヒューズ１１に対応してトリミング用開口部２５が形成されており、金属電極パッド１５に対応してパッド開口部２７が形成されている。トリミング用開口部２５及びパッド開口部２７の感光性ポリイミド膜２１部分はテーパ形状に形成されている。
【００２５】
第２層間絶縁膜２３上、切断されていないヒューズ１１に対応するトリミング用開口部２５内及びパッド開口部２７内に、例えば第２金属材料層としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）からなる第２金属配線層２９及び第２金属電極パッド３１が形成されている。切断されていないヒューズ１１に対応するトリミング用開口部２５内に埋め込まれた第２金属配線層２９は、いずれの第２金属配線層２９とも電気的に接続されていない（図１（Ａ）参照）。切断されているヒューズ１１に対応するトリミング用開口部２５内には第２金属配線層２９は存在しない（図１（Ｂ）参照）。
【００２６】
第２金属配線層２９上を含む感光性ポリイミド膜２１上に、例えば下層が４０００Åの膜厚をもつＰＳＧ膜３３、上層が１２０００Åの膜厚をもつＳｉＮ膜３５からなるパッシベーション膜が形成されている。さらにその上に例えば２５００００Åの膜厚をもつ感光性ポリイミド膜３７が形成されている。ＰＳＧ膜３３、ＳｉＮ膜３５及び感光性ポリイミド膜３７は最終保護膜３９を構成する。
【００２７】
最終保護膜３９には第２金属電極パッド３１に対応して第２パッド開口部４１が形成されている。第２パッド開口部４１内に露出した第２金属電極パッド３１表面に例えば下層から順にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：１０００Å／４０００Å／１０００Å）からなるバリアメタル層４３が形成されている。第２金属電極パッド３１上にバリアメタル層４３を介して半田ボール４５が機械的に固着されている。
【００２８】
この実施例では、ヒューズ１１を金属材料層により層間絶縁膜７上に形成し、ヒューズ１１とポリシリコン膜からなる抵抗体（図示は省略）を別々の層に配置しているので、チップ面積を小さくすることが可能である。さらに、ヒューズ１１下には層間絶縁膜７が形成されているので、トリミング用開口部２５を介して素子内部へ水分が浸入するのを防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００２９】
さらに、ヒューズ１１は金属配線層１３と同じ材料で形成されているので、ヒューズ１１と金属配線層１３を同時に形成することができ、製造工程を短縮することができる。
さらに、ヒューズ１１、金属配線層１３及び第２金属配線層２９は同じ材料で形成されているので、第２金属配線層２９を形成するためのエッチング時に、切断する必要があるヒューズ１１の切断を同時に行なうことができ、さらに、金属配線層１３と第２金属配線層２９の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００３０】
図２から図５は本発明の製造方法の一実施例を示す工程断面図である。図６はこの実施例の一部を示すフローチャートである。図１から図６を参照してこの実施例を説明する。
（１）半導体基板１上に下地絶縁膜３を形成し、下地絶縁膜３上にポリシリコン膜４を形成する（図２（ａ）参照）。ポリシリコン膜４をパターニングして、ゲート電極や抵抗体などのポリシリコン膜５を形成する（図２（ｂ）参照）。図では、別々の抵抗体につながる２つのポリシリコン膜５のみを示している。半導体基板１上全面に層間絶縁膜７としてのＢＰＳＧ膜を形成する（図２（ｃ）参照）。ポリシリコン膜５に対応して層間絶縁膜７に接続孔９を形成する（図２（ｄ）参照）。
【００３１】
（２）例えばスパッタ法により、層間絶縁膜７上及び接続孔９内に金属材料層１０としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を堆積する（図２（ｅ）参照）。金属材料層１０をパターニングして、ヒューズ１１、金属配線層１３及び金属電極パッド１５を形成する（図２（ｆ）参照）。金属材料層１０は他の金属材料であってもよく、例えばＡｌ−Ｓｉ−Ｃｕ合金（Ｓｉ：１ｗ％、Ｃｕ：０.５ｗ％）やＡｌ−Ｃｕ（Ｃｕ：１ｗ％）、Ａｌ−Ｃｕ（Ｃｕ：２ｗ％）などを挙げることができる。
【００３２】
（３）例えばＣＶＤ（化学的気相成長）法により、半導体基板１上全面に、ＰＳＧ膜１７を４０００Åの膜厚で形成し、さらにその上にＳｉＮ膜１９を１２０００Åの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばポジ型感光性ポリイミド材料２０を５３０００Åの膜厚で塗布形成する（図２（ｇ）参照）。
【００３３】
（４）グラデーションマスクを用いた露光及び現像処理により、ヒューズ１１上及び金属電極パッド１５上に対応して、テーパ形状の開口部を形成し、その後、３２０℃のポリイミド硬化処理を行なって感光性ポリイミド膜２１を形成する（図３（ｈ）参照）。感光性ポリイミド膜２１をマスクにして、ＳｉＮ膜１９及びＰＳＧ膜１７をエッチングし、ＰＳＧ膜１７、ＳｉＮ膜１９及び感光性ポリイミド膜２１からなる第２層間絶縁膜２３に、ヒューズ１１上にトリミング用開口部２５を形成し、金属電極パッド１５上にパッド開口部２７を形成する。これにより、ヒューズ１１が露出される（図３（ｉ）及び図６（ステップＳ１）参照）。
【００３４】
（５）金属電極パッド１５にプローブ針４７を接触させてウェハテストを行ない、切断する必要があるヒューズ１１を決定する（図３（ｊ）及び図６（ステップＳ２）参照）。
【００３５】
（６）例えばスパッタ法により、感光性ポリイミド層２１上、トリミング用開口部２５内及びパッド開口部２７内に第２金属材料層２８としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を堆積する（図３（ｋ）参照）。ここで、ヒューズ１１、金属配線層１３及び金属電極パッド１５を形成するための金属材料層１０と第２金属材料層２８を同じ材料により形成することにより、ヒューズ１１上及び金属電極パッド１５上にバリアメタル層を形成する必要がなくなり、製造工程を短縮することができる。さらに、トリミング用開口部２５及びパッド開口部２７はテーパ形状に形成されているので、第２金属配線となる第２金属材料層２８について十分なカバレッジを得ることができる。
【００３６】
（７）第２金属材料層２８上にポジ型フォトレジスト４９を塗布する（図３（ｌ）参照）。縮小投影露光法により、マスク５１を用いて第２金属配線層用の露光を行なう。このとき、全てのトリミング用開口部２５上のポジ型フォトレジスト４９には露光されない（図３（ｍ）参照）。
【００３７】
続きの工程は、ヒューズ１１の切断を行なう領域と行なわない領域とで図面を分けて説明する。図４はヒューズ１１の切断を行なう領域を示し、図５はヒューズ１１の切断を行なわない領域を示す。
（８）ＥＢ（電子ビーム）描画装置を用いて、切断する必要があるヒューズ１１に対応するトリミング用開口部２５上のポジ型フォトレジスト４９に露光する（図４（ｎ）参照）。切断する必要がないヒューズ１１に対応するトリミング用開口部２５上のポジ型フォトレジスト４９には露光しない（図５（ｎ）参照）。ポジ型フォトレジスト４９を現像してフォトレジストパターン５３を形成する（図４（ｏ）及び図５（ｏ）参照）。
【００３８】
（９）フォトレジストパターン５３をマスクにして、第２金属材料層２８をメタルドライエッチングし、第２金属配線層２９及び第２金属電極パッド３１を形成する。このとき、ヒューズ１１の切断を行なう領域では、トリミング用開口部２５内の第２金属配線層２８を除去し、さらにトリミング用開口部２５内に露出したヒューズ１１を除去して切断する（図４（ｐ）参照）。ここで、ヒューズ１１と第２金属材料層２８は同じ材料によって形成されているので、一連のエッチング処理により第２金属配線層２９の形成及びヒューズ１１の切断を行なうことができる。ヒューズ１１の切断を行なわない領域では、フォトレジストパターン５３が存在するので、トリミング用開口部２５内の第２金属配線層２８は除去されず、その部分の第２金属配線層２８は第２金属配線層２９となる。ただし、トリミング用開口部２５からの第２金属配線層２９は、いずれの第２金属配線層２９とも電気的に接続されていない（図５（ｐ）参照）。このようにして、第２金属配線層（再配線層）２９の形成とヒューズ１１の切断を同時に行なう（図５（ステップＳ３）参照）。
【００３９】
（１０）例えばＣＶＤ法により、半導体基板１上全面に、ＰＳＧ膜３３を４０００Åの膜厚で形成し、さらにその上にＳｉＮ膜３５を１２０００Åの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばネガ型感光性ポリイミド材料３６を２５００００Åの膜厚で塗布形成する（図４（ｑ）、図５（ｑ）及び図６（ステップＳ４）参照））。
【００４０】
（１１）露光及び現像処理を施して、ネガ型感光性ポリイミド材料３６に第２金属電極パッドに対応して開口部を形成し、その後、３２０℃のポリイミド硬化処理を施して感光性ポリイミド膜３７を形成する。感光性ポリイミド膜３７をマスクにして、ＳｉＮ膜３５及びＰＳＧ膜３３をエッチングし、ＰＳＧ膜３３、ＳｉＮ膜３５及び感光性ポリイミド膜３７からなる最終保護膜３９に、第２金属電極パッド３１上に対応して第２パッド開口部４１を形成する（図４（ｒ）、図５（ｒ）及び図６（ステップＳ５）参照）。
【００４１】
（１２）第２金属電極パッド３１を露出させるように、フォトレジストパターンを形成する。そのフォトレジストパターンをマスクにして、蒸着法により、露出した第２金属電極パッド３１表面に、例えば下層から順にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：１０００Å／４０００Å／１０００Å）からなるバリアメタル層４３を形成する。フォトレジストパターンを除去した後、ＳＭＴを用いて第２金属電極パッド３１に半田ボール４５を機械的に固着する（図１（Ａ），（Ｂ）及び図６（ステップＳ６）参照）。ここでは、バリアメタル層４３をいわゆるリフトオフ法により形成しているが、バリアメタル層４３の形成はリフトオフ法には限定されず、他の方法を用いてもよい。また、バリアメタル層４３としてＴｉ層／Ｎｉ層／Ａｇ層を用いているが、本発明においてバリアメタル層はこれに限定されるものではなく、他の材料からなるバリアメタル層を用いてもよい。
ウェハテスト後、半導体基板１をスクライブ工程でチップに分割して、ウェハレベルＣＳＰを完成する。
【００４２】
この実施例において、工程（５）でのウェハテスト後、第２金属材料層２８を全面に成膜した状態（図３（ｋ）参照）でウェハを保管しておくようにすれば、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００４３】
図１から図６に示した実施例では、第２層間絶縁膜２３の最上層及び最終保護膜３９の最上層に感光性ポリイミド膜２１，３７を用いているが、本発明はこれに限定されるものではなく、感光性ポリイミド膜に替えてポリベンゾオキサゾール膜を用いてもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００４４】
【発明の効果】
請求項１に記載の半導体装置では、抵抗体を構成するポリシリコン膜と、上記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、上記層間絶縁膜に形成された接続孔を介して上記ポリシリコン膜と電気的に接続されているヒューズを備え、抵抗体とヒューズを別々の層に配置するようにしたので、チップ面積を小さくすることができる。さらに、ヒューズ上にトリミング用開口部を設けても、ヒューズ下には層間絶縁膜が形成されているので、素子内部への水分の浸入を防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００４５】
さらに、請求項１に記載の半導体装置では、上記ヒューズは、上記層間絶縁膜上に形成される金属配線層と同じ材料で形成されているようにしたので、ヒューズと金属配線層を同時に形成することができ、製造工程を短縮することができる。
【００４６】
さらに、請求項１に記載の半導体装置では、上記ヒューズ上及び上記金属配線層上を含む上記層間絶縁膜上に形成され、上記ヒューズに対応してトリミング用開口部、上記金属配線層に対応してパッド開口部が形成された第２層間絶縁膜と、上記第２層間絶縁膜上、上記パッド開口部内、及び切断されていない上記ヒューズに対応する上記トリミング用開口部内に上記ヒューズ上及び上記金属配線層と同じ材料からなる第２金属配線層を備えているようにしたので、第２金属配線層を形成するためのエッチング時に、切断する必要があるヒューズの切断を同時に行なうことができ、製造工程を短縮することができる。さらに、下層の金属配線層と上層の第２金属配線層を同じ材料で形成することにより、金属配線層と第２金属配線層の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００４７】
請求項２に記載の製造方法では、抵抗体を構成するポリシリコン膜上に層間絶縁膜に接続孔を形成し、層間絶縁膜上に金属材料層からなるヒューズ及び金属配線を形成し、第２層間絶縁膜を形成し、トリミング用開口部及びパッド開口部を形成し、ウェハテストを行なった後、上記金属配線層と同じ材料からなる第２金属材料層を形成し、写真製版技術及びエッチング技術により第２金属材料層をパターニングして第２金属配線層を形成するとき、切断する必要があるヒューズの切断を同時に行なうようにしたので、トリミング工程を第２金属配線層形成時に同時に行なうことができ、工程を簡略化できる。さらに、ウェハテスト後、第２金属材料層を全面に成膜した状態でウェハを保管しておき、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００４８】
請求項３に記載の製造方法では、上記最終保護膜として、下層から順に、シリコン酸化膜、シリコン窒化膜、及び、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を形成するようにしたので、通常の半導体装置製造プロセスを用いて、第２金属配線層の機械的強度対策及び湿度対策を図ることができる。
【００４９】
請求項４に記載の製造方法では、上記第２層間絶縁膜は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を少なくとも最上層に含み、上記感光性ポリイミド膜又は上記感光性ポリベンゾオキサゾール膜への露光の際にグラデーションマスクを用い、上記トリミング用開口部及び上記パッド開口部をテーパ形状に形成するようにしたので、第２金属配線層について十分なカバレッジを得ることができる。
【図面の簡単な説明】
【図１】半導体装置の一実施例のヒューズ及び金属電極パッド部分を示す断面図であり、（Ａ）はヒューズを切断していない部分、（Ｂ）はヒューズを切断した部分を示す。
【図２】製造方法の一実施例の最初を示す工程断面図である。
【図３】図２の続きを示す工程断面図である。
【図４】図３の続きを示す工程断面図であり、ヒューズの切断を行なう領域を示す。
【図５】図３の続きを示す工程断面図であり、ヒューズの切断を行なわない領域を示す。
【図６】同実施例の一部を示すフローチャートである。
【図７】従来のウェハレベルＣＳＰにおけるヒューズ部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。
【図８】従来のウェハレベルＣＳＰにおけるヒューズ及び金属電極パッド部分を示す断面図である。
【図９】レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。
【符号の説明】
１ シリコン基板
３ 下地絶縁膜
４，５ ポリシリコン膜
７ 層間絶縁膜
９ 接続孔
１０ 金属材料層
１１ ヒューズ
１３ 金属配線層
１５ 金属電極パッド
１７，３３ ＰＳＧ膜
１９，３５ ＳｉＮ膜
２０ ポジ型感光性ポリイミド材料
２１，３７ 感光性ポリイミド膜
２３ 第２層間絶縁膜
２５ トリミング用開口部
２７ パッド開口部
２８ 第２金属材料層
２９ 第２金属配線層
３１ 第２金属電極パッド
３６ ネガ型感光性ポリイミド材料
３９ 最終保護膜
４１ 第２パッド開口部
４３ バリアメタル層
４５ 半田ボール
４７ プローブ針
４９ ポジ型フォトレジスト
５１ フォトマスク
５３ フォトレジストパターン
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にヒューズを備えた半導体装置及びその製造方法に関するものである。本発明が適用される半導体装置としては、例えばチップサイズパッケージ（Chip Size Package）を挙げることができる。チップサイズパッケージはＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。
【０００２】
【従来の技術】
従来、半導体パッケージ分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、平面状に配列された複数の半田ボールをもつ構造や、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてパッケージ外形がチップサイズに近くなった構造等が知られている。
また、最近では、ウェハレベルＣＳＰがある（例えば特開２０００−２６０９１０号公報参照）。ウェハレベルＣＳＰは、基本的には、ダイシング前にアレイ状のパッドを作り込むＣＳＰである。
【０００３】
また、例えば電源ＩＣ（集積回路）などのアナログＩＣを備えた半導体装置において、抵抗値を調整するためにポリシリコン膜からなるヒューズを備えているものがある。このようなヒューズは、レーザートリミング工程においてレーザー照射されることによって切断される。
【０００４】
図７は従来のウェハレベルＣＳＰにおけるヒューズ部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。図８は従来のウェハレベルＣＳＰにおけるヒューズ及び金属電極パッド部分を示す断面図である。図９はレーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。以下、レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造方法を図７から図９を参照して説明する。
【０００５】
半導体基板１上に下地絶縁膜３を形成し、下地絶縁膜３上にポリシリコン膜からなるヒューズ５５、及びゲート電極や抵抗体などのポリシリコン膜５７を形成する。ヒューズ５５は抵抗体の一部を構成する。半導体基板１上全面に例えばＢＰＳＧ（borophosphosilicate glass）膜からなる層間絶縁膜７を形成し、層間絶縁膜７に接続孔９を形成した後、層間絶縁膜７上及び接続孔９内に例えばＡｌ（アルミニウム）からなるＡｌ配線５９及びＡｌ電極パッド６１を形成する。その後、例えば下層がＰＳＧ（phosphosilicate glass）膜１７、上層がＳｉＮ（silicon nitride）膜１９からなるパッシベーション膜を形成し、さらにその上にポリイミド膜６３を形成する。ヒューズ５５上の絶縁膜にレーザートリミングを行なうためのトリミング用開口部２５を形成し、Ａｌ電極パッド６１上の絶縁膜に後で形成する金属配線層との電気的接続を取るためのパッド開口部２７を形成する。これによりヒューズ５５上の層間絶縁膜７が薄く残された状態になる（図７（Ａ）及び図９（ステップＳ１１）参照）。
【０００６】
Ａｌ電極パッド６１を介してウェハテストを行なう（図９（ステップＳ１２）参照）。アナログＩＣの高精度化を行なうために、ウェハテスト結果に応じてレーザートリミング処理を行ない、ヒューズ５５を切断（ヒューズカット）する（図７（Ｂ）及び図９（ステップＳ１３）参照）。図８には切断後のヒューズ５５を示す。
【０００７】
レーザートリミング工程後、半導体基板１上全面にＣｒ（クロム）からなるバリアメタル層（図示は省略）及びＣｕ（銅）からなるメッキ用電極層をスパッタ法により形成する。このバリアメタル層は、Ｃｕからなる金属配線層とＡｌ電極パッド６１との間に介在してＣｕとＡｌが相互に侵入することを防止するためのものである。メッキ用電極層上の所定の領域にフォトレジストパターンを形成し、電解メッキによりＣｕ配線層６５及びＣｕ電極パッド６７を形成する。Ｃｕ配線層６５及びＣｕ電極パッド６７は再配線層とも呼ばれる（図９（ステップＳ１４）参照）。
【０００８】
フォトレジストパターンを除去した後、Ｃｕ配線層６５及びＣｕ電極パッド６７をマスクにして、不必要なメッキ用電極層及びバリアメタル層をウエットエッチングにより除去する。半導体基板上１上全面にポリイミド膜６９を形成し（ポリイミドコート、図７（Ｃ）及び図９（ステップＳ１５）参照）、Ｃｕ電極パッド６７上に第２パッド開口部７１を形成する（ボール装着部開口、図９（ステップＳ１６）参照）。Ｃｕ電極パッド６７に半田ボール４５をＳＭＴ（表面実装技術）を用いて機械的に固着する（ボールマウント、図８及び図９（ステップＳ１７）参照）。ウェハテスト後、半導体基板１をスクライブ工程でチップに分割して、ウェハレベルＣＳＰを完成する。
【０００９】
【発明が解決しようとする課題】
抵抗値の調整をヒューズの切断によって行なうアナログＩＣにおいて、従来技術のようにポリシリコン膜からなる抵抗体の一部をヒューズとして形成すると、抵抗体とヒューズが同じ層に存在するため、チップ面積が大きくなるという問題があった。また、ヒューズ上にレーザー照射用の開口部を設けると、後工程でレーザー照射用の開口部を直接樹脂封止するため、水分が素子内部に浸入しやすくなり、信頼性が劣化するという問題があった。
【００１０】
一方、ウェハレベルＣＳＰの製造方法において、客先の要求に合わせてトリミング処理を行なう場合、レーザートリミング後にアセンブリを行なうため、受注から発送までの工期が長くかかるという問題があった。
【００１１】
本発明は、このような課題を鑑みてなされたものであり、第１の目的は半導体装置の信頼性を向上させ、かつチップ面積を小さくすることができる半導体装置を提供することである。
本発明の第２の目的は、半導体装置の製造方法において、トリミング工程の簡略化及びアセンブリ工期の短縮化を図ることである。
【００１２】
【課題を解決するための手段】
本発明にかかる半導体装置は、抵抗体を構成するポリシリコン膜と、上記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、上記層間絶縁膜に形成された接続孔を介して上記ポリシリコン膜と電気的に接続されているヒューズを備えているものである。
【００１３】
抵抗体を構成するポリシリコン膜上の層間絶縁膜に形成された接続孔を介して、ポリシリコン膜と、金属材料層からなるヒューズを電気的に結合させる。抵抗体とヒューズを別々の層に配置することによってチップ面積を小さくすることが可能である。さらに、ヒューズ上にトリミング用開口部を設けても、ヒューズ下には層間絶縁膜が形成されているので、素子内部への水分の浸入を防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００１４】
本発明にかかる半導体装置の製造方法は、以下の工程（Ａ）〜（Ｈ）を含む。
（Ａ）半導体基板上の下地絶縁膜上に抵抗体を構成するポリシリコン膜を形成する工程、
（Ｂ）半導体基板上全面に層間絶縁膜を形成し、上記ポリシリコン膜に対応して上記層間絶縁膜に接続孔を形成する工程、
（Ｃ）上記層間絶縁膜上及び上記接続孔内に金属材料層を形成し、その金属材料層をパターニングして、ヒューズ及び金属配線層を形成する工程、
（Ｄ）半導体基板上全面に第２層間絶縁膜を形成し、上記第２層間絶縁膜に、上記ヒューズに対応してトリミング用開口部を形成し、上記金属配線層の金属電極パッド部分に対応してパッド開口部を形成する工程、
（Ｅ）上記金属電極パッドを介してウェハテストを行ない、切断する必要がある上記ヒューズを決定する工程、
（Ｆ）上記トリミング用開口部内及び上記パッド開口部内を含む半導体基板上全面に上記金属材料層と同じ材料からなる第２金属材料層を形成する工程、
（Ｇ）上記第２金属材料層上に、第２金属配線層形成領域上及び切断する必要がない上記ヒューズに対応する上記トリミング用開口部上を覆い、切断する必要がある上記ヒューズに対応する上記トリミング用開口部上に開口部をもつレジストパターンを形成し、上記レジストパターンをマスクにして上記第２金属材料層をエッチングして、第２金属配線層を形成するとともに、露出した上記トリミング用開口部内の上記第２金属材料層を除去し、さらにその下の上記ヒューズを切断する工程、
（Ｈ）上記第２金属配線層の第２金属電極パッド部分に第２パッド開口部をもつ最終保護膜を形成する工程。
【００１５】
抵抗体を構成するポリシリコン膜上に層間絶縁膜に接続孔を形成し、層間絶縁膜上に金属材料層からなるヒューズを形成し、接続孔を介してポリシリコン膜とヒューズを電気的に結合させる。層間絶縁膜上にはヒューズと同時に金属配線層も形成する。第２層間絶縁膜を形成し、ヒューズに対応してトリミング用開口部を形成し、金属配線層の金属電極パッド部分に対応してパッド開口部を形成する。金属電極パッドを介してウェハテストを行ない、切断する必要があるヒューズを決定する。上記金属配線層と同じ材料からなる第２金属材料層を形成し、写真製版技術及びエッチング技術により第２金属材料層をパターニングして第２金属配線層を形成する。このとき、切断する必要があるヒューズの切断を同時に行なう。トリミング工程を第２金属配線層形成時に同時に行なうことができるので、工程を簡略化できる。さらに、ウェハテスト後、第２金属材料層を全面に成膜した状態でウェハを保管しておき、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００１６】
本発明の半導体装置において、上記ヒューズは、上記層間絶縁膜上に形成される金属配線層と同じ材料で形成されている。
一般に、層間絶縁膜上には金属配線層を形成する必要がある。そこで、本発明の半導体装置を構成するヒューズを金属配線層と同じ材料で形成することにより、ヒューズと金属配線層を同時に形成することができ、製造工程を短縮することができる。
【００１７】
本発明の半導体装置において、上記ヒューズ上及び上記金属配線層上を含む上記層間絶縁膜上に形成され、上記ヒューズに対応してトリミング用開口部、上記金属配線層に対応してパッド開口部が形成された第２層間絶縁膜と、上記第２層間絶縁膜上、上記パッド開口部内、及び切断されていない上記ヒューズに対応する上記トリミング用開口部内に上記ヒューズ上及び上記金属配線層と同じ材料からなる第２金属配線層を備えている。
ヒューズと第２金属配線層を同じ材料で形成することにより、第２金属配線層を形成するためのエッチング時に、切断する必要があるヒューズの切断を同時に行なうことができ、製造工程を短縮することができる。さらに、下層の金属配線層と上層の第２金属配線層を同じ材料で形成することにより、金属配線層と第２金属配線層の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００１８】
本発明の製造方法において、上記最終保護膜として、下層から順に、シリコン酸化膜、シリコン窒化膜、及び、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を形成することが好ましい。その結果、通常の半導体装置製造プロセスを用いて、第２金属配線層の機械的強度対策及び湿度対策を図ることができる。
【００１９】
本発明の製造方法において、上記第２層間絶縁膜は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を少なくとも最上層に含み、上記感光性ポリイミド膜又は上記感光性ポリベンゾオキサゾール膜への露光の際にグラデーションマスクを用い、上記トリミング用開口部及び上記パッド開口部をテーパ形状に形成することが好ましい。その結果、第２金属配線層について十分なカバレッジ（段差被覆性）を得ることができる。
【００２０】
ここで、グラデーションマスクとは、光の透過率の２次元的な分布を有し、この２次元的な分布において透過率が段階的もしくは連続的に変化するものを言う。グラデーションマスクは例えば特開平９−１４６２５９号公報に開示されている。グラデーションマスクを用いることにより、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜に、テーパ形状のトリミング用開口部及びパッド開口部を形成することができる。感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜の下層に第２層間絶縁膜を構成する絶縁膜が形成されている場合は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜をマスクにして下層の絶縁膜をエッチングすることにより、トリミング用開口部及びパッド開口部をテーパ形状に形成することができる。
【００２１】
【実施例】
図１は、半導体装置の一実施例のヒューズ及び金属電極パッド部分を示す断面図であり、（Ａ）はヒューズを切断していない部分、（Ｂ）はヒューズを切断した部分を示す。
半導体基板１上にシリコン酸化膜からなる下地絶縁膜３が形成されている。下地絶縁膜３上にゲート電極や抵抗体などのポリシリコン膜５が形成されている。図１では別々の抵抗体につながる２つのポリシリコン膜５のみが示されている。ポリシリコン膜５を含む半導体基板１上全面に例えばＢＰＳＧ膜からなる層間絶縁膜７が形成されている。層間絶縁膜７にはポリシリコン膜５に対応して接続孔９が形成されている。
【００２２】
層間絶縁膜７上及び接続孔９内に例えばＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％（質量パーセント））からなるヒューズ１１、金属配線層１３及び金属電極パッド１５が形成されている。図１（Ｂ）では、ヒューズ１１は切断されている。図１（Ａ）及び（Ｂ）にはそれぞれ１つずつしかヒューズ１１を示していないが、ウェハの他の領域に複数のヒューズ１１が形成されている。
【００２３】
層間絶縁膜７上に例えば下層が４０００Åの膜厚をもつＰＳＧ膜１７、上層が１２０００Åの膜厚をもつＳｉＮ膜１９からなるパッシベーション膜が形成されている。さらにその上に例えば５３０００Åの膜厚をもつ感光性ポリイミド膜２１が形成されている。ＰＳＧ膜１７、ＳｉＮ膜１９及び感光性ポリイミド膜２１は第２層間絶縁膜２３を構成する。
【００２４】
第２層間絶縁膜２３には、ヒューズ１１に対応してトリミング用開口部２５が形成されており、金属電極パッド１５に対応してパッド開口部２７が形成されている。トリミング用開口部２５及びパッド開口部２７の感光性ポリイミド膜２１部分はテーパ形状に形成されている。
【００２５】
第２層間絶縁膜２３上、切断されていないヒューズ１１に対応するトリミング用開口部２５内及びパッド開口部２７内に、例えば第２金属材料層としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）からなる第２金属配線層２９及び第２金属電極パッド３１が形成されている。切断されていないヒューズ１１に対応するトリミング用開口部２５内に埋め込まれた第２金属配線層２９は、いずれの第２金属配線層２９とも電気的に接続されていない（図１（Ａ）参照）。切断されているヒューズ１１に対応するトリミング用開口部２５内には第２金属配線層２９は存在しない（図１（Ｂ）参照）。
【００２６】
第２金属配線層２９上を含む感光性ポリイミド膜２１上に、例えば下層が４０００Åの膜厚をもつＰＳＧ膜３３、上層が１２０００Åの膜厚をもつＳｉＮ膜３５からなるパッシベーション膜が形成されている。さらにその上に例えば２５００００Åの膜厚をもつ感光性ポリイミド膜３７が形成されている。ＰＳＧ膜３３、ＳｉＮ膜３５及び感光性ポリイミド膜３７は最終保護膜３９を構成する。
【００２７】
最終保護膜３９には第２金属電極パッド３１に対応して第２パッド開口部４１が形成されている。第２パッド開口部４１内に露出した第２金属電極パッド３１表面に例えば下層から順にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：１０００Å／４０００Å／１０００Å）からなるバリアメタル層４３が形成されている。第２金属電極パッド３１上にバリアメタル層４３を介して半田ボール４５が機械的に固着されている。
【００２８】
この実施例では、ヒューズ１１を金属材料層により層間絶縁膜７上に形成し、ヒューズ１１とポリシリコン膜からなる抵抗体（図示は省略）を別々の層に配置しているので、チップ面積を小さくすることが可能である。さらに、ヒューズ１１下には層間絶縁膜７が形成されているので、トリミング用開口部２５を介して素子内部へ水分が浸入するのを防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００２９】
さらに、ヒューズ１１は金属配線層１３と同じ材料で形成されているので、ヒューズ１１と金属配線層１３を同時に形成することができ、製造工程を短縮することができる。
さらに、ヒューズ１１、金属配線層１３及び第２金属配線層２９は同じ材料で形成されているので、第２金属配線層２９を形成するためのエッチング時に、切断する必要があるヒューズ１１の切断を同時に行なうことができ、さらに、金属配線層１３と第２金属配線層２９の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００３０】
図２から図５は本発明の製造方法の一実施例を示す工程断面図である。図６はこの実施例の一部を示すフローチャートである。図１から図６を参照してこの実施例を説明する。
（１）半導体基板１上に下地絶縁膜３を形成し、下地絶縁膜３上にポリシリコン膜４を形成する（図２（ａ）参照）。ポリシリコン膜４をパターニングして、ゲート電極や抵抗体などのポリシリコン膜５を形成する（図２（ｂ）参照）。図では、別々の抵抗体につながる２つのポリシリコン膜５のみを示している。半導体基板１上全面に層間絶縁膜７としてのＢＰＳＧ膜を形成する（図２（ｃ）参照）。ポリシリコン膜５に対応して層間絶縁膜７に接続孔９を形成する（図２（ｄ）参照）。
【００３１】
（２）例えばスパッタ法により、層間絶縁膜７上及び接続孔９内に金属材料層１０としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を堆積する（図２（ｅ）参照）。金属材料層１０をパターニングして、ヒューズ１１、金属配線層１３及び金属電極パッド１５を形成する（図２（ｆ）参照）。金属材料層１０は他の金属材料であってもよく、例えばＡｌ−Ｓｉ−Ｃｕ合金（Ｓｉ：１ｗ％、Ｃｕ：０.５ｗ％）やＡｌ−Ｃｕ（Ｃｕ：１ｗ％）、Ａｌ−Ｃｕ（Ｃｕ：２ｗ％）などを挙げることができる。
【００３２】
（３）例えばＣＶＤ（化学的気相成長）法により、半導体基板１上全面に、ＰＳＧ膜１７を４０００Åの膜厚で形成し、さらにその上にＳｉＮ膜１９を１２０００Åの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばポジ型感光性ポリイミド材料２０を５３０００Åの膜厚で塗布形成する（図２（ｇ）参照）。
【００３３】
（４）グラデーションマスクを用いた露光及び現像処理により、ヒューズ１１上及び金属電極パッド１５上に対応して、テーパ形状の開口部を形成し、その後、３２０℃のポリイミド硬化処理を行なって感光性ポリイミド膜２１を形成する（図３（ｈ）参照）。感光性ポリイミド膜２１をマスクにして、ＳｉＮ膜１９及びＰＳＧ膜１７をエッチングし、ＰＳＧ膜１７、ＳｉＮ膜１９及び感光性ポリイミド膜２１からなる第２層間絶縁膜２３に、ヒューズ１１上にトリミング用開口部２５を形成し、金属電極パッド１５上にパッド開口部２７を形成する。これにより、ヒューズ１１が露出される（図３（ｉ）及び図６（ステップＳ１）参照）。
【００３４】
（５）金属電極パッド１５にプローブ針４７を接触させてウェハテストを行ない、切断する必要があるヒューズ１１を決定する（図３（ｊ）及び図６（ステップＳ２）参照）。
【００３５】
（６）例えばスパッタ法により、感光性ポリイミド層２１上、トリミング用開口部２５内及びパッド開口部２７内に第２金属材料層２８としてのＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を堆積する（図３（ｋ）参照）。ここで、ヒューズ１１、金属配線層１３及び金属電極パッド１５を形成するための金属材料層１０と第２金属材料層２８を同じ材料により形成することにより、ヒューズ１１上及び金属電極パッド１５上にバリアメタル層を形成する必要がなくなり、製造工程を短縮することができる。さらに、トリミング用開口部２５及びパッド開口部２７はテーパ形状に形成されているので、第２金属配線となる第２金属材料層２８について十分なカバレッジを得ることができる。
【００３６】
（７）第２金属材料層２８上にポジ型フォトレジスト４９を塗布する（図３（ｌ）参照）。縮小投影露光法により、マスク５１を用いて第２金属配線層用の露光を行なう。このとき、全てのトリミング用開口部２５上のポジ型フォトレジスト４９には露光されない（図３（ｍ）参照）。
【００３７】
続きの工程は、ヒューズ１１の切断を行なう領域と行なわない領域とで図面を分けて説明する。図４はヒューズ１１の切断を行なう領域を示し、図５はヒューズ１１の切断を行なわない領域を示す。
（８）ＥＢ（電子ビーム）描画装置を用いて、切断する必要があるヒューズ１１に対応するトリミング用開口部２５上のポジ型フォトレジスト４９に露光する（図４（ｎ）参照）。切断する必要がないヒューズ１１に対応するトリミング用開口部２５上のポジ型フォトレジスト４９には露光しない（図５（ｎ）参照）。ポジ型フォトレジスト４９を現像してフォトレジストパターン５３を形成する（図４（ｏ）及び図５（ｏ）参照）。
【００３８】
（９）フォトレジストパターン５３をマスクにして、第２金属材料層２８をメタルドライエッチングし、第２金属配線層２９及び第２金属電極パッド３１を形成する。このとき、ヒューズ１１の切断を行なう領域では、トリミング用開口部２５内の第２金属配線層２８を除去し、さらにトリミング用開口部２５内に露出したヒューズ１１を除去して切断する（図４（ｐ）参照）。ここで、ヒューズ１１と第２金属材料層２８は同じ材料によって形成されているので、一連のエッチング処理により第２金属配線層２９の形成及びヒューズ１１の切断を行なうことができる。ヒューズ１１の切断を行なわない領域では、フォトレジストパターン５３が存在するので、トリミング用開口部２５内の第２金属配線層２８は除去されず、その部分の第２金属配線層２８は第２金属配線層２９となる。ただし、トリミング用開口部２５からの第２金属配線層２９は、いずれの第２金属配線層２９とも電気的に接続されていない（図５（ｐ）参照）。このようにして、第２金属配線層（再配線層）２９の形成とヒューズ１１の切断を同時に行なう（図５（ステップＳ３）参照）。
【００３９】
（１０）例えばＣＶＤ法により、半導体基板１上全面に、ＰＳＧ膜３３を４０００Åの膜厚で形成し、さらにその上にＳｉＮ膜３５を１２０００Åの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばネガ型感光性ポリイミド材料３６を２５００００Åの膜厚で塗布形成する（図４（ｑ）、図５（ｑ）及び図６（ステップＳ４）参照））。
【００４０】
（１１）露光及び現像処理を施して、ネガ型感光性ポリイミド材料３６に第２金属電極パッドに対応して開口部を形成し、その後、３２０℃のポリイミド硬化処理を施して感光性ポリイミド膜３７を形成する。感光性ポリイミド膜３７をマスクにして、ＳｉＮ膜３５及びＰＳＧ膜３３をエッチングし、ＰＳＧ膜３３、ＳｉＮ膜３５及び感光性ポリイミド膜３７からなる最終保護膜３９に、第２金属電極パッド３１上に対応して第２パッド開口部４１を形成する（図４（ｒ）、図５（ｒ）及び図６（ステップＳ５）参照）。
【００４１】
（１２）第２金属電極パッド３１を露出させるように、フォトレジストパターンを形成する。そのフォトレジストパターンをマスクにして、蒸着法により、露出した第２金属電極パッド３１表面に、例えば下層から順にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：１０００Å／４０００Å／１０００Å）からなるバリアメタル層４３を形成する。フォトレジストパターンを除去した後、ＳＭＴを用いて第２金属電極パッド３１に半田ボール４５を機械的に固着する（図１（Ａ），（Ｂ）及び図６（ステップＳ６）参照）。ここでは、バリアメタル層４３をいわゆるリフトオフ法により形成しているが、バリアメタル層４３の形成はリフトオフ法には限定されず、他の方法を用いてもよい。また、バリアメタル層４３としてＴｉ層／Ｎｉ層／Ａｇ層を用いているが、本発明においてバリアメタル層はこれに限定されるものではなく、他の材料からなるバリアメタル層を用いてもよい。
ウェハテスト後、半導体基板１をスクライブ工程でチップに分割して、ウェハレベルＣＳＰを完成する。
【００４２】
この実施例において、工程（５）でのウェハテスト後、第２金属材料層２８を全面に成膜した状態（図３（ｋ）参照）でウェハを保管しておくようにすれば、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００４３】
図１から図６に示した実施例では、第２層間絶縁膜２３の最上層及び最終保護膜３９の最上層に感光性ポリイミド膜２１，３７を用いているが、本発明はこれに限定されるものではなく、感光性ポリイミド膜に替えてポリベンゾオキサゾール膜を用いてもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００４４】
【発明の効果】
請求項１に記載の半導体装置では、抵抗体を構成するポリシリコン膜と、上記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、上記層間絶縁膜に形成された接続孔を介して上記ポリシリコン膜と電気的に接続されているヒューズを備え、抵抗体とヒューズを別々の層に配置するようにしたので、チップ面積を小さくすることができる。さらに、ヒューズ上にトリミング用開口部を設けても、ヒューズ下には層間絶縁膜が形成されているので、素子内部への水分の浸入を防止することができ、水分の影響による信頼性の劣化を防止することができる。
【００４５】
さらに、請求項１に記載の半導体装置では、上記ヒューズは、上記層間絶縁膜上に形成される金属配線層と同じ材料で形成されているようにしたので、ヒューズと金属配線層を同時に形成することができ、製造工程を短縮することができる。
【００４６】
さらに、請求項１に記載の半導体装置では、上記ヒューズ上及び上記金属配線層上を含む上記層間絶縁膜上に形成され、上記ヒューズに対応してトリミング用開口部、上記金属配線層に対応してパッド開口部が形成された第２層間絶縁膜と、上記第２層間絶縁膜上、上記パッド開口部内、及び切断されていない上記ヒューズに対応する上記トリミング用開口部内に上記ヒューズ上及び上記金属配線層と同じ材料からなる第２金属配線層を備えているようにしたので、第２金属配線層を形成するためのエッチング時に、切断する必要があるヒューズの切断を同時に行なうことができ、製造工程を短縮することができる。さらに、下層の金属配線層と上層の第２金属配線層を同じ材料で形成することにより、金属配線層と第２金属配線層の間にバリアメタル層を形成する必要がなくなるので、製造工程を短縮することができる。
【００４７】
請求項２に記載の製造方法では、抵抗体を構成するポリシリコン膜上に層間絶縁膜に接続孔を形成し、層間絶縁膜上に金属材料層からなるヒューズ及び金属配線を形成し、第２層間絶縁膜を形成し、トリミング用開口部及びパッド開口部を形成し、ウェハテストを行なった後、上記金属配線層と同じ材料からなる第２金属材料層を形成し、写真製版技術及びエッチング技術により第２金属材料層をパターニングして第２金属配線層を形成するとき、切断する必要があるヒューズの切断を同時に行なうようにしたので、トリミング工程を第２金属配線層形成時に同時に行なうことができ、工程を簡略化できる。さらに、ウェハテスト後、第２金属材料層を全面に成膜した状態でウェハを保管しておき、受注後、客先の要求に合わせてトリミング処理を行ない、アセンブリ工程を行なうことができるので、受注から出荷までの工期を短縮することが可能である。
【００４８】
請求項３に記載の製造方法では、上記最終保護膜として、下層から順に、シリコン酸化膜、シリコン窒化膜、及び、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を形成するようにしたので、通常の半導体装置製造プロセスを用いて、第２金属配線層の機械的強度対策及び湿度対策を図ることができる。
【００４９】
請求項４に記載の製造方法では、上記第２層間絶縁膜は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を少なくとも最上層に含み、上記感光性ポリイミド膜又は上記感光性ポリベンゾオキサゾール膜への露光の際にグラデーションマスクを用い、上記トリミング用開口部及び上記パッド開口部をテーパ形状に形成するようにしたので、第２金属配線層について十分なカバレッジを得ることができる。
【図面の簡単な説明】
【図１】半導体装置の一実施例のヒューズ及び金属電極パッド部分を示す断面図であり、（Ａ）はヒューズを切断していない部分、（Ｂ）はヒューズを切断した部分を示す。
【図２】製造方法の一実施例の最初を示す工程断面図である。
【図３】図２の続きを示す工程断面図である。
【図４】図３の続きを示す工程断面図であり、ヒューズの切断を行なう領域を示す。
【図５】図３の続きを示す工程断面図であり、ヒューズの切断を行なわない領域を示す。
【図６】同実施例の一部を示すフローチャートである。
【図７】従来のウェハレベルＣＳＰにおけるヒューズ部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。
【図８】従来のウェハレベルＣＳＰにおけるヒューズ及び金属電極パッド部分を示す断面図である。
【図９】レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。
【符号の説明】
１ シリコン基板
３ 下地絶縁膜
４，５ ポリシリコン膜
７ 層間絶縁膜
９ 接続孔
１０ 金属材料層
１１ ヒューズ
１３ 金属配線層
１５ 金属電極パッド
１７，３３ ＰＳＧ膜
１９，３５ ＳｉＮ膜
２０ ポジ型感光性ポリイミド材料
２１，３７ 感光性ポリイミド膜
２３ 第２層間絶縁膜
２５ トリミング用開口部
２７ パッド開口部
２８ 第２金属材料層
２９ 第２金属配線層
３１ 第２金属電極パッド
３６ ネガ型感光性ポリイミド材料
３９ 最終保護膜
４１ 第２パッド開口部
４３ バリアメタル層
４５ 半田ボール
４７ プローブ針
４９ ポジ型フォトレジスト
５１ フォトマスク
５３ フォトレジストパターン
Claims (4)
- 抵抗体を構成するポリシリコン膜と、
前記ポリシリコン膜を覆う層間絶縁膜上に形成された金属材料層からなり、前記層間絶縁膜に形成された接続孔を介して前記ポリシリコン膜と電気的に接続されているヒューズを備え、
前記ヒューズは、前記層間絶縁膜上に形成される金属配線層と同じ材料で形成されており、
前記ヒューズ上及び前記金属配線層上を含む前記層間絶縁膜上に形成され、前記ヒューズに対応してトリミング用開口部、前記金属配線層に対応してパッド開口部が形成された第２層間絶縁膜と、
前記第２層間絶縁膜上、前記パッド開口部内、及び切断されていない前記ヒューズに対応する前記トリミング用開口部内に前記ヒューズ上及び前記金属配線層と同じ材料からなる第２金属配線層を備えたことを特徴とする半導体装置。 - 以下の工程（ａ）〜（ｈ）を含むことを特徴とする半導体装置の製造方法。
（ａ）半導体基板上の下地絶縁膜上に抵抗体を構成するポリシリコン膜を形成する工程、
（ｂ）半導体基板上全面に層間絶縁膜を形成し、前記ポリシリコン膜に対応して前記層間絶縁膜に接続孔を形成する工程、
（ｃ）前記層間絶縁膜上及び前記接続孔内に金属材料層を形成し、その金属材料層をパターニングして、ヒューズ及び金属配線層を形成する工程、
（ｄ）半導体基板上全面に第２層間絶縁膜を形成し、前記第２層間絶縁膜に、前記ヒューズに対応してトリミング用開口部を形成し、前記金属配線層の金属電極パッド部分に対応してパッド開口部を形成する工程、
（ｅ）前記金属電極パッドを介してウェハテストを行ない、切断する必要がある前記ヒューズを決定する工程、
（ｆ）前記トリミング用開口部内及び前記パッド開口部内を含む半導体基板上全面に前記金属材料層と同じ材料からなる第２金属材料層を形成する工程、
（ｇ）前記第２金属材料層上に、第２金属配線層形成領域上及び切断する必要がない前記ヒューズに対応する前記トリミング用開口部上を覆い、切断する必要がある前記ヒューズに対応する前記トリミング用開口部上に開口部をもつレジストパターンを形成し、前記レジストパターンをマスクにして前記第２金属材料層をエッチングして、第２金属配線層を形成するとともに、露出した前記トリミング用開口部内の前記第２金属材料層を除去し、さらにその下の前記ヒューズを切断する工程、
（ｈ）前記第２金属配線層の第２金属電極パッド部分に第２パッド開口部をもつ最終保護膜を形成する工程。 - 前記最終保護膜として、下層から順に、シリコン酸化膜、シリコン窒化膜、及び、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を形成する請求項２に記載の製造方法。
- 前記第２層間絶縁膜は、感光性ポリイミド膜又は感光性ポリベンゾオキサゾール膜を少なくとも最上層に含み、前記感光性ポリイミド膜又は前記感光性ポリベンゾオキサゾール膜への露光の際にグラデーションマスクを用い、前記トリミング用開口部及び前記パッド開口部をテーパ形状に形成する請求項２又は３に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284785A JP4274715B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284785A JP4274715B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092353A JP2003092353A (ja) | 2003-03-28 |
| JP4274715B2 true JP4274715B2 (ja) | 2009-06-10 |
Family
ID=19108049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284785A Expired - Fee Related JP4274715B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4274715B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4609983B2 (ja) | 2004-04-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 電極パッドを備える素子 |
| JP4547247B2 (ja) * | 2004-12-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5104317B2 (ja) | 2006-01-18 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
| JP5226640B2 (ja) * | 2009-10-09 | 2013-07-03 | 株式会社テラミクロス | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-09-19 JP JP2001284785A patent/JP4274715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003092353A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795128B2 (en) | Method of manufacturing a semiconductor device having an enhanced electrode pad structure | |
| US7465653B2 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
| US8183147B2 (en) | Method of fabricating a conductive post on an electrode | |
| JP2002016212A (ja) | 半導体装置及びその製造方法 | |
| KR20030013125A (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| US7244635B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20070246828A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4547247B2 (ja) | 半導体装置 | |
| JP3387478B2 (ja) | 半導体装置およびその製造方法 | |
| US7067929B2 (en) | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device | |
| US20040183155A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4274715B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003100744A (ja) | 半導体装置及びその製造方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JP2003068737A (ja) | 半導体装置及びその製造方法 | |
| JPS63272055A (ja) | 半導体装置とその製造方法 | |
| JP2000091368A (ja) | 半導体素子の製造方法および半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |