JP2004296643A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2004296643A
JP2004296643A JP2003085182A JP2003085182A JP2004296643A JP 2004296643 A JP2004296643 A JP 2004296643A JP 2003085182 A JP2003085182 A JP 2003085182A JP 2003085182 A JP2003085182 A JP 2003085182A JP 2004296643 A JP2004296643 A JP 2004296643A
Authority
JP
Japan
Prior art keywords
pad
metal film
film
barrier metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003085182A
Other languages
English (en)
Inventor
Takashi Yamaguchi
崇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003085182A priority Critical patent/JP2004296643A/ja
Publication of JP2004296643A publication Critical patent/JP2004296643A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】プローブ針接触用のＡｌ膜パッドにプローブ針を多数回接触させた場合でも、ボンディングワイヤ接続用のＡｌ膜パッドに発生するダメージを回避し、ボンディング不良を減らし、製造の歩留りを向上させる。
【解決手段】Ｓｉ基板１０１ 上にＣｕ配線１０６ を形成し、その上にキャップ膜１０７ 、ＳｉＯ２ 膜１０８ を順に堆積し、パッド領域を開口する工程と、第１のバリアメタル１０９、第１のＡｌ膜１１０ 、第２のバリアメタル１１１ 、Ｗ 等の硬い金属膜１１２ 、第３のバリアメタル１１３ および第２のＡｌ膜１１４ を順に堆積する工程と、上記金属膜１１４，１１３，１１２，１１１，１１０，１０９のうちでパッド領域以外の部分を除去する工程と、パッシベーション膜１１５ を堆積し、パッド開口を行う工程と、パッド開口の底面部の金属膜１１４，１１３，１１２，１１１ を除去して第１のＡｌ膜１１０ の上面を露出させる工程とを具備する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれにより製造された半導体装置に係り、特に半導体基板上の素子形成面の最上層にアルミニウムパッドを使用する半導体装置におけるパッド部の形成方法およびそれにより形成された構造に関するもので、例えばＣｕ配線プロセスを採用したメモリ混載ロジックＬＳＩ に使用されるものである。
【０００２】
【従来の技術】
ＬＳＩ の製造過程において、半導体ウェハ上に素子・配線を形成する際にＣｕ配線プロセスを採用する場合、通常、最上層に形成されるワイヤーボンディング用のパッド（Ｐａｄ） は、単層あるいは積層構造のバリアメタル（ＢＭ）上にアルミニウム（Ａｌ）が積層されている。
【０００３】
図６乃至８は、ウェハ上に素子・配線を形成する際に２層のＣｕダマシン配線上にパッドを形成する工程の従来例を示している。
【０００４】
まず、図６に示すように、Ｓｉ基板２０１ 上に堆積した第１の層間絶縁膜２０２ にダマシン配線工程を用いて第１の配線層２０３ を埋め込み、その上にキャップ材２０４および第２の層間絶縁膜２０５ を順に堆積する。さらに、ダマシン配線工程を用いて第２の配線層２０６ を形成することにより、２層ダマシン配線構造を得る。
【０００５】
次に、第２の配線層２０６ 上にキャップ材２０７ および酸化膜２０８ を順に堆積する。次に、リソグラフィー技術を用いてパッド領域のパターニングを行い、ＲＩＥ 技術等を用いて、パッド領域上の酸化膜２０８ 、キャップ材２０７ を順にエッチングしてパッド開口を行う。
【０００６】
次に、図７に示すように、スパッタ技術等を用いて、Ｔａ、ＴａＮ あるいはその積層等によるバリアメタル２０９ とＡｌ膜２１０ を順に堆積する。そして、リソグラフィー技術を用いてパッド領域のパターニングを行い、ＲＩＥ 技術を用いて、Ａｌ膜２１０およびバリアメタル２０９ のエッチングを行う。
【０００７】
次に、ＳｉＯ２ やＳｉＮ 等のパッシベーション膜２１１ を堆積し、リソグラフィー技術を用いてパッド領域のパターニングを行い、ＲＩＥ 技術を用いて、パッシベーション膜２１１ をエッチングして配線工程を完了する。
【０００８】
ところで、ＬＳＩ の製造に際して、素子形成後のウェハ状態で機能確認等のためテストを行うことが必須であり、その後、組立工程に発生する。上記テストの際、図８に示すように、パッドにテスターのプローブ（Ｐｒｏｂｅ） 針２０の先端を接触させるが、例えばメモリ混載ロジックＬＳＩ のようにテスト回数が多い場合には、同一パッド上へプローブ針２０の硬い針先を何度も当てることになる。この結果、パッドが捲れ上がり、その下のバリアメタルが露出するので、この状態のパッドに組立工程でワイヤーボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）を行うと、ボンディングの密着性が劣化する。
【０００９】
また、前記プローブ針２０がパッド表面のＡｌ膜２１０ とその下のバリアメタル２０９を突き破り、パッド下のＣｕ配線２０６ が露出してしまう場合がある。このような状態のパッドに組立工程でワイヤーボンディングを行うと、ボンディングの密着性不良（ボンディング不良）が多発し、これにより組立工程における歩留りを低下させるおそれがある。
【００１０】
なお、外部接続端子用のバンプが形成される半導体チップに関して、組立完成後の半導体装置に動作不良が生じた場合にその動作不良の原因を究明するための解析テストを行う際の対策が、例えば特許文献１に開示されている。
【００１１】
上記特許文献１の半導体チップは、内部配線に接続されたアルミニウムパッド上に第１バリアメタル膜、テストワイヤ接続膜および第２バリアメタル膜が順に積層されており、第２バリアメタル膜上にバンプが隆起して形成されている。
【００１２】
そして、完成後の半導体装置のパッケージを溶かして半導体チップを取り出して解析テストを行う際、バンプを除去し、それにより露出した第２バリアメタル膜をエッチング液で除去し、これにより露出したテストワイヤ接続膜にテストワイヤを接続して、チップの動作確認テストを行う。
【００１３】
【特許文献１】
特開２００１−９４０４３号公報
【００１４】
【発明が解決しようとする課題】
上記したように従来の半導体装置は、素子形成後のウェハ状態で行うテストに際して、最上層のパッドにプローバ針の先端を接触させる回数が多い場合には、パッド部が捲れ上がり、その後のワイヤーボンディング工程でボンディングの密着性不良が多発するという問題があった。
【００１５】
本発明は上記の問題点を解決すべくなされたもので、プローブ針接触用のアルミニウム膜にプローブ針を多数回接触させた場合でも、ボンディングワイヤ接続用のアルミニウムパッドに発生するダメージを回避し、ボンディング不良を減らし、製造の歩留りを向上させることを可能とする半導体装置およびその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、半導体基板上に配線層を形成し、その上にキャップ膜および層間絶縁膜を順に堆積した後、パッド領域を開口する工程と、前記パッド領域開口後の半導体基板上の全面に第１のバリアメタル膜、第１のパッド金属膜を順に堆積する工程と、前記第１のパッド金属膜上に、第１のパッド金属膜より硬い金属膜をバリアメタル膜でサンドイッチ状に挟んだ構造の中間金属層を介して第２のパッド金属膜を順に堆積する工程と、前記第２のパッド金属膜、中間金属層、第１のパッド金属膜および第１のバリアメタル膜のうちで前記パッド領域以外の部分を除去する工程と、この後、半導体基板上の全面にパッシベーション膜を堆積し、前記パッド領域のパッシベーション膜を除去してパッド開口を行う工程と、前記パッド開口の底面部の前記第２のパッド金属膜および中間金属層を除去して前記第１のパッド金属膜の上面を露出させる工程とを具備することを特徴とする。
【００１７】
本発明の第２の半導体装置の製造方法は、半導体基板上に第１の配線層を形成し、その上に第１のキャップ膜、第１の層間絶縁膜を順に堆積した後、パッド領域を開口する工程と、前記パッド領域開口後の半導体基板上の全面に第１のバリアメタル膜、第１のパッド金属膜を順に堆積する工程と、前記第１のパッド金属膜上に、第２のバリアメタル膜、硬い金属膜、第３のバリアメタルおよび第２のパッド金属膜を順に堆積する工程と、前記第２のパッド金属膜、第３のバリアメタル、硬い金属膜、第２のバリアメタル膜、第１のパッド金属膜および第１のバリアメタル膜のうちで前記パッド領域以外の部分を除去する工程と、この後、半導体基板上の全面にパッシベーション膜を堆積し、前記パッド領域のパッシベーション膜を除去してパッド開口を行う工程と、ウェハテスト後に前記パッド開口の底面部の前記第２のパッド金属膜、第３のバリアメタル、硬い金属膜および第２のバリアメタル膜を除去して前記第１のパッド金属膜の上面を露出させる工程とを具備することを特徴とする。
【００１８】
本発明の第１の半導体装置は、半導体基板上に形成された配線層の上に順に堆積され、パッド領域に対応して開口されたキャップ膜および層間絶縁膜と、前記パッド領域の開口部の内面および開口周縁部に堆積された第１のバリアメタル膜と、前記第１のバリアメタル膜上に堆積された第１のパッド金属膜と、前記パッド領域の開口周縁部において前記第１のパッド金属膜上に第１のパッド金属膜より硬い金属膜をバリアメタル膜でサンドイッチ状に挟んだ構造のリング状の中間金属層を介して堆積されたリング状の第２のパッド金属膜と、前記層間絶縁膜上で前記第１のバリアメタル膜、第１のパッド金属膜、中間金属層および第２のパッド金属膜を囲んで堆積されたパッシベーション膜とを具備することを特徴とする。
【００１９】
本発明の第２の半導体装置は、半導体基板上に形成された配線層の上に順に堆積され、パッド領域に対応して開口されたキャップ膜および層間絶縁膜と、前記パッド領域の開口部の内面および開口周縁部に堆積された第１のバリアメタル膜と、前記第１のバリアメタル膜上に堆積された第１のパッド金属膜と、前記パッド領域の開口周縁部において前記第１のパッド金属膜上に順に堆積されたそれぞれリング状の第２のバリアメタル膜、第１のパッド金属膜より硬い金属膜、第３のバリアメタル膜および第２のパッド金属膜と、前記層間絶縁膜上で第１のバリアメタル膜、第１のパッド金属膜、第２のバリアメタル膜、第１のパッド金属膜より硬い金属膜、第３のバリアメタル膜および第２のパッド金属膜を囲んで堆積されたパッシベーション膜とを具備することを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２１】
＜第１の実施形態＞
図１乃至図５は、本発明の第１の実施形態に係る半導体装置を製造する際に半導体ウェハに素子を形成する前工程のうちで、２層のＣｕダマシン配線上にアルミニウムパッドを形成する工程について、ウェハのあるチップ領域における多数個のパッド部のうちの１個のパッド部付近の構成を拡大して示す断面図である。
【００２２】
まず、図１に示すように、従来例と同様の工程により、Ｓｉ基板１０１ のトランジスタなどの機能素子が形成された活性表層領域側の表面上に堆積した第１の層間絶縁膜１０２ にダマシン配線工程を用いて第１の配線層１０３ を埋め込み、その上に第１のキャップ膜（例えばＳｉＮ 膜）１０４ および第２の層間絶縁膜（例えばＳｉＯ２ 膜）１０５ を順に堆積する。さらに、ダマシン配線工程を用いて第２の配線層１０６を形成することにより、２層ダマシン配線構造を得る。
【００２３】
次に、第２の配線層１０６ 上に第２のキャップ膜（例えばＳｉＮ 膜）１０７ および第３の層間絶縁膜（例えばＳｉＯ２ 膜）１０８ を順に堆積する。次に、リソグラフィー技術を用いてパッド領域のパターニングを行い、異方性エッチング（ＲＩＥ など）を用いて、パッド領域上の第３の層間絶縁膜１０８ および第２のキャップ膜１０７ を順にエッチングしてパッド開口を行う。
【００２４】
なお、前記第１のキャップ膜１０４ は、その上に形成される第２の層間絶縁膜１０５ などから下層の第１の配線層１０３ に対する拡散を防止する役割と、第２の層間絶縁膜１０５ にビア（Ｖｉａ） ホールを形成するためにＲＩＥ を行う際のエッチングストッパの役割を有する。同様に、前記第キャップ膜１０７ は、その上に形成される第３の層間絶縁膜１０５ などから下層の第２の配線層１０６ に対する拡散を防止する役割と、第３の層間絶縁膜１０６ にパッド開口を行うためにＲＩＥ を行う際のエッチングストッパの役割を有する。
【００２５】
次に、図２に示すように、スパッタ技術等を用いて、例えばＴａ、ＴａＮ あるいはその積層等による第１のバリアメタル１０９ 、ワイヤーボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）用の第１のＡｌ膜１１０ を順に堆積する。さらに、第２のバリアメタル１１１ 、Ｗ 等の硬い金属膜１１２ をスパッタ法あるいはＣＶＤ 法などにより順に堆積し、さらに、例えばＴｉＷ からなる第３のバリアメタル１１３ 、プローブ針接触用の第２のＡｌ膜１１４ を順に堆積する。
【００２６】
そして、リソグラフィー技術を用いてパッド領域に対応してレジスト膜（図示せず）のパターニングを行い、そのレジスト膜をマスクとするＲＩＥ 技術やＣＤＥ 技術等を用いて、パッド領域以外に堆積されている前記各金属膜１１４，１１３，１１２，１１１，１１０，１０９ を順に除去した後、前記レジスト膜を除去する。
【００２７】
次に、図３に示すように、従来例と同様の工程により、ＳｉＯ２ やＳｉＮ 等のパッシベーション膜１１５を堆積し、リソグラフィー技術を用いてレジスト膜（図示せず）にパッド領域に対応するパッド開口のためのパターニングを行う。そして、ＲＩＥ 技術を用いて、パッシベーション膜１１５ にパッド開口を行った後、前記レジスト膜を除去する。
【００２８】
上記したように製造されたウェハの状態で、従来と同様に各チップ領域の機能テストなどを行う際、図４に示すように、第２のＡｌ膜１１４ にプローブ針２０の針先が何度も接触すると、第２のＡｌ膜１１４ および第３のバリアメタル１１３ が捲れ上がることがある。しかし、その下にＷ 等の硬い金属膜１１２ が存在しているので、プローブ針２０は硬い金属膜１１２ で止まり、下層の第２のバリアメタル１１１ やボンディングワイヤ接続用の第１のＡｌ膜２１０ に影響を及ぼさない。
【００２９】
したがって、上記テストの終了後、図５に示すように、テストにより捲れ上がったパッド領域の第２のＡｌ膜１１４ および第３のバリアメタル１１３ を選択的に除去し、さらに、硬い金属膜１１２ および第２のバリアメタル１１１ を除去することによって、ワイヤーボンディング用の第１のＡｌ膜１１０ の表面を露出させる。
【００３０】
なお、上記第２のＡｌ膜１１４ 、第３のバリアメタル１１３ 、金属膜１１２ および第２のバリアメタル１１１ を選択的に除去する際、ＲＩＥ やＣＤＥ 等を用いて簡単に実施することができる。
【００３１】
上記したように製造されたウェハから切り出された半導体チップの組立工程では、チップがマウントされた後、ワイヤーボンディング用の第１のＡｌ膜１１０に例えばアルミニウムまたは金からなるワイヤー（図示せず）がボンディング接続された後、例えばモールド樹脂で封止されてパッケージ（図示せず）内に収容される。
【００３２】
したがって、本例のような構造を有する半導体チップをアセンブリした半導体装置によれば、ワイヤーボンディング時に従来のようにパッド表面の荒れに起因するボンディング不良を減らすことができ、製造の歩留りを向上させることができる。しかも、前記したような構造を有する半導体装置を製造する方法は、各工程に既存の技術を用いて簡単に実施することができる。
【００３３】
また、前記したような工程により製造されたウェハのチップ領域におけるパッド部の構造は、Ｓｉ基板１０１ 上に形成された配線層１０６ の上に順に堆積され、パッド領域に対応して開口されたキャップ膜１０７ および層間絶縁膜１０８ と、前記パッド領域の開口部の内面および開口周縁部に堆積された第１のバリアメタル膜１０９と、前記第１のバリアメタル膜１０９ 上に堆積された第１のＡｌ膜１１０ と、前記パッド領域の開口周縁部において前記第１のＡｌ膜１１０ 上にＡｌ膜より硬いＷ などの金属膜１１２ をバリアメタル膜１１１，１１３ でサンドイッチ状に挟んだ構造のリング状の中間金属層を介して堆積されたリング状の第２のＡｌ膜１１４ と、層間絶縁膜１０８ 上で前記第１のバリアメタル膜１０９ 、第１のＡｌ膜１１０ 、中間金属層および第２のＡｌ膜１１４ を囲んで堆積されたパッシベーション膜１１５ とを具備する。
【００３４】
前記中間金属層は、本例では、第２のバリアメタル膜１１１ 、硬い金属膜１１２ および第３のバリアメタル膜１１３ が順に堆積されたものであるが、これに限らない。中間金属層は、単層あるいは積層構造の第２のバリアメタル膜１１１ と、前記第１のＡｌ膜２０１ より硬い金属膜１１２ と、単層あるいは積層構造の第３のバリアメタル膜１１３ の少なくとも３層以上の金属で形成されたものであればよい。
【００３５】
なお、本発明は、前記ワイヤーボンディング用の第１のＡｌ膜１１０ としてＡｌＣｕなどのＡｌ合金膜、他の膜を用いた場合にも適用可能である。また、プローブ針接触用の第２のＡｌ膜１１４ に代えて、硬いプローブ針２０の針先に対する接触抵抗が小さい柔らかい他の金属膜を用いた場合にも適用可能である。
【００３６】
【発明の効果】
上述したように本発明の半導体装置およびその製造方法によれば、プローブ針接触用のアルミニウム膜にプローブ針を多数回接触させた場合でも、ボンディングワイヤ接続用のパッドに発生するダメージを回避し、ボンディング不良を減らし、製造の歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を製造する際に半導体ウェハに素子を形成する前工程のうちで、２層のＣｕダマシン配線上にアルミニウムパッドを形成する工程についてあるチップ領域における１個のパッド部付近を拡大して示す断面図。
【図２】図１に続く工程を示す断面図。
【図３】図２に続く工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】従来の半導体装置を製造する際に半導体ウェハに素子を形成する前工程のうちで、２層のＣｕダマシン配線上にアルミニウムパッドを形成する工程についてあるチップ領域における１個のパッド部付近を拡大して示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】図７に続く工程を示す断面図。
【符号の説明】
１０１ …Ｓｉ基板、
１０２ …第１の層間絶縁膜、
１０３ …第１の配線層、
１０４ …第１のキャップ膜、
１０５ …第２の層間絶縁膜、
１０６ …第２の配線層、
１０７ …第２のキャップ膜、
１０８ …第３の層間絶縁膜、
１０９ …第１のバリアメタル、
１１０ …ワイヤーボンディング用の第１のＡｌ膜、
１１１ …第２のバリアメタル、
１１２ …Ｗ 等の硬い金属膜、
１１３ …第３のバリアメタル、
１１４ …プローブ針接触用の第２のＡｌ膜、
１１５ …パッシベーション膜。

Claims (8)

  1. 半導体基板上に配線層を形成し、その上にキャップ膜および層間絶縁膜を順に堆積した後、パッド領域を開口する工程と、
    前記パッド領域開口後の半導体基板上の全面に第１のバリアメタル膜、第１のパッド金属膜を順に堆積する工程と、
    前記第１のパッド金属膜上に、第１のパッド金属膜より硬い金属膜をバリアメタル膜でサンドイッチ状に挟んだ構造の中間金属層を介して第２のパッド金属膜を順に堆積する工程と、
    前記第２のパッド金属膜、中間金属層、第１のパッド金属膜および第１のバリアメタル膜のうちで前記パッド領域以外の部分を除去する工程と、
    この後、半導体基板上の全面にパッシベーション膜を堆積し、前記パッド領域のパッシベーション膜を除去してパッド開口を行う工程と、
    前記パッド開口の底面部の前記第２のパッド金属膜および中間金属層を除去して前記第１のパッド金属膜の上面を露出させる工程とを具備することを特徴とする半導体装置の製造方法。
  2. 前記中間金属層は、単層あるいは積層構造の第２のバリアメタル膜と、前記第１のパッド金属より硬い金属膜と、単層あるいは積層構造の第３のバリアメタル膜の少なくとも３層以上の金属で形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 半導体基板上に第１の配線層を形成し、その上に第１のキャップ膜、第１の層間絶縁膜を順に堆積した後、パッド領域を開口する工程と、
    前記パッド領域開口後の半導体基板上の全面に第１のバリアメタル膜、第１のパッド金属膜を順に堆積する工程と、
    前記第１のパッド金属膜上に、第２のバリアメタル膜、硬い金属膜、第３のバリアメタルおよび第２のパッド金属膜を順に堆積する工程と、
    前記第２のパッド金属膜、第３のバリアメタル、硬い金属膜、第２のバリアメタル膜、第１のパッド金属膜および第１のバリアメタル膜のうちで前記パッド領域以外の部分を除去する工程と、
    この後、半導体基板上の全面にパッシベーション膜を堆積し、前記パッド領域のパッシベーション膜を除去してパッド開口を行う工程と、
    ウェハテスト後に前記パッド開口の底面部の前記第２のパッド金属膜、第３のバリアメタル、硬い金属膜および第２のバリアメタル膜を除去して前記第１のパッド金属膜の上面を露出させる工程とを具備することを特徴とする半導体装置の製造方法。
  4. 前記配線層は、ダマシンプロセスで形成されたＣｕ配線であり、前記第１のパッド金属膜および第２のパッド金属膜は、それぞれアルミニウム膜あるいはアルミニウム合金膜であることを特徴とする請求項１乃至３のいずれか１項に半導体装置の製造方法。
  5. 半導体基板上に形成された配線層の上に順に堆積され、パッド領域に対応して開口されたキャップ膜および層間絶縁膜と、
    前記パッド領域の開口部の内面および開口周縁部に堆積された第１のバリアメタル膜と、
    前記第１のバリアメタル膜上に堆積された第１のパッド金属膜と、
    前記パッド領域の開口周縁部において前記第１のパッド金属膜上に第１のパッド金属膜より硬い金属膜をバリアメタル膜でサンドイッチ状に挟んだ構造のリング状の中間金属層を介して堆積されたリング状の第２のパッド金属膜と、
    前記層間絶縁膜上で前記第１のバリアメタル膜、第１のパッド金属膜、中間金属層および第２のパッド金属膜を囲んで堆積されたパッシベーション膜とを具備することを特徴とする半導体装置。
  6. 前記中間金属層は、単層あるいは積層構造の第２のバリアメタル膜と、前記第１のパッド金属より硬い金属膜と、単層あるいは積層構造の第３のバリアメタル膜の少なくとも３層以上の金属で形成されることを特徴とする請求項５記載の半導体装置。
  7. 半導体基板上に形成された配線層の上に順に堆積され、パッド領域に対応して開口されたキャップ膜および層間絶縁膜と、
    前記パッド領域の開口部の内面および開口周縁部に堆積された第１のバリアメタル膜と、
    前記第１のバリアメタル膜上に堆積された第１のパッド金属膜と、
    前記パッド領域の開口周縁部において前記第１のパッド金属膜上に順に堆積されたそれぞれリング状の第２のバリアメタル膜、第１のパッド金属膜より硬い金属膜、第３のバリアメタル膜および第２のパッド金属膜と、
    前記層間絶縁膜上で第１のバリアメタル膜、第１のパッド金属膜、第２のバリアメタル膜、第１のパッド金属膜より硬い金属膜、第３のバリアメタル膜および第２のパッド金属膜を囲んで堆積されたパッシベーション膜とを具備することを特徴とする半導体装置。
  8. 前記配線層は、ダマシンプロセスで形成されたＣｕ配線であり、前記第１のパッド金属膜および第２のパッド金属膜は、それぞれアルミニウム膜あるいはアルミニウム合金膜であることを特徴とする請求項５乃至７のいずれか１項に半導体装置。
JP2003085182A 2003-03-26 2003-03-26 半導体装置の製造方法および半導体装置 Pending JP2004296643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003085182A JP2004296643A (ja) 2003-03-26 2003-03-26 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003085182A JP2004296643A (ja) 2003-03-26 2003-03-26 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004296643A true JP2004296643A (ja) 2004-10-21

Family

ID=33400165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003085182A Pending JP2004296643A (ja) 2003-03-26 2003-03-26 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2004296643A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231724A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
CN102800651A (zh) * 2011-05-24 2012-11-28 索尼公司 半导体装置和半导体装置的制造方法
US9053973B2 (en) 2013-01-07 2015-06-09 Denso Corporation Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231724A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
US7829476B2 (en) 2008-03-25 2010-11-09 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device and semiconductor device
CN102800651A (zh) * 2011-05-24 2012-11-28 索尼公司 半导体装置和半导体装置的制造方法
JP2012244100A (ja) * 2011-05-24 2012-12-10 Sony Corp 半導体装置、及び、半導体装置の製造方法
US9018628B2 (en) 2011-05-24 2015-04-28 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US9252084B2 (en) 2011-05-24 2016-02-02 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
CN107256849A (zh) * 2011-05-24 2017-10-17 索尼公司 半导体装置和半导体装置的制造方法
CN108735697A (zh) * 2011-05-24 2018-11-02 索尼公司 半导体装置和半导体装置的制造方法
CN107256849B (zh) * 2011-05-24 2019-11-15 索尼公司 半导体装置和半导体装置的制造方法
US9053973B2 (en) 2013-01-07 2015-06-09 Denso Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6392300B1 (en) Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire
US7115985B2 (en) Reinforced bond pad for a semiconductor device
JP5205066B2 (ja) 半導体装置およびその製造方法
JP3848080B2 (ja) 半導体装置の製造方法
US6560862B1 (en) Modified pad for copper/low-k
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP2001168093A (ja) 半導体装置
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
US8309373B2 (en) Method of manufacturing semiconductor device
US6579734B2 (en) Wire bonding method
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US9941236B2 (en) Semiconductor device having wire bonding connection and method for manufacturing the same
JP4675146B2 (ja) 半導体装置
JP2004296643A (ja) 半導体装置の製造方法および半導体装置
US20080093596A1 (en) Semiconductor Device and Method of Fabricating the Same
JP2003100744A (ja) 半導体装置及びその製造方法
JP3395747B2 (ja) 半導体集積回路の製造方法
JP2005223123A (ja) 半導体装置およびその製造方法
TWI834048B (zh) 半導體結構及其製造方法
JP2008066440A (ja) 半導体装置およびその製造方法
JPH08162456A (ja) バンプの製造方法
KR100277851B1 (ko) 반도체 소자의 패드 및 그의 형성방법
JP3856426B2 (ja) 半導体装置及びその製造方法
JP2003068737A (ja) 半導体装置及びその製造方法