CN108735697A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN108735697A
CN108735697A CN201810523854.6A CN201810523854A CN108735697A CN 108735697 A CN108735697 A CN 108735697A CN 201810523854 A CN201810523854 A CN 201810523854A CN 108735697 A CN108735697 A CN 108735697A
Authority
CN
China
Prior art keywords
film
semiconductor device
protective film
conductive protective
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810523854.6A
Other languages
English (en)
Inventor
长田昌也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108735697A publication Critical patent/CN108735697A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供一种半导体装置，包括：基底材料部分，包括半导体基板和形成在该半导体基板的一个面上的绝缘膜，而且沿着半导体基板的厚度方向于该基底材料部分形成竖直孔；竖直孔配线部分，包括形成在该基底材料部分的形成该竖直孔的侧壁上的竖直孔电极；金属膜，形成在该绝缘膜内，并且电连接到竖直孔配线部分；以及导电保护膜，形成为与该绝缘膜内的该金属膜接触，并且形成在包括探针测试期间的探针接触区域的区域中，该探针测试于制造过程中在该金属膜的膜表面上进行。

Description

半导体装置和半导体装置的制造方法
本申请是申请人“索尼公司”于2012年5月17日提交国家知识产权局的申请号为201210153640.7、名称为“半导体装置和半导体装置的制造方法”的中国专利申请的分案申请。
技术领域
本发明涉及半导体装置和半导体装置的制造方法，更具体地，涉及在半导体装置制造过程中进行半导体构件的电性能评估的半导体装置以及这样的半导体装置的制造方法。
背景技术
在现有技术中，为了小型化和改善半导体装置的功能，半导体装置通过层叠多个半导体构件(配线基板)而构造。在这样的半导体装置中，竖直孔状配线部分(在下文，也称为TSV(直通硅通道))沿着硅基板的厚度方向延伸，且形成在每个半导体构件的硅基板上，以便获得每个半导体构件之间的电连接。具体而言，首先，形成沿着硅基板的厚度方向延伸的竖直孔，接下来，由诸如Cu的金属材料组成的电极膜形成在硅基板的其中形成竖直孔的壁部表面上。
对于如上所述的包括TSV的半导体装置，通常，在形成TSV前，在制造的中间执行半导体构件的电性能评估(在下文，也称为探针测试)。在探针测试中，半导体构件的电性能评估通常通过暴露配线的一部分(焊垫部分)且使得探针与焊垫部分接触而进行。
因此，在执行探针测试时，探针的轨迹(在下文称为探针痕迹)保留在配线的焊垫部分上。在此情况下，在探针测试后使用在TSV的形成工艺中的诸如电镀液的化学品(例如，一种电镀液)，会从探针痕迹渗入构件中，并且损坏焊垫部分。此外，因为提供用于暴露焊垫部分的开口部分，所以焊垫部分不能获得足够的强度，并且可能具有TSV的形成工艺期间焊垫部分变形或剥离的情况。就是说，由于探针测试，半导体装置的产量和可靠性等会降低。
因此，在现有技术中，已经提出了用于降低上述探针测试影响的各种技术(例如，参见日本未审查专利申请公开No.2007-288150)。日本未审查专利申请公开No.2007-288150中提出的配线基板的示意性截面图如图23A和23B所示。这里，图23A所示的示例是配线基板的第一构造示例，图23B所示的示例是配线基板的第二构造示例。
在图23A所示的第一构造示例中，配线基板400包括基底材料401和基底基板410，基底基板410包括形成在基底材料401的一个面上的第一绝缘部402。此外，延伸在厚度方向上的通孔403形成在基底基板410内。此外，配线基板包括第一导电层411和第二导电层412，第一导电层411形成在第一绝缘部402内以阻挡通孔403的一个开口部分，第二导电层412形成在第一绝缘部402的表面上。此外，配线基板400包括连接第一导电层411和第二导电层412的岛状图案中间层413。
此外，配线基板400包括形成在第二导电层412上的第二绝缘部414。此外，开口部分414a是探针的接触区域，形成在第二绝缘部414的定位在通孔403正上方的区域中。如上所述，对于第一构造示例，作为探针的接触区域的第二绝缘部414的开口部分414a的导电部分具有多层结构，这样，减小了上述的探针痕迹的影响。
另一方面，在图23B所示的第二构造示例中，配线基板420包括基底材料421和基底基板430，基底基板430包括形成在基底材料421的一个面上的第一绝缘部422。此外，厚度方向上延伸的通孔423形成在基底基板430的内部。此外，配线基板420包括导电部分431和第二绝缘部432，导电部分431形成在第一绝缘部422上以便阻挡通孔423的一个开口部分，第二绝缘部432形成在导电部分431的表面上。
此外，在第二构造示例中，开口部分432a形成在第二绝缘部432与配线基板420的平面内的通孔423的开口区域不重叠的区域中。就是说，在第二构造示例中，通过将导电部分431的作为配线基板420面内的探针的接触区域的区域设置在不与通孔423的开口区域重叠的区域中，减小了上述的探针测试的影响。
发明内容
如上所述，在现有技术中，对于包括TSV的半导体装置，为了减小在制造过程中执行的探针测试对产品的影响，已经提出了各种技术。然而，对于这样的包括TSV的半导体装置，需要开发通过进一步减小上述探针测试对产品的影响而进一步改善半导体装置的产量和可靠性等的技术。
希望提供一种半导体装置以及制造该半导体装置的方法，通过进一步减小上述探针测试对产品的影响而可以进一步改善该半导体装置的产量和可靠性等。
根据本发明实施例的半导体装置具有包括基底材料部分、竖直孔配线部分、金属膜和导电保护膜的构造，并且该构造的每个部分如下。基底材料部分包括半导体基板和在半导体基板的一个面上形成的绝缘膜，并且竖直孔沿着半导体基板的厚度方向形成在内部。竖直孔配线部分包括竖直孔电极，其形成在基板部分的形成竖直孔的侧壁上。金属膜形成在绝缘膜内，并且电连接到竖直孔配线。导电保护膜形成为与绝缘膜内的金属膜接触，并且形成在包括在于所述金属膜的膜面上进行制造过程中所进行的探针测试期间探针的接触区域的区域中。
此外，根据本发明另一个实施例的制造半导体装置的方法通过下面的程序执行。首先，金属膜形成在基底材料部分的绝缘膜内，该基底材料部分包括半导体基板和形成在半导体基板的一个面上的绝缘膜。接下来，导电保护膜形成为与预定区域中的金属膜接触，该预定区域在绝缘膜内且在金属膜的膜面内。此外，探针测试通过使得探针与金属膜和导电保护膜的暴露在绝缘膜的在半导体基板侧的相反侧的表面上的一个接触而实现。在探针测试后，竖直孔沿着半导体基板的厚度方向形成于基底材料部分。
如上所述，对于本发明实施例的半导体装置和制造半导体装置的方法，导电保护膜形成为在探针测试期间在包括探针接触区域的预定区域中与金属膜接触。因此，根据本发明的实施例，能够进一步减小上述探针测试对产品的影响，并且能够进一步改善半导体装置的产量和可靠性等。
附图说明
图1是根据本发明第一实施例的半导体装置的示意性截面图；
图2是用于示出根据第一实施例的半导体制造工艺的示意图；
图3是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图4是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图5是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图6是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图7是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图8是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图9是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图10是用于示出根据第一实施例的半导体制造工艺的另一个示意图；
图11是根据本发明第二实施例的半导体装置的示意性截面图；
图12是用于示出根据第二实施例的半导体制造工艺的示意图；
图13是用于示出根据第二实施例的半导体制造工艺的另一个示意图；
图14是用于示出根据第二实施例的半导体制造工艺的另一个示意图；
图15是用于示出根据第二实施例的半导体制造工艺的另一个示意图；
图16是修改1(修改1-1)的半导体装置的示意性截面图；
图17是修改1(修改1-2)的半导体装置的示意性截面图；
图18是用于示出修改2的半导体装置制造工艺的示意图；
图19是用于示出修改2的半导体装置制造工艺的另一个示意图；
图20是修改3的半导体装置的示意性截面图；
图21A和21B是修改4的半导体装置的示意图；
图22是应用根据本发明实施例的半导体装置的照相机的示意图；以及
图23A和23B是包括TSV的现有技术的配线基板的示意性截面图。
具体实施方式
按照下面的顺序，参考附图描述根据本发明实施例的半导体装置和制造该半导体装置的方法的示例。然而，本发明的实施例不限于下面的示例。
1.第一实施例
2.第二实施例
3.各种修改和应用
<1.第一实施例>
[半导体装置的总体构造]
图1示出了根据第一实施例的半导体装置的示意性截面图。这里，根据本实施例，固态成像元件(图像传感器)将描述为示例。此外，为了简化描述，图1中仅示出了传感器单元和TSV附近的构造。
半导体装置100包括装置主体部分1、玻璃基板2、玻璃密封材料3、电镀膜4、焊接掩模(solder mask)5和焊球6。装置主体部分1的构造将稍后具体描述。
玻璃基板2隔着玻璃密封材料3提供在装置主体部分1的一个面(图1的示例中的上面)上。这里，玻璃密封材料3是用于将装置主体部分1和玻璃基板2贴合在一起的密封构件。
电镀膜4提供在装置主体部分1的另一个面(图1的示例中的下面)上的部分上。具体而言，电镀膜4提供为覆盖金属籽晶层14，金属籽晶层14构成装置主体部分1的稍后描述的TSV 30(竖直配线部分)。这里，电镀膜4还用作通过蚀刻而图案化构成TSV 30的金属籽晶层14时的掩模。
焊接掩模5提供为覆盖装置主体部分1的下面和电镀膜4。此外，用于暴露电镀膜4的开口部分5a提供于焊接掩模5，并且焊球6提供在开口部分5a上。这样，焊球6经由电镀膜4电连接到TSV 30。这里，焊球6是用于输出通过TSV 30输出到外部配线的信号的连接端。此外，焊接掩模5用作掩模，以在通过焊接将外部配线连接到焊球6时防止焊料连接到不必要的部分。
[装置主体部分的构造]
装置主体部分1包括Si基底材料部分10(基底材料部分)、金属焊垫11(金属膜)、导电保护膜12、绝缘层13和金属籽晶层14(竖直孔电极)。此外，装置主体部分1包括多个光敏二极管15和多个芯片上微透镜16，多个光敏二极管15将从外面接收的光转换成电荷信号，多个芯片上微透镜16分别提供在多个光敏二极管15正上方，并且分别将光聚集在对应的光敏二极管15上。
Si基底材料部分10包括Si层10a(半导体基板)和氧化层10b(绝缘膜)，Si层10a(半导体基板)例如由硅基板等构造，氧化层10b(绝缘膜)形成在Si层10a的一个表面(图1的示例中的上面)上。这里，氧化层10b由SiO2膜构造，并且暴露金属焊垫11的开口部分10c提供在氧化层10b上。此外，沿着厚度方向延伸的竖直孔10d形成在Si基底材料部分10内。这里，竖直孔10d形成为从Si层10a的另一个表面(图1的示例中的下面)延伸到金属焊垫11的下面。
此外，在本实施例中，多个芯片上微透镜16通过布置在Si基底材料部分10的氧化层10b的表面上而提供，对应于多个芯片上微透镜16的多个光敏二极管15分别形成在氧化层10b之内。这样，检测来自目标的光的传感器单元20被构造。这里，尽管图1中没有示出，但是传感器单元20还包括例如滤色器、各种晶体管或浮置扩散(floating diffusion)等。
金属焊垫11提供在氧化层10b内。这时，金属焊垫11提供为阻挡Si基底材料部分10的竖直孔10d在玻璃基板2侧的开口。这里，金属焊垫11能够由诸如Al、Cu、W、Ni或Ta的导电材料形成。此外，金属焊垫11的厚度能设定为大约等于或小于1μm。
金属焊垫11用作输出电极、输入电极或接地电极等的配线，输出电极用于将从传感器单元20输出的信号输出到外面，输入电极用于给传感器单元20施加电压。更具体地，金属焊垫11用作例如连接到选择晶体管(未示出)信号线的端部(BEOL(Back End Of theLine)：线的后端)，该选择晶体管构造传感器单元20内提供的像素(未示出)。
导电保护膜12形成在氧化层10b的开口部分10c上暴露的金属焊垫11(第一区域)上。这里，在本实施例中，在半导体装置100的制造过程中执行探针测试时，导电保护膜12提供在与探针接触的区域中。就是说，在本实施例中，导电保护膜12用作探针焊垫。因此，在本实施例中，导电保护膜12由厚金属膜构造，以便在探针测试期间保护金属焊垫11。这里，尽管导电保护膜12的厚度考虑诸如探针接触压力的条件而适当设定，但是优选厚度为尽可能厚。例如，导电保护膜12的厚度可设定在几μm至几十μm的范围内。
此外，任意的材料可用作导电保护膜12的形成材料，只要该形成材料是能形成厚金属膜的导电材料。例如，导电保护膜12可由诸如Ni、Cu、Au或Ag的金属材料形成。这里，尽管在本实施例中描述了导电保护膜12由一层金属膜构造的示例，但是本发明的实施例不限于此，而是导电保护膜12的构造可为其中层叠多层金属膜的多层结构。
此外，在本实施例中，绝缘层13(SiO2层)和金属籽晶层14以这样的顺序层叠在形成Si基底材料部分10的竖直孔10d的Si基底材料部分10的侧壁上。这里，此时，绝缘层13和金属籽晶层14形成为使金属籽晶层14和金属焊垫11的下面直接接触。在该实施例中，以这样的方式构造TSV 30：在形成Si基底材料部分10的竖直孔10d的Si基底材料部分10的侧壁上提供绝缘层13和金属籽晶层14。
TSV 30经由金属籽晶层14、电镀膜4和焊球6将从传感器单元20经由金属焊垫11输出的信号输出到外部配线。就是说，在本实施例的半导体装置100中，由传感器单元20检测的信号从装置主体部分1的焊接掩模5侧得到。
[制造半导体装置的技术]
接下来，将参考图2至10描述形成本实施例的半导体装置100的技术示例。这里，图2至10是每个工艺中形成的半导体构件的示意性截面图。此外，这里，为了简化描述，将描述装置主体部分1在TSV 30附近的结构的形成工艺。其它的结构部分可以例如类似于现有技术的固态成像元件的形成技术而形成。
首先，在本实施例中，如图2所示，金属焊垫11形成在Si基底材料部分10的氧化层10b内。这里，金属焊垫11可例如类似于现有技术的固态成像元件的金属焊垫的形成工艺形成。
例如，首先，氧化膜(SiO2膜)采用诸如等离子体CVD(化学气相沉积)法的技术形成在Si层10a上。接下来，由金属焊垫11的形成材料组成的金属膜采用诸如溅射法的技术形成在氧化膜上。金属焊垫11然后通过图案化金属膜而形成。这里，此时，通过考虑氧化层10b的形成在金属焊垫11上的稍后描述的开口部分10c的工艺余量，特征上重要的具有略大尺寸的金属焊垫11被形成。此外，氧化膜采用诸如等离子体CVD方法的技术形成在金属焊垫11上。在本实施例中，金属焊垫11可以这样的方式形成在氧化层10b内。
接下来，氧化层10b在金属焊垫11上的区域的一部分，具体而言，导电保护膜12的形成区域(包括探针接触区域的区域)通过蚀刻被去除。这样，如图3所示，开口部分10c形成在氧化层10b的导电保护膜12的形成区域上，金属焊垫11暴露到开口部分10c。这里，在本实施例中，如上所述，特征上重要的具有略大尺寸的金属焊垫11考虑到开口部分10c的工艺余量而形成。因此，开口部分10c的开口面积变得小于金属焊垫11的面积，并且金属焊垫11的外圆周端部附近的区域变为由氧化层10b覆盖的状态。
接下来，如图4所示，导电保护膜12采用诸如非电解电镀方法、丝网印刷方法、喷涂方法或柱凸起形成方法(stud bump forming method)的技术形成在暴露到氧化层10b的开口部分10c的金属焊垫11上。这里，此时，在本实施例中，导电保护膜12形成为使得导电保护膜12的表面和氧化层10b的表面在一个面内。
更具体而言，在丝网印刷法用作导电保护膜12的形成技术的情况下，例如，首先，其上布置有用于填充导电膏的孔的丝网(screen)设置在开口部分10c上。接下来，导电膏设在丝网上。接下来，导电膏采用橡胶扫帚(squeegee)铺开在丝网上。这样，导电保护膜12由经由丝网中的孔填充在开口部分10c中的导电膏形成。
此外，在喷涂方法用作导电保护膜12的形成技术的情况下，例如，导电膏从喷嘴以很小的速率排出在开口部分10c上。这样，导电保护膜12由填充在开口部分10c中的导电膏形成。
接下来，探针测试执行在其上形成有导电保护膜12的半导体构件上。具体而言，如图5所示，半导体构件的电性能通过使得探针50与导电保护膜12接触而评价。这里，此时，尽管探针痕迹产生在导电保护膜12上，但是因为形成在其下部的金属焊垫11被导电保护膜12保护，所以金属焊垫11没有被损坏。
一旦上述的探针测试结束，如图6所示，玻璃密封材料3形成在Si基底材料部分10的氧化层10b和导电保护膜12上。这里，尽管图6中未示出，但是玻璃密封材料3还在这样的工艺期间形成在传感器单元20上。
接下来，如图7所示，玻璃基板2设置在玻璃密封材料3上，并且玻璃基板2和Si基底材料部分10通过玻璃密封材料3贴合在一起。这里，尽管图7中未示出，但是在本实施例中，在这样的工艺期间，Si基底材料部分10的厚度由于后面研磨(BGR)Si层10a的氧化层10b侧的相反侧的表面(图7中的下面)而变薄。
接下来，如图8所示，竖直孔10d通过干蚀刻法蚀刻Si层10a的下面的预定区域而形成在金属焊垫11的下部(Si层10a侧)上。这时，金属焊垫11的下面的一部分通过形成从Si层10a的下面延伸到金属焊垫11的下面的竖直孔10d暴露到竖直孔10d的开口部分。这里，因为氧化层10b的蚀刻速率与金属焊垫11的蚀刻速率的比(选择比)很高，所以蚀刻工艺易于停止在金属焊垫11的下面上。
接下来，如图9所示，绝缘层13(SiO2层)通过诸如等离子体CVD方法的技术形成在Si层10a的下面上、在Si基底材料部分10的形成竖直孔10d的侧壁上以及在金属焊垫11暴露到竖直孔10d的下面上。
接下来，通过去除绝缘层13的形成在金属焊垫11的下面上的部分，金属焊垫11的一部分暴露到竖直孔10d。其后，如图10所示，金属籽晶层14通过诸如溅射法的技术形成在绝缘层13和暴露的金属焊垫11的下面上。这样，金属焊垫11和金属籽晶层14被电连接。
其后，电镀膜4、焊接掩模5和焊球6以类似于形成现有技术的固态成像元件的方法形成。在本实施例中，半导体装置100以这样的方式形成。
如上所述，采用本实施例的半导体装置100的制造技术，厚导电保护膜12提供在金属焊垫11上，并且导电保护膜12用作探针焊垫。因此，根据本实施例，由探针测试期间产生的探针痕迹引起的金属焊垫11的损坏可被减小。就是说，由于TSV 30的形成工艺中使用的化学品(例如，电镀液等)渗入探针痕迹引起的金属焊垫11的损坏可得到防止。
此外，在本实施例中，下面的优点在日本未审查专利申请公开No.2007-288150中提出的技术中获得，例如，其描述在图23A和23B中。
因为对于图23A和23B中描述的现有技术的配线基板，绝缘膜(氧化膜)提供在探针要接触的第二导电层412上或导电部分431的下部上，所以存在在探针测试期间因为探针接触而导致绝缘膜损坏的可能性。这样，在损坏发生在绝缘膜上的情况下，还降低了产品的产量和可靠性等。另一方面，因为对于本实施例的半导体装置100，导电保护膜12直接提供在金属焊垫11上，所以当探针50与导电保护膜12接触时，不导致在Si基底材料部分10的氧化层10b上的损坏。
此外，对于日本未审查专利申请公开No.2007-288150(参见图23A)中提出的第一构造示例，具有岛状图案的中间层413提供为在第一导电层411的与探针接触的区域中与第一导电层411接触。另一方面，采用本实施例的半导体装置100，导电保护膜12提供为在包括探针接触区域的整个区域上与金属焊垫11接触。
就是说，本实施例具有这样的构造，其中金属焊垫11由导电保护膜12装衬在包括探针接触区域的区域中，并且金属焊垫11和导电保护膜12之间的接触面积变得大于日本未审查专利申请公开No.2007-288150的第一构造示例。因此，在本实施例中，金属焊垫11的强度与上述的日本未审查专利申请公开No.2007-288150的第一构造示例相比可得到增加。在此情况下，金属焊垫11的变形或剥离可在形成导电保护膜12后的各种工艺(包括TSV30的形成工艺)中得到抑制。
由上可见，在本实施例中，能够进一步降低探针测试的影响，并且半导体装置100的产量和可靠性等可进一步改进。
<2.第二实施例>
尽管其中厚导电保护膜12(金属膜)形成在金属焊垫11(金属配线)上的示例在上述的第一实施例中进行了描述，但是本发明的实施例不限于此。例如，金属配线可由多层金属层组成的多层膜构造，并且对多层膜的一个表面侧定位为最远的金属层可用作导电保护膜。在第二实施例中，将描述这样的示例。
[半导体装置的构造]
根据第二实施例的半导体装置的示意性截面图如图11所示。这里，在本实施例中，与上面描述的第一实施例类似，描述将采用固态成像元件(图像传感器)作为半导体装置的示例而给出。此外，为了简化描述，图11中仅示出了TSV附近的本实施例的半导体装置的构造。此外，相同的附图标记给予与图1所示的第一实施例的半导体装置100类似的图11所示的本实施例的半导体装置200的构造。
本实施例的半导体装置200示出了装置主体部分201、玻璃基板2和玻璃密封材料3。这里，尽管图11中未示出，但是与上面描述的第一实施例类似，半导体装置200包括电镀膜、焊接掩模和焊球。此外，本实施例的半导体装置200的玻璃基板2和玻璃密封材料3与上述的第一实施例具有相同的构造。就是说，在本实施例中，因为装置主体部分201之外的构造与上面所述的第一实施例的对应构造相同，所以，这里，仅描述装置主体部分201的构造。
[装置主体部分的总体构造]
装置主体部分201包括Si基底材料部分10(基底材料部分)、金属焊垫11(金属膜)、导电保护膜202、绝缘层13和金属籽晶层14(竖直孔电极)。此外，尽管图11中未示出，但是与第一实施例类似，装置主体部分201包括传感器单元，该传感器单元包括光敏二极管和芯片上微透镜。
对于本实施例的半导体装置200，如图11所示，金属焊垫11形成在TSV30(竖直孔配线部分)的上部(玻璃基板2侧)，此外，薄导电保护膜202层叠在金属焊垫11上。就是说，在该实施例中，金属配线具有金属焊垫11和导电保护膜202的两层结构。
此外，在本实施例中，开口部分203提供在Si基底材料部分10的氧化层10b(绝缘膜)上，并且导电保护膜202暴露到开口部分203。在本实施例中，探针测试通过使探针与暴露到开口部分203的导电保护膜202接触而实现。
这里，因为导电保护膜202在金属焊垫11的形成工艺后形成，所以导电保护膜202由形成金属焊垫11的相同技术(例如，溅射方法)形成。因此，与第一实施例一样，难以形成很厚(大约等于或大于几十μm)的导电保护膜202。因此，在该实施例中，导电保护膜202由相对高硬度的导电材料形成，从而当探针与导电保护膜202接触时在金属焊垫11上不导致损坏。例如，导电保护膜202可由诸如W、Ti或Ta的材料形成。
此外，尽管其中导电保护膜202构造为单层的示例描述在图11所示的示例中，但是本发明的实施例不限于此。例如，导电保护膜202可具有多层结构。更具体而言，导电保护膜202可由TiN膜和Ti膜以及TaN膜和Ta膜等的层叠膜构造。
在本实施例中，除了上述多层结构的金属配线外的构造与上述第一实施例的对应构造类似。
[制造半导体装置的技术]
接下来，将参考图12至15描述形成本实施例的半导体装置200的技术示例。这里，因为对于形成本实施例的半导体装置200的技术，至探针测试的工艺与上述第一实施例的半导体装置100相同，至探针测试的每个工艺中形成的半导体构件的截面图如图12至15所示。此外，这里，为了简化描述，将描述TSV 30附近的装置主体部分201的构造的形成工艺。其它构造部分例如可以与现有技术的固态成像元件的形成技术类似地形成。
在本实施例中，首先，氧化膜204采用诸如等离子体CVD方法的技术形成在Si层10a上。接下来，如图12所示，金属焊垫11和导电保护膜202以这样的顺序形成在氧化膜204上。
这里，尽管金属焊垫11和导电保护膜202的形成技术是任意的，但是，例如，金属焊垫11和导电保护膜202可依照如下形成。首先，由金属焊垫11的形成材料组成的第一金属膜和由导电保护膜202的形成材料组成的第二金属膜采用诸如溅射法的技术形成在氧化膜204上。接下来，金属焊垫11和导电保护膜202通过图案化由第一金属膜和第二膜组成的层叠膜而形成。
然而，考虑到导电保护膜202上形成的稍后描述的开口部分203的工艺余量，特征上重要的具有略大尺寸的金属焊垫11和导电保护膜202在金属焊垫11和导电保护膜202的形成工艺中形成。
接下来，如图13所示，Si基底材料部分10的氧化层10b通过采用诸如等离子体CVD方法的技术在导电保护膜202上形成氧化膜而形成。
接下来，氧化层10b在导电保护膜202上的一部分区域，具体而言，包括探针接触区域的区域通过蚀刻而去除。这样，如图14所示，开口部分203形成在氧化层10b的包括探针接触区域的区域上，并且导电保护膜202暴露到开口部分203。这里，在本实施例中，如上所述，考虑到开口部分203的工艺余量，形成特征上重要的具有略大尺寸的导电保护膜202。因此，开口部分203的开口面积变为小于导电保护膜202的面积，并且导电保护膜202在外圆周端部附近的区域变为由氧化层10b覆盖的状态。
接下来，在由上述工艺形成的半导体构件上执行探针测试。具体而言，如图15所示，半导体构件的电性能通过使探针50经由导电保护膜202与金属焊垫11进行接触而评估。这里，此时，因为金属焊垫11由具有高硬度的导电保护膜202保护，所以可减小对金属焊垫11的损坏。
在已经结束上述探针测试后，半导体装置200形成为类似于上述的第一实施例(图6至10中描述的形成工艺)。
如上所述，本实施例的半导体装置200具有这样的构造：其中金属焊垫11在探针测试期间由具有高硬度的导电保护膜202保护，并且金属焊垫11在包括探针接触区域的区域中由导电保护膜202装衬。因此，本实施例可获得与上述的第一实施例相同的效果。
此外，在本实施例中，因为可以通过与金属焊垫11相同的工艺形成导电保护膜202，所以半导体装置200可更容易地形成。这里，在本实施例中，如上所述，因为难以使导电保护膜202的膜厚度很厚，所以上述第一实施例的构造具有超越本实施例的优点，导电保护膜很厚是重要的。
<3.各种修改和应用>
接下来，将描第一和第二实施例的半导体装置的各种修改和应用。
[修改1]
尽管第一和第二实施例中已经示出了其中导电保护膜形成在金属焊垫11(金属配线)于探针接触侧的表面上的示例，但是本发明的实施例不限于此，而是导电保护膜可形成在金属焊垫11于探针接触侧的相反侧的表面上。修改1描述了这样的构造示例。
修改1的半导体装置的示意图如图16和17所示。图16是在修改1的构造应用于第一实施例的半导体装置100的情况下半导体装置110(修改1-1)的示意性截面图。此外，图17是在修改1的构造应用于第二实施例的半导体装置200的情况下半导体装置210(修改1-2)的示意性截面图。
这里，为了简化描述，图16和17中仅示出了TSV 30附近的半导体装置的构造。此外，对于图16所示的修改1-1的半导体装置110，相同的附图标记指代与图1所示的第一实施例的半导体装置100类似的构造。此外，对于图17所示的修改1-2的半导体装置210，相同的附图标记指代与图11所示的第二实施例的半导体装置200类似的构造。
由图16和1之间的比较清楚可见，修改1-1的半导体装置110具有这样的构造，其中金属焊垫11和导电保护膜12的设置与第一实施例的半导体装置100相反。此外，对于修改1-1的半导体装置110，开口部分111提供在氧化层10b于金属焊垫11上包括探针接触区域的区域上。根据修改1-1的半导体装置110，上述构造之外的构造与第一实施例的半导体装置100的对应构造相同。
此外，由图17和11之间的比较清楚可见，修改1-2的半导体装置210具有这样的构造，其中金属焊垫11和导电保护膜202的设置与第二实施例的半导体装置200相反。此外，修改1-2的半导体装置210的其它构造与第二实施例的半导体装置200的对应构造相同。
对于这样示例的半导体装置，因为探针在探针测试期间与金属焊垫11直接接触，所以导致对金属焊垫11的损坏。然而，因为导电保护膜提供为与这样示例中的金属焊垫11的下部接触，所以保持了金属配线的导电性，并且损坏对金属焊垫11的影响可降低。此外，因为导电保护膜提供为与这样示例中的金属焊垫11的下部接触，所以，当探针与金属焊垫11接触时，不导致对Si基底材料部分10的氧化层10b的损坏。此外，因为这样的示例也是其中金属焊垫11由导电保护膜装衬的构造，所以金属焊垫11的强度可提高。就是说，甚至对于这样的示例，也可获得与上述第一和第二实施例相同的效果。
[修改2]
尽管对于上述第一实施例，已经描述了其中探针测试(图5的工艺)在于金属焊垫11上形成导电保护膜12(图4的工艺)后执行，但是本发明的实施例不限于此。例如，探针测试可在于金属焊垫11上形成导电保护膜12前执行。将参考图18和19描述这样的半导体装置(修改2)的形成技术的示例。这里，图18和19是分别示出在探针测试期间以及导电保护膜形成期间的工艺状态的示意图。
在这样的示例中，首先，与第一实施例类似，金属焊垫11通过在金属焊垫11上形成氧化层10b的开口部分10c而暴露(图2和3的工艺)。接下来，如图18所示，通过使得探针50与暴露到开口10c的金属焊垫11接触，而执行探针测试。
接下来，在探针测试后，如图19所示，导电保护膜12采用诸如非电解的电镀方法、丝网印刷方法、喷涂方法或柱凸起形成方法的技术形成在暴露到氧化层10b的开口部分10c的金属焊垫11上。其后，半导体形成为类似于上述的第一实施例(图6至10的工艺)。
对于这样的示例，因为探针测试通过使探针直接与金属焊垫11接触而执行，所以导致对金属焊垫11的损坏(探针痕迹)。然而，在这样的示例中，导电保护膜12提供为与金属焊垫11接触，以在探针测试后覆盖金属焊垫11(探针痕迹)。就是说，金属焊垫11的其上保留探针痕迹的表面由导电保护膜12保护。在此情况下，保持了金属配线的导电性，可防止在TSV 30的形成工艺中使用的化学品(例如，电镀液等)渗入探针痕迹，并且可降低损坏对金属焊垫11的影响。
此外，因为这样的示例还具有其中金属焊垫11由导电保护膜12装衬的构造，所以金属焊垫11的强度可得到提高。就是说，与上述的第一实施例类似，甚至在这样的情况下，也可降低探针测试的影响，并且还可改善半导体装置的产量和可靠性等。
[修改3]
在上述第一实施例中，已经描述了其中导电保护膜12(包括探针接触区域的区域)提供在TSV 30的上部上的示例，也就是，其中导电保护膜12设置在与竖直孔10d的开口部分相对的位置的示例。然而，本发明的实施例不限于此。为了防止TSV 30的形成区域和导电保护膜12的形成区域重叠，两个区域可设在半导体装置的Si基底材料部分10的平面内。其一个构造示例将描述在修改3中。
修改3的半导体装置120的示意图如图20所示。图20是在修改3的构造应用于第一实施例的半导体装置100的情况下半导体装置120的示意性截面图，这里，为了简化描述，仅示出了TSV 30附近的半导体装置120的构造。此外，对于图20所示的修改3的半导体装置120，相同的附图标记指代与图1所示的第一实施例的半导体装置100相同的构造。
由图20和1之间的比较清楚可见，对于这样示例的半导体装置120，TSV 30的形成区域和导电保护膜12的形成区域设置为避免在Si基底材料部分10的面内重叠。此外，在这样的示例中，金属焊垫121在Si基底材料部分10的面内形成在从TSV 30的形成区域到导电保护膜12的形成区域的区域中。对于这样的示例的半导体装置120，上述构造之外的构造与第一实施例的半导体装置100的对应构造相同。
如上所述，这样的示例的构造是其中导电保护膜12形成为与探针接触区域中的金属焊垫121接触并且金属焊垫121由导电保护膜12装衬的构造。因此，甚至对于这样的示例的半导体装置120，也可获得与上述第一实施例相同的效果。
这里，尽管其中修改3的构造应用于第一实施例的半导体装置100的示例描述在图20所示的示例中，但是本发明的实施例不限于此，而是，例如，修改3的构造可应用于第二实施例的半导体装置200。就是说，TSV 30的形成区域和导电保护膜202的形成区域可设置为在第二实施例的半导体装置200的Si基底材料部分10的面内不重叠。
然而，在这样的示例中，因为TSV 30的形成区域和导电保护膜的形成区域形成在Si基底材料部分10的面内的彼此不同的区域上，所以可存在半导体装置的芯片尺寸与第一和第二实施例的半导体装置相比变大的情况。因此，从小型化半导体装置的观点看，第一和第二实施例的半导体装置具有超越这样示例的半导体装置的优点。
[修改4]
尽管在上述的第二实施例中，由诸如W、Ti或Ta的材料组成的具有相对高硬度的导电保护膜202形成在金属焊垫11上，但由这样的材料形成的导电保护膜202上的应力很大。因此，如果金属焊垫11上的导电保护膜202的形成区域很大，则存在由于膜上的应力引起的导电保护膜202的膜剥离的可能性。因此，优选金属焊垫11上的导电保护膜202的形成区域尽可能小。这样的示例将在修改4中描述。
修改4的半导体装置的金属焊垫11和导电保护膜222的示意图如图21A和21B所示。这里，图21A是修改4的半导体装置的金属焊垫11和导电保护膜222的平面图，而图21B是图21A的XXIB-XXIB截面图。此外，相同的附图标记指代与图11所示的第二实施例的半导体装置200类似的、图21A和21B所示的修改4的半导体装置的构造。此外，这里，为了简化描述，导电保护膜222的形成工艺后的半导体构件的示意图示出在图21A和21B中。
对于这样示例的半导体装置，使导电保护膜222的形成区域小于图11所示的上述第二实施例的导电保护膜202的形成区域。例如，导电保护膜222的形成区域的尺寸设定到探针测试期间使用的探针焊垫的最小尺寸。这里，尽管图21A和21B中未示出，但是这样示例的半导体装置中的除导电保护膜222之外的构造与上述的第二实施例的对应构造相同。
如上所述，这样示例的构造也是这样的构造：其中导电保护膜222形成为在包括探针接触区域的区域中与金属焊垫11接触，并且金属焊垫11由导电保护膜222装衬。因此，这样示例的半导体装置也获得与上述第二实施例相同的效果。此外，对于这样的示例，因为可以使具有相对高硬度的导电保护膜222的形成区域较小，所以可以抑制上述导电保护膜222的膜剥离的发生。
[修改5]
尽管其中导电保护膜222的形成区域制作的很小以便抑制导电保护膜222的膜剥离的示例描述在上述的修改4中，但是抑制导电保护膜222的膜剥离发生的技术不限于这样的技术。
例如，导电保护膜222可由导电保护膜主体和粘合剂层构造，导电保护膜主体由诸如W、Ti或Ta的材料组成，粘合剂层提供在导电保护膜主体于金属焊垫11侧的表面上。在此情况下，因为粘合剂层形成在由诸如W、Ti或Ta的材料组成的导电保护膜主体和金属焊垫11之间，所以导电保护膜222的膜剥离的发生可得到抑制。
[修改6]
尽管在前述不同实施例中已经描述了其中TSV 30的竖直孔10d不穿透金属焊垫11的构造示例，但是本发明的实施例不限于此，而是竖直孔10d可穿透金属焊垫11。这样的构造例如可通过采用激光形成竖直孔10d实现。
[应用]
上述的各种实施例和修改的半导体装置可应用于各种电子设备。例如，上述的各种实施例和修改可应用于的电子设备，例如，诸如数字相机或摄像机的照相机系统、包括成像功能的移动电话或包括成像功能的其它设备。此外，各种实施例和修改中描述的本发明实施例的技术也可应用于MEMS(微机电系统)。
这里，将采用照相机作为应用各种实施例和修改的半导体装置的电子设备的示例(应用)给出描述。根据该应用的照相机的示意图如图22所示。这里，可捕获静态图像或运动图像的摄像机的构造示例如图22所示。
这样示例中的照相机300包括固态成像元件301、引导入射光到固态成像元件301的光接收传感器(未示出)的光学系统302、提供在固态成像元件301和光学系统302之间的快门装置303以及驱动固态成像元件301的驱动电路304。此外，照相机300包括信号处理电路305，其处理固态成像元件301的输出信号。
固态成像元件301由上述各种实施例和修改的任何半导体装置构造。每个其它部分的构造和功能如下。
光学系统(光学透镜)302在固态成像元件301的成像面(未示出)上成像来自物体的图像光(入射光)。这样，信号电荷在固态成像元件301内累积预定周期。这里，光学系统302可由包括多个光学透镜的光学透镜组构造。此外，快门装置303控制到固态成像元件301的入射光的光辐射周期和光阻挡周期。
驱动电路304给固态成像元件301和快门装置303提供驱动信号。此外，驱动电路304通过提供的驱动信号控制固态成像元件301到信号处理电路305的信号输出动作和快门装置303的开关动作。就是说，在这样的示例中，从固态成像元件301到信号处理电路305的信号转移动作由从驱动电路304提供的驱动信号(定时信号)实现。
信号处理电路305对从固态成像元件301传输的信号进行各种类型的信号处理。此外，已经执行各种类型的信号处理的信号(图像信号)存储在诸如存储器的存储介质(未示出)中，或者输出到监视器(未示出)。
这里，本发明的实施例还可采取下面的构造。
(1)
一种半导体装置，包括：
基底材料部分，包括半导体基板和绝缘膜，该绝缘膜形成在半导体基板的一个面上，并且竖直孔形成为在该基底材料部分沿着半导体基板的厚度方向；
竖直孔配线部分，包括竖直孔电极，该竖直孔电极形成在基底材料部分的形成竖直孔的侧壁上；
金属膜，形成在绝缘膜内，并且电连接到竖直孔配线部分；以及
导电保护膜，形成为与绝缘膜内的金属膜接触，并且形成在包括探针测试期间的探针接触区域的区域中，该探针测试于制造过程中在该金属膜的膜表面上进行。
(2)
根据(1)的半导体装置，
其中金属膜提供在导电保护膜的半导体基板侧。
(3)
根据(1)的半导体装置，
其中导电保护膜提供在金属膜的半导体基板侧。
(4)
根据(1)至(3)任何之一的半导体装置，
其中导电保护膜设置在与竖直孔的与开口部分相对的位置。
(5)
根据(1)至(4)任何之一的半导体装置，
其中开口面积小于包括其中形成导电保护膜的探针接触区域的区域的开口部分形成在绝缘膜在探针接触侧的表面上。
(6)
根据(1)至(5)任何之一的半导体装置，
其中导电保护膜是Au膜、Ni膜和Cu膜的任何一种。
(7)
根据(1)至(5)任何之一的半导体装置，
其中导电保护膜是W膜、Ti膜、TiN膜和Ti膜的层叠膜以及TaN膜和Ta膜的层叠膜的至少之一。
(8)
一种制造半导体装置的方法，包括：
形成半导体基板和在基底材料部分的绝缘膜内的金属膜，该基底材料部分包括半导体基板的一个面上形成的绝缘膜；
在绝缘膜内且在金属膜的膜表面内的预定区域内形成与该金属膜接触的导电保护膜；
通过使探针接触金属膜和导电保护膜中的暴露到绝缘膜的半导体基板侧的相反侧的表面上的一方而执行探针测试；以及
在探针测试后，沿着半导体基板的厚度方向于基底材料部分形成竖直孔。
本申请包含2011年5月24日提交日本专利局的日本优先权专利申请JP2011-115633中公开的相关主题事项，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (10)

1.一种半导体装置，包括：
基底材料部分，包括半导体基板和形成在所述半导体基板的一个面上的绝缘膜，而且沿着所述半导体基板的厚度方向、在所述基底材料部分中形成有孔；
孔配线部分，包括在所述基底材料部分的形成所述孔的侧壁上形成的孔电极；
金属膜，形成在所述绝缘膜内，并且电连接到所述孔配线部分；
导电保护膜，设置在与所述孔的开口部分相对的位置处，并且形成为与所述绝缘膜内的所述金属膜物理接触，
其中所述导电保护膜设置在所述金属膜的半导体基板侧；并且
其中所述金属膜在外圆周端部附近的区域被所述绝缘膜覆盖。
2.根据权利要求1所述的半导体装置，
其中所述绝缘膜的开口部分的开口区域小于所述金属膜的区域。
3.根据权利要求1所述的半导体装置，
其中所述导电保护膜设置在与所述孔的开口部分相对的位置处。
4.根据权利要求1所述的半导体装置，
其中所述导电保护膜包括Au膜、Ni膜和Cu膜中的任一种。
5.根据权利要求1所述的半导体装置，
其中所述导电保护膜包括以下中的至少一种：W膜；Ti膜；TiN膜和Ti膜的层叠膜；以及TaN膜和Ta膜的层叠膜。
6.一种半导体装置，包括：
基底材料部分，包括半导体基板和形成在所述半导体基板的一个面上的绝缘膜，而且沿着所述半导体基板的厚度方向、在所述基底材料部分中形成有孔；
孔配线部分，包括在所述基底材料部分的形成所述孔的侧壁上形成的孔电极；
金属膜，形成在所述绝缘膜内，并且电连接到所述孔配线部分；
导电保护膜，设置在与所述孔的开口部分相对的位置处，并且形成为与所述绝缘膜内的所述金属膜物理接触，
其中所述金属膜设置在所述所述导电保护膜的半导体基板侧；并且
其中所述导电保护膜在外圆周端部附近的区域被所述绝缘膜覆盖。
7.根据权利要求6所述的半导体装置，
其中所述绝缘膜的开口部分的开口区域小于所述导电保护膜的区域。
8.根据权利要求6所述的半导体装置，
其中所述导电保护膜设置在与所述孔的开口部分相对的位置处。
9.根据权利要求6所述的半导体装置，
其中所述导电保护膜包括Au膜、Ni膜和Cu膜中的任一种。
10.根据权利要求6所述的半导体装置，
其中所述导电保护膜包括以下中的至少一种：W膜；Ti膜；TiN膜和Ti膜的层叠膜；以及TaN膜和Ta膜的层叠膜。
CN201810523854.6A 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法 Pending CN108735697A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011115633A JP5754239B2 (ja) 2011-05-24 2011-05-24 半導体装置
JPJP2011-115633 2011-05-24
CN2012101536407A CN102800651A (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2012101536407A Division CN102800651A (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN108735697A true CN108735697A (zh) 2018-11-02

Family

ID=47199715

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2012101536407A Pending CN102800651A (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法
CN201710161464.4A Active CN107256849B (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法
CN201810523854.6A Pending CN108735697A (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2012101536407A Pending CN102800651A (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法
CN201710161464.4A Active CN107256849B (zh) 2011-05-24 2012-05-17 半导体装置和半导体装置的制造方法

Country Status (5)

Country Link
US (3) US9070643B2 (zh)
JP (1) JP5754239B2 (zh)
KR (5) KR101945048B1 (zh)
CN (3) CN102800651A (zh)
TW (1) TWI491003B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
CN103915454B (zh) 2012-12-31 2017-02-08 意法半导体研发(深圳)有限公司 具有对齐的ir滤光片和电介质层的图像传感器设备和相关方法
TWI633640B (zh) * 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US9776858B2 (en) * 2014-02-26 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
JP2016039512A (ja) 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN105355636B (zh) * 2015-08-20 2018-10-09 苏州科阳光电科技有限公司 半导体图像传感器件的制造方法
CN105405853B (zh) * 2015-08-20 2018-10-09 苏州科阳光电科技有限公司 用于图像传感器件的制造工艺
WO2017057291A1 (ja) * 2015-10-01 2017-04-06 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
CN105390517B (zh) * 2015-11-17 2023-10-27 格科微电子（上海）有限公司 摄像头模组的测试方法及测试装置
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
CN106876351B (zh) * 2017-03-01 2019-04-23 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
US10544040B2 (en) * 2017-05-05 2020-01-28 Dunan Microstaq, Inc. Method and structure for preventing solder flow into a MEMS pressure port during MEMS die attachment
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
KR102005351B1 (ko) * 2017-12-07 2019-07-31 삼성전자주식회사 팬-아웃 센서 패키지
CN108172589B (zh) * 2017-12-27 2020-07-31 豪威科技(上海)有限公司 逻辑晶圆、cmos图像传感器及其制造方法
US10269711B1 (en) * 2018-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN110197835A (zh) * 2019-07-05 2019-09-03 中国电子科技集团公司第五十八研究所 一种光电器件封装方法及封装结构
JP7303698B2 (ja) 2019-08-08 2023-07-05 キヤノン株式会社 半導体装置および機器
CN110634900A (zh) * 2019-09-27 2019-12-31 华天科技（昆山）电子有限公司 Fsi结构的图像传感器的晶圆级封装方法及封装结构
CN115244693A (zh) * 2020-03-31 2022-10-25 索尼半导体解决方案公司 摄像元件和摄像元件的制造方法
US20230117629A1 (en) * 2020-03-31 2023-04-20 Sony Semiconductor Solutions Corporation Imaging element and method for manufacturing imaging element
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296643A (ja) * 2003-03-26 2004-10-21 Toshiba Corp 半導体装置の製造方法および半導体装置
CN1779962A (zh) * 2004-10-26 2006-05-31 三洋电机株式会社 半导体装置及其制造方法
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP5036127B2 (ja) * 2004-10-26 2012-09-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2007194498A (ja) * 2006-01-20 2007-08-02 Fujifilm Corp 固体撮像装置およびその製造方法
JP5242063B2 (ja) 2006-03-22 2013-07-24 株式会社フジクラ 配線基板の製造方法
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
WO2008133156A1 (ja) * 2007-04-20 2008-11-06 Nanotec Corporation 導電性保護膜及びその製造方法
JP5518091B2 (ja) * 2009-11-12 2014-06-11 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296643A (ja) * 2003-03-26 2004-10-21 Toshiba Corp 半導体装置の製造方法および半導体装置
CN1779962A (zh) * 2004-10-26 2006-05-31 三洋电机株式会社 半导体装置及其制造方法
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法

Also Published As

Publication number Publication date
US20150206826A1 (en) 2015-07-23
KR20220025792A (ko) 2022-03-03
US9070643B2 (en) 2015-06-30
KR20200071718A (ko) 2020-06-19
KR102524686B1 (ko) 2023-04-25
US9018628B2 (en) 2015-04-28
JP2012244100A (ja) 2012-12-10
CN107256849B (zh) 2019-11-15
KR20190014022A (ko) 2019-02-11
US9252084B2 (en) 2016-02-02
US20140225111A1 (en) 2014-08-14
CN102800651A (zh) 2012-11-28
TWI491003B (zh) 2015-07-01
TW201248819A (en) 2012-12-01
KR102113418B1 (ko) 2020-05-20
KR102125651B1 (ko) 2020-06-22
US20120298993A1 (en) 2012-11-29
CN107256849A (zh) 2017-10-17
KR101945048B1 (ko) 2019-02-01
KR20120131097A (ko) 2012-12-04
KR20190117444A (ko) 2019-10-16
KR102366336B1 (ko) 2022-02-23
JP5754239B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
CN107256849B (zh) 半导体装置和半导体装置的制造方法
CN102983111B (zh) 图像传感器的阶梯式封装及其制造方法
US8174090B2 (en) Packaging structure
JP5682185B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
TWI430423B (zh) A semiconductor device, a camera module, and a semiconductor device
USRE48590E1 (en) Semiconductor device, fabrication process, and electronic device
JP5178569B2 (ja) 固体撮像装置
TW200529384A (en) Semiconductor device and method of manufacturing the same
KR20060132490A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP6300579B2 (ja) 実装部材、電子部品およびモジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102

RJ01 Rejection of invention patent application after publication