JP5242063B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP5242063B2 JP5242063B2 JP2007036750A JP2007036750A JP5242063B2 JP 5242063 B2 JP5242063 B2 JP 5242063B2 JP 2007036750 A JP2007036750 A JP 2007036750A JP 2007036750 A JP2007036750 A JP 2007036750A JP 5242063 B2 JP5242063 B2 JP 5242063B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive portion
- hole
- conductive
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
まず、図9(a)に示すように、基体101として基材102の一方の面(主面Aとも呼ぶ)側に第一絶縁部103を配してなるものを用い、第一絶縁部103上に導電部104を、次いで導電部104を覆うように第二絶縁部105を順に設けた後、その一部104aのみ露呈するように開口部F100 を形成する。その際、導電部104は、配線やパッドとして機能する導電性の薄膜からなり、他の基板あるいはデバイスと電気的に接続するために使用されるものである。基体101としては、例えば、半導体からなる基材102に絶縁性の薄膜からなる絶縁部103を設けたものが挙げられる。
さらに、主面B側から微細孔γの内部を完全に埋めるように、あるいは微細孔γの内壁を被覆するように(「コンフォーマル」と呼ぶ。)、導電性物質107が形成される。このような導電性物質を充填する方法としては、溶融金属充填法や印刷法、メッキ法などが挙げられる。この時、微細孔γの先端部では、導電部104と導電性物質107とが電気的に接続され、基体101の表裏を貫通する貫通配線が形成される(例えば、特許文献1参照)。
図11は、針の先端部が導電部上を滑った後の状態を示す模式的な断面図である。図11に示すように、針の先端部が導電部204の上を滑った部分204dには傷が発生し、削れた状態となる。具体的には、通常1μm程度の厚みしかない導電部204を局所的にではあるが薄膜化したり、あるいは、その傾向が強い場合には導電体204が完全に剥離された状態(不図示)となってしまう。
図1は、本発明に係る配線基板の一例を示す模式的な断面図である。図1(a)〜図1(c)は、多層構造をなす導電部14の上層(第一層14s)と下層(第二層14u)の相対的な長さが異なる点のみ相異しており、他の点は同一構成とした例である。
詳細には、図1(a)は、導電部14Aを構成する下層が上層より短く、上層が開口部15a(露呈された部分F10)より十分長い場合を表す。図1(b)は、導電部14Bを構成する上層が下層より短く、下層が開口部15a(露呈された部分F10)より十分長い場合を表す。図1(c)は、導電部14Cを構成する上下層が何れも開口部15a(露呈された部分F10)より十分長い場合を表す。
上述した島状をなす中間層14tとしては、例えば、導電性を有し、成膜条件により島状をなす薄膜や、成膜後にフォトエッチング加工、リフトオフ加工などを施すことによりグリッド状やメッシュ状、ストライプ状などに成形されたものが挙げられるが、中でも、グリッド状(すなわち、孤立した島状が多数配置されるような形態)とした場合には、上述した効果が特に期待されることから好ましい。このような中間層14tを構成する材料としては、Al、Al−Si、Al−Si−Cuなどが好適に用いられる。
図2は、本発明に係る配線基板の他の一例を示す模式的な断面図である。図2(a)〜図2(c)は、二層構造をなす導電部24の上層(第一層24v)と下層(第二層24w)の相対的な長さが異なる点のみ相異しており、他の点は同一構成とした例である。
詳細には、図2(a)は、導電部24Aを構成する上層が下層より短く、下層が開口部25a(露呈された部分F20)より十分長い場合を表す。図2(b)は、導電部24Bを構成する上下層が何れも開口部25a(露呈された部分F20)より十分長い場合を表す。図2(c)は、導電部24Cを構成する下層が上層より短く、上層が開口部25a(露呈された部分F20)より十分長い場合を表す。
図3は、本発明に係る配線基板の他の一例を示す模式的な断面図である。
図3に示した配線基板30は、基材32の一方の面側に第一絶縁部33が配され、その厚さ方向に延びる貫通孔γを備えた基体31、前記貫通孔を塞ぐように前記基体の第一絶縁部側に配された導電部34、及び、前記導電部を少なくとも覆い、その一部には該導電部を露呈させる開口部35aを備えた第二絶縁部35、から構成されている。さらに、前記導電部のうち前記開口部により露呈された領域FD30が、前記貫通孔γと重ならない位置に配されている。
また、導電部34の膜厚は、単層の場合には、例えば0.2〜4μmの範囲が好ましい。2層以上とする場合には、各膜厚は特に限定されるものではなく、それぞれの膜厚は必要に応じて適宜調整することができる。
図5は、本発明に係る配線基板の他の一例を示す断面図と上方から見た平面図である。なお、図4は、プローバ針跡が形成された状態にあり、貫通孔γ’の形成前の図である。図6は第三絶縁部46を設けた状態の図、図7は貫通孔γ’の底部を開口して導電部を露呈させた状態の図、及び、図8は第二導電部47を設けた状態の図である。
図5に示した配線基板40は、基材42の一方の面側に第一絶縁部43が配され、その厚さ方向に延びる貫通孔γ’を備えた基体41、前記貫通孔を塞ぐように前記基体の第一絶縁部側に配された導電部44、及び、前記導電部を少なくとも覆い、その一部には該導電部を露呈させる開口部45aを備えた第二絶縁部45、から構成される。さらに、前記導電部のうち前記開口部により露呈された領域FD40が、前記貫通孔γ’と重なる位置及び重ならない位置を含むように配されている。
一方、露呈された部分(露呈部)F40のうち、その裏面が貫通孔γ’の底部B40a をなす部分は、図5に示すように、プローバテストによって損傷した部分44d(針の先端部が導電部44の上を滑った部分(プローバ針跡)44dには傷が発生し、削れた状態となる。)が存在する位置44cから、所望の距離Gだけ離れた位置関係にある。
つまり、露呈された部分(露呈部)F40のうち、貫通孔γ’の底部B40a をなす部分は、前述のプローバ針跡による影響を受けることがないので、貫通配線との接触部として機能する導電部34の裏面の部分(貫通孔γ’の底部)B40a は安定に機能する。よって、このような構成とした導電部44を備えることにより、物理的な断線や接触不良の発生を抑制できる配線基板が得られる。
また、導電部44の膜厚は、図3の導電部34と同様に、単層の場合には、例えば0.2〜4μmの範囲が好ましい。2層以上とする場合には、各膜厚は特に限定されるものではなく、それぞれの膜厚は必要に応じて適宜調整することができる。
(イ)まず、基材42の一方の面(図4では上面)に第一絶縁部43、導電部44、第二絶縁部45が順に重ねて配され、第二絶縁部45に開口部45aを設けたものを用意する。ここで、導電部44の露呈された領域がFD40である。導電部44のうち開口部45aにより露呈された領域FD40に対してプロービングテストを行う。その際、プロービングテストは、後に形成する貫通孔と重ならない位置に対して行い、たとえば図4に示すようなプローバ針跡44d(略円形の凹部を仮定、φ1)が導電部44の一部に発生したものとする。
ここで、露呈された領域FD40は通称、電極パッドと呼ばれる部分であり、たとえば100μm角程度の大きさをもつ。電極パッドの材料としては、AlまたはAlにCuやSi等を微量に添加した合金などが使用される。プローバ針跡(「プローブ痕」とも呼ぶ)44dはプローブの形状
(二)その後、図7に示すように、局所的なエッチング処理を施し、第三絶縁部46のうち貫通孔γ’の底部を覆う部分のみを除去する。これにより再度、貫通孔γ’の底部に相当する導電部B40b を露呈[略円形の露呈部、φ3(BD40b )]させる。たとえば第三絶縁部46の厚さ分だけ、φ3はφ2より若干狭くなる傾向がある。
(ホ)また、図8に示すように、基材41の他方の面に設けた第三絶縁部46と貫通孔γ’の露呈部φ3を覆うように他の導電部47を設けることにより、基材41の一方の面に配した導電部44と電気的に接続された貫通電極が得られる。
Claims (2)
- 基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記貫通孔を塞ぐように前記基体の前記第一絶縁部側に配された導電部、及び、前記導電部を少なくとも覆い、その一部には前記導電部を露呈させる開口部を備えた第二絶縁部、から構成され、前記導電部のうち前記開口部により露呈された領域が、前記貫通孔と重ならない位置を含むように配されている配線基板の製造方法において、
前記導電部のうち前記開口部により露呈された領域における、前記貫通孔が形成される位置と重ならない位置に対してプロービングテストを行った後、
前記基材に対してエッチング処理を施して、前記開口部と重ならない位置に前記貫通孔を形成する際に、前記貫通孔と重なる位置にある前記導電部を、前記エッチング処理を停止する指標として用いることを特徴とする配線基板の製造方法。 - 前記導電部における前記貫通孔と重なる位置が前記第二絶縁部によって覆われていることを特徴とする請求項1に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036750A JP5242063B2 (ja) | 2006-03-22 | 2007-02-16 | 配線基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006079011 | 2006-03-22 | ||
JP2006079011 | 2006-03-22 | ||
JP2007036750A JP5242063B2 (ja) | 2006-03-22 | 2007-02-16 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288150A JP2007288150A (ja) | 2007-11-01 |
JP5242063B2 true JP5242063B2 (ja) | 2013-07-24 |
Family
ID=38759580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036750A Active JP5242063B2 (ja) | 2006-03-22 | 2007-02-16 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5242063B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010948B2 (ja) * | 2007-03-06 | 2012-08-29 | オリンパス株式会社 | 半導体装置 |
JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2009224492A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
JP5754239B2 (ja) | 2011-05-24 | 2015-07-29 | ソニー株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439950A (ja) * | 1990-06-05 | 1992-02-10 | Alps Electric Co Ltd | 半導体装置 |
JP2001358169A (ja) * | 2000-06-15 | 2001-12-26 | Nec Corp | 半導体装置 |
JP4212293B2 (ja) * | 2002-04-15 | 2009-01-21 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
JP4145301B2 (ja) * | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
JP2005072489A (ja) * | 2003-08-27 | 2005-03-17 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
-
2007
- 2007-02-16 JP JP2007036750A patent/JP5242063B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007288150A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4723195B2 (ja) | プローブの製造方法 | |
JP5046909B2 (ja) | 電気試験用接触子、これを用いる電気的接続装置、及び接触子の製造方法 | |
JP5276895B2 (ja) | プローブカード及びその製造方法 | |
JP2007171140A (ja) | プローブカード、インターポーザおよびインターポーザの製造方法 | |
JP5242063B2 (ja) | 配線基板の製造方法 | |
KR20040083726A (ko) | 전자소자 검사용 마이크로 프로브 및 그 제조 방법 | |
JP5238206B2 (ja) | 配線基板、電子部品およびその製造方法 | |
JP4861860B2 (ja) | プリント基板検査用治具及びプリント基板検査装置 | |
KR101990458B1 (ko) | 프로브 카드 및 그 제조방법 | |
JP2012227210A (ja) | 電子部品、電子部品の製造方法、基板 | |
TWI434044B (zh) | 探針卡及其製作方法 | |
JP5414158B2 (ja) | コンタクトプローブの製造方法 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JP4412143B2 (ja) | 検査用治具の製造方法 | |
JP2008241595A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
KR100743978B1 (ko) | 프로브 카드용 접촉 소자 및 그 제조 방법 | |
JP5700761B2 (ja) | 電気的接続装置 | |
JP2006266893A (ja) | プローブユニット | |
KR101913821B1 (ko) | 메탈 패드 구조 및 그 제조방법 | |
JP2001242219A (ja) | 検査用プローブ基板及びその製造方法 | |
JP5697579B2 (ja) | 多層フレキシブル配線基板の製造方法、多層フレキシブル配線基板及びプローブカード | |
JP2001194387A (ja) | コンタクトプローブおよびその製造方法 | |
JP2009122123A (ja) | コンタクトプローブ | |
JP5203136B2 (ja) | コンタクトプローブの製造方法 | |
JPH0755839A (ja) | プローブ構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5242063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |