TWI434044B - 探針卡及其製作方法 - Google Patents
探針卡及其製作方法 Download PDFInfo
- Publication number
- TWI434044B TWI434044B TW100124636A TW100124636A TWI434044B TW I434044 B TWI434044 B TW I434044B TW 100124636 A TW100124636 A TW 100124636A TW 100124636 A TW100124636 A TW 100124636A TW I434044 B TWI434044 B TW I434044B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist layer
- probe card
- carrier
- patterned
- probes
- Prior art date
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明是有關於一種測試元件及其製作方法,且特別是有關於一種能維持探針相對定位與平面度之探針卡及其製作方法。
積體電路晶片(integrated circuit chip,IC chip)的電性測試在製作過程中是相當重要的。每一個IC晶片在晶圓(wafer)與封裝(package)型態都必須接受測試以確保其電性功能(electrical function)。積體電路進行測試時,測試機透過一探針卡(probe card)接觸待測物(device under test),並藉由驅動信號傳輸電性訊號,之後分析所接收的電性訊號以獲得待測積體電路為良品或廢品之結果。
當個別晶片為晶圓型態時所進行的測試,其過程稱為晶圓探測(wafer test)。晶圓探測的方式乃是使測試機台與探針卡構成測試迴路,將探針卡上的探針(Probing pin)直接與晶片上的銲墊(pad)或凸塊(bump)接觸,以利用探針探測晶圓上的各個晶片,從而引出晶片訊號,並將此晶片訊號資料送往測試機台作分析與判斷。
探針卡包含複數個精密的探針,即每一探針之針尖為微間距(實質上低於100微米),因為製作過程參數變異的影響,該些探針在未受力或受力的情況下,相對定位與平面度會有過大的偏移,如此將會對待測物之銲墊產生接觸不良或對銲墊產生過大之壓痕,進而影響測試的可靠性與精確度。
另外,習知的各種探針卡之這些探針之間的間距無法降低,以致於無法進行微間距接點之電性測試,而使得可測試的晶片種類有限。因此,如何解決上述問題已為現今業界積極努力發展的目標之一。
本發明提供一種探針卡,其可進行微間距接點之電性測試,並維持測試的可靠性與精準度。
本發明提供一種探針卡的製作方法,用以製作上述之探針卡,且具有較低的製造成本。
本發明提出一種探針卡,其包括一載體以及多個探針。載體具有一上表面。這些探針配置於載體上,且排列於上表面,其中每一探針具有至少兩個依序相連的第一桿體部與第二桿體部,而第一桿體部設置於上表面且與上表面之間具有一傾斜角,且第一桿體部與第二桿體部的延伸方向之間具有一夾角。
本發明還提出一種探針卡的製作方法,其包含下述步驟。提供一載體,其中載體的一上表面上塗佈有一第一光阻層。以一第一曝光方向斜向曝光第一光阻層,而形成一第一圖案化光阻層,其中第一曝光方向相對載體的上表面傾斜。以第一圖案化光阻層為一第一電鍍罩幕,電鍍一第一圖案化導電層於第一圖案化光阻層所暴露出的載體的部分上表面上。形成一第二光阻層於第一圖案化光阻層上,其中第二光阻層覆蓋第一圖案化光阻層與第一圖案化導電層。以一第二曝光方向斜向曝光第二光阻層,而形成一第二圖案化光阻層,其中第二曝光方向相對第一圖案化光阻層的一外表面傾斜,且第二圖案化光阻層暴露出第一圖案化導電層的一頂表面。以第二圖案化光阻層為一第二電鍍罩幕,電鍍一第二圖案化導電層於第二圖案化光阻層所暴露出之第一圖案化導電層的頂表面上。移除第二圖案化光阻層以及第一圖案化光阻層,以使第一圖案化導電層與第二圖案化導電層構成多個配置於載體上且排列於上表面的探針。每一探針具有至少兩個依序相連的第一桿體部與第二桿體部,第一桿體部設置於上表面且是由第一圖案化導電層所構成,而第二桿體部是由第二圖案化導電層所構成。第一桿體部與上表面之間具有一傾斜角,且第一桿體部與第二桿體部的延伸方向之間具有一夾角。
基於上述,由於本發明是使用微機電製作技術,以透過斜向曝光的方式來定義出這些探針的位置與幾何尺寸,並透過電鍍的方式形成這些探針。因此,本發明之探針卡適於大量生產,且具有較低的製作成本。
再者,本發明相鄰載體之探針的桿體部與載體的上表面之間具有傾斜角,且相鄰兩這些桿體部的延伸方向之間具有夾角。因此,這些探針的排列密度得以縮小,而有利於測試高晶片墊密度的晶片或者是其他高接點密度的電子元件。另外,本發明能夠維持探針頭其相對定位與平面度,不會因製作過程變異而變大,進而影響測試的可靠性與精確度。簡言之,本發明之探針卡適於進行微間距接點之電性測試。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H為本發明之一實施例之一種探針卡的製作方法的剖面示意圖。依照本實施例之探針卡的製作方法,首先,請參考圖1A,提供一載體110,其中載體110具有一上表面112,且上表面112上已塗佈有一第一光阻層120。於本實施例中,載體110例如是一矽線路基板或一樹脂(如雙順丁烯二酸醯亞胺樹脂(bismaleimide-triazine resin,BT樹脂))線路基板。也就是說,載體110是具有線路結構(未繪示)的矽基板或BT基板。
接著,請同時參考圖1A與圖1B,提供一第一圖案化光罩M1,並以一第一曝光方向L1斜向曝光第一光阻層120,而形成一第一圖案化光阻層120a,亦即形成至少一貫通第一光阻層120並延伸至載體110上表面112的第一孔洞121。第一曝光方向L1相對載體110的上表面112傾斜,因此第一孔洞121相對載體110的上表面112傾斜且暴露出載體110的部分上表面112。
接著,請參考圖1C,以第一圖案化光阻層120a為一第一電鍍罩幕,電鍍第一圖案化光阻層120a中的第一孔洞121(標示於圖1B)以及所暴露出的載體110的部分上表面112上以形成一第一圖案化導電層130。為了後續步驟的平整度,可接著進行一研磨步驟,使第一圖案化導電層130的一頂表面132與第一圖案化光阻層120a的一外表面122實質上切齊。當然,此研磨步驟為一選擇性的步驟,而使用者可依據製作過程的差異來選擇是否進行此研磨步驟,在此並不加以限制。
接著,請參考圖1D,形成一第二光阻層140於第一圖案化光阻層120a上,其中第二光阻層140覆蓋第一圖案化光阻層120a與第一圖案化導電層130。
接著,請同時參考圖1D與圖1E,提供一第二圖案化光罩M2,並以一第二曝光方向L2斜向曝光第二光阻層140,而形成一第二圖案化光阻層140a,亦即形成至少一貫通第二光阻層140並延伸至第一圖案化光阻層120a的外表面122的第二孔洞141。第二曝光方向L2相對第一圖案化光阻層120a的外表面122傾斜,因此第二孔洞141相對第一圖案化光阻層120a的外表面122傾斜且暴露出第一圖案化導電層130的頂表面132,其中圖1A中的第一曝光方向L1實質上不同於圖1D中的第二曝光方向L2。
接著,請參考圖1F,以第二圖案化光阻層140a為一第二電鍍罩幕,電鍍第二圖案化光阻層140a中的第二孔洞141(標示於圖1D)以及所暴露出之第一圖案化導電層130的頂表面132上以形成一第二圖案化導電層150。
接著,請參考圖1G,移除第二圖案化光阻層140a以及第一圖案化光阻層120a,而使第一圖案化導電層130與第二圖案化導電層150構成多個配置於載體110上且排列於上表面112的探針160,其中這些探針160與載體110的線路結構(未繪示)電性連接。特別是,每一探針160具有多個依序相連的第一桿體部161與第二桿體部163,而相鄰載體110的第一桿體部161與上表面112之間具有一傾斜角T,且相鄰的第一桿體部161與第二桿體部163的延伸方向E1、E2之間具有一夾角θ。於此,夾角θ實質上大於傾斜角T,且夾角θ實質上為傾斜角T的兩倍,傾斜角T例如是介於50度至70度之間,而夾角θ例如是介於100度至140度之間。此外,每一探針160更具有一頂端162以及一底端164,且頂端162於載體110上的正投影與底端164於載體上的正投影至少部分重疊。
需說明的是,本實施例之每一探針160的第一桿體部161是由第一圖案化導電層130所構成,意即相鄰載體110的第一桿體部161是由第一圖案化導電層130所構成。每一探針160的第二桿體部163是由第二圖案化導電層150所構成,意即遠離載體110的第二桿體部163是由第二圖案化導電層150所構成。於此,第一圖案化導電層130的材質與第二圖案化導電層150的材質可相同或不同,材質例如是鎳、鈷、金或銅等合金,於此並不加以限制。換言之,這些探針160的材質例如是鎳、鈷、金或銅等合金。此外,相鄰兩探針160之間具有一間隔距離S,且間隔距離S例如是小於50微米。於此,間隔距離S是指相鄰兩探針160之第一桿體部161的底端164之形狀中心的距離。
請參考圖1H,之後,形成一軟性絕緣層170於載體110的上表面112上,其中軟性絕緣層170填充相鄰兩探針160之間的間隙。於此,軟性絕緣層170的材質例如是聚二甲基矽氧烷(Polydimethylsiloxane,PDMS)或明膠(Gelatin)。為了後續步驟的平整度,可接著進行一研磨步驟,來使軟性絕緣層170的表面172與這些探針160之多個頂端162實質上切齊。當然,此研磨步驟為一選擇性的步驟,而使用者可依據製作過程的差異來選擇是否進行此研磨步驟,在此並不加以限制。值得一提的是,由於本實施例於這些探針160之間的間隙中填充有軟性絕緣層170,因此可以避免相鄰兩探針160發生短路的現象,以及可有效固定這些探針160的位置。
請參考圖1I,最後,分別形成多個耐磨墊180於這些探針160的這些頂端162上,其中這些耐磨墊180的材質例如是鎳金。在此必須說明的是,本發明並不限定形成軟性絕緣層170與這些耐磨墊180的順序,雖然在本實施例中是先形成軟絕緣層170之後,再形成這些耐磨墊180。但,於其他實施例中,亦可無軟性絕緣層170,也就是說,於移除第二圖案化光阻層140a以及第一圖案化光阻層120a之後,可直接於這些探針160的這些頂端162上形成這些耐磨墊180。至此,已完成探針卡100a的製作。
請再參考圖1I,於結構上,本實施例之探針卡100a包括載體110以及這些探針160。載體110具有上表面112,其中載體110例如是矽線路基板或樹脂線路基板。這些探針160配置於載體110上,且排列於上表面112,其中這些探針160的材質例如是鎳、鈷、金或銅等合金。每一探針160具有這些依序相連的第一桿體部161與第二桿體部163,而相鄰載體110的第一桿體部161與上表面112之間具有傾斜角T,且相鄰的第一桿體部161與第二桿體部163的延伸方向E1、E2之間具有夾角θ。較佳地,傾斜角T例如是介於50度至70度之間,而夾角θ例如是介於100度至140度之間。再者,相鄰兩這些探針160之間具有間隔距離S,其中間隔距離S例如是小於50微米。每一探針160更具有頂端162以及底端164,且頂端162於載體110上的正投影與底端164於載體110上的正投影至少部分重疊。此外,本實施例之探針卡100a更包括軟性絕緣層170與這些耐磨墊180,其中軟性絕緣層170配置於載體110的上表面112上,且填充相鄰兩探針160之間的間隙,而這些耐磨墊180分別配置於這些探針160的這些頂端162上。於此,軟性絕緣層170的材質例如是聚二甲基矽氧烷(Polydimethylsiloxane,PDMS)或明膠(Gelatin),這些耐磨墊180的材質為鎳金。
由於本實施例是使用微機電製作技術,以透過斜向曝光的方式來定義出這些探針160的位置與幾何尺寸,並透過電鍍的方式來形成這些探針160。因此,本實施例之探針卡100a適於大量生產,且具有較低的製作成本。再者,由於本實施例之相鄰載體110之這些探針160的第一桿體部161與載體110的上表面112之間具有傾斜角T,且相鄰的第一桿體部161與第二桿體部163的延伸方向E1、E2之間具有夾角θ。因此,這些探針160的排列密度得以縮小,而有利於測試高晶片墊密度的晶片或者是其他高接點密度的電子元件。簡言之,本實施例之探針卡100a適於進行微間距接點之電性測試。
請參考圖2,本領域的技術人員當可參照前述實施例的說明,依據實際需求,而於圖1I的步驟之前,意即形成這些研磨墊180於這些探針160的這些頂端162上之前,依序重複一次形成第二光阻層140(請參考圖1D之步驟)、形成第二圖案化光阻層140a(請參考圖1E之步驟)以及電鍍第二圖案化導電層150(請參考圖1F之步驟)的步驟,而形成圖2之探針卡100b,其中探針卡100b的這些探針160b是由這些依序相連的第一桿體部161、第二桿體部163、第三桿體部165所組成。
請參考圖3,或者是依據實際需求,於圖1I的步驟之前,意即形成這些研磨墊180於這些探針160的這些頂端162上之前,依序重複兩次形成第二光阻層140(請參考圖1D之步驟)、形成第二圖案化光阻層140a(請參考圖1E之步驟)以及電鍍第二圖案化導電層150(請參考圖1F之步驟)的步驟,而形成圖3之探針卡100c,其中探針卡100c的這些探針160c是由這些依序相連的第一桿體部161、第二桿體部163、第三桿體部165、第四桿體部167所組成。簡言之,圖1H所繪示的探針卡100a的結構僅是作為舉例說明之用,本領域的技術人員當可依據實際狀況調整增加這些探針160之第一桿體部161與第二桿體部163的堆疊數量,以符合需求,此處不再逐一贅述。
圖4A為本發明之一實施例之一種探針的立體示意圖。圖4B為圖4A之探針與軟性絕緣層的局部剖面立體示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請同時參考圖4A與圖4B,本實施例的探針160d與前述實施例之探針160相似,惟二者主要差異之處在於:本實施例之探針160d是由這些依序相連的第一桿體部161、第二桿體部163、第三桿體部165、第四桿體部167、第五桿體部168、第六桿體部169組成,且軟性絕緣層170d並未與探針160d的頂端162切齊。也就是說,軟性絕緣層170d暴露出桿體部169的一部分。
綜上所述,由於本發明是使用微機電製作技術,以透過斜向曝光的方式來定義出這些探針的位置與幾何尺寸,並透過電鍍的方式來形成這些探針。因此,本發明之探針卡適於大量生產,且具有較低的製作成本。再者,本發明相鄰載體之探針的桿體部與載體的上表面之間具有傾斜角,且相鄰兩這些桿體部的延伸方向之間具有夾角。因此,這些探針的排列密度得以縮小,而有利於測試高晶片墊密度的晶片或者是其他高接點密度的電子元件。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b、100c、100d...探針卡
110...載體
112...上表面
120...第一光阻層
120a...第一圖案化光阻層
121...第一孔洞
122...外表面
130...第一圖案化導電層
132...頂表面
140...第二光阻層
140a...第二圖案化光阻層
141...第一孔洞
150...第二圖案化導電層
160、160b、160c、160d...探針
161、163、165、167、168、169...桿體部
162...頂端
164...底端
170、170d...軟性絕緣層
172...表面
180...耐磨層
L1...第一曝光方向
L2...第二曝光方向
S...間隔距離
T...傾斜角
M1...第一圖案化光罩
M2...第二圖案化光罩
θ...夾角
圖1A至圖1I為本發明之一實施例之一種探針卡的製作方法的剖面示意圖。
圖2為本發明之另一實施例之一種探針卡的剖面示意圖。
圖3為本發明之又一實施例之一種探針卡的剖面示意圖。
圖4A為本發明之一實施例之一種探針的立體示意圖。
圖4B為圖4A之探針與軟性絕緣層的局部剖面立體示意圖。
100a...探針卡
110...載體
112...上表面
160...探針
161、163...桿體部
162...頂端
164...底端
170...軟性絕緣層
180...耐磨層
E1、E2...延伸方向
S...間隔距離
T...傾斜角
θ...夾角
Claims (19)
- 一種探針卡,包括:一載體,具有一上表面;多個探針,配置於該載體上,且排列於該上表面,其中每一探針具有多個依序相連的第一桿體部與第二桿體部,該第一桿體部設置於該上表面且與該上表面之間具有一傾斜角,該第一桿體部與第二桿體部的延伸方向之間具有一夾角;以及一軟性絕緣層,配置於該載體的該上表面上,且填充相鄰兩探針之間的間隙。
- 如申請專利範圍第1項所述之探針卡,其中該傾斜角介於50度至70度之間。
- 如申請專利範圍第1項所述之探針卡,其中該夾角介於100度至140度之間。
- 如申請專利範圍第1項所述之探針卡,其中相鄰兩探針之間具有一間隔距離,且該間隔距離小於50微米。
- 如申請專利範圍第1項所述之探針卡,其中該軟性絕緣層的材質為聚二甲基矽氧烷(Polydimethylsiloxane,PDMS)或明膠(Gelatin)。
- 如申請專利範圍第1項所述之探針卡,更包括:多個耐磨墊,分別配置於該些探針的多個頂端上。
- 如申請專利範圍第6項所述之探針卡,其中該些耐磨墊的材質為鎳金。
- 如申請專利範圍第1項所述之探針卡,其中該些探 針的材質包括鎳、鈷、金或銅等合金。
- 如申請專利範圍第1項所述之探針卡,其中每一探針更具有一頂端以及一底端,且該頂端於該載體上的正投影與該底端於該載體上的正投影至少部分重疊。
- 如申請專利範圍第1項所述之探針卡,其中該載體包括一矽線路基板、軟性基板或一樹脂線路基板。
- 一種探針卡的製作方法,包括:提供一載體,該載體的一上表面上塗佈有一第一光阻層;以一第一曝光方向斜向曝光該第一光阻層,而形成一第一圖案化光阻層,其中該第一曝光方向相對該載體的該上表面傾斜;以該第一圖案化光阻層為一第一電鍍罩幕,電鍍一第一圖案化導電層於該第一圖案化光阻層所暴露出的該載體的部分該上表面上;形成一第二光阻層於該第一圖案化光阻層上,其中該第二光阻層覆蓋該第一圖案化光阻層與該第一圖案化導電層;以一第二曝光方向斜向曝光該第二光阻層,而形成一第二圖案化光阻層,其中該第二曝光方向相對該第一圖案化光阻層的一外表面傾斜,且該第二圖案化光阻層暴露出該第一圖案化導電層的一頂表面;以該第二圖案化光阻層為一第二電鍍罩幕,電鍍一第二圖案化導電層於該第二圖案化光阻層所暴露出之該第一 圖案化導電層的該頂表面上;以及移除該第二圖案化光阻層以及該第一圖案化光阻層,以使該第一圖案化導電層與該第二圖案化導電層構成多個配置於該載體上且排列於該上表面的探針,其中每一探針具有至少兩個依序相連的第一桿體部與第二桿體部,該第一桿體部設置於該上表面且是由該第一圖案化導電層所構成,而該第二桿體部是由該第二圖案化導電層所構成,而第一桿體部與該上表面之間具有一傾斜角,且第一桿體部與第二桿體部的延伸方向之間具有一夾角。
- 如申請專利範圍第11項所述之探針卡的製作方法,更包括:於電鍍該第一圖案化導電層於該第一圖案化光阻層所暴露出的該載體的部分該上表面上之後,進行一研磨步驟,以使該第一圖案化導電層的該頂表面與該第一圖案化光阻層的該外表面實質上切齊。
- 如申請專利範圍第11項所述之探針卡的製作方法,更包括:於移除該第二圖案化光阻層以及該第一圖案化光阻層之後,形成一軟性絕緣層於該載體的該上表面上,其中該軟性絕緣層填充相鄰兩探針之間的間隙。
- 如申請專利範圍第13項所述之探針卡的製作方法,更包括:於形成該軟性絕緣層於該載體的該上表面上之後,進行一研磨步驟,以使該軟性絕緣層的表面與該些探針之多 個頂端實質上切齊。
- 如申請專利範圍第11項所述之探針卡的製作方法,更包括:於移除該第二圖案化光阻層以及該第一圖案化光阻層之後,分別形成多個耐磨墊於該些探針的多個頂端上。
- 如申請專利範圍第11項所述之探針卡的製作方法,更包括:於移除該第二圖案化光阻層以及該第一圖案化光阻層之前,依序重複至少一次形成該第二光阻層、形成該第二圖案化光阻層以及電鍍該第二圖案化導電層的步驟。
- 如申請專利範圍第11項所述之探針卡的製作方法,其中該傾斜角介於50度至70度之間。
- 如申請專利範圍第11項所述之探針卡的製作方法,其中該夾角介於100度至140度之間。
- 如申請專利範圍第11項所述之探針卡的製作方法,其中相鄰兩探針之間具有一間隔距離,且該間隔距離小於50微米。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100124636A TWI434044B (zh) | 2011-07-12 | 2011-07-12 | 探針卡及其製作方法 |
CN2011102295032A CN102384992A (zh) | 2011-07-12 | 2011-08-11 | 探针卡及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100124636A TWI434044B (zh) | 2011-07-12 | 2011-07-12 | 探針卡及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201303309A TW201303309A (zh) | 2013-01-16 |
TWI434044B true TWI434044B (zh) | 2014-04-11 |
Family
ID=45824614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100124636A TWI434044B (zh) | 2011-07-12 | 2011-07-12 | 探針卡及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102384992A (zh) |
TW (1) | TWI434044B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106935524B (zh) * | 2015-12-24 | 2020-04-21 | 台湾积体电路制造股份有限公司 | 探针卡和晶圆测试系统及晶圆测试方法 |
TWI593970B (zh) * | 2016-07-25 | 2017-08-01 | 日月光半導體製造股份有限公司 | 測試治具 |
CN109900932A (zh) * | 2019-03-06 | 2019-06-18 | 苏州世纪福智能装备股份有限公司 | 斜针式ict测试夹具及斜针式ict测试夹具中探针的布置方法 |
TWI706139B (zh) * | 2019-10-25 | 2020-10-01 | 巨擘科技股份有限公司 | 金屬探針結構及其製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135244B1 (en) * | 1994-07-12 | 1998-04-25 | Hyundai Electronics Ind | Probe card |
JP2002350465A (ja) * | 2001-05-28 | 2002-12-04 | Advantest Corp | プローブピンの製造方法、プローブカードの製造方法 |
JP2006132982A (ja) * | 2004-11-02 | 2006-05-25 | Tokyo Electron Ltd | プローブ |
US20080048685A1 (en) * | 2006-08-28 | 2008-02-28 | Corad Technology Inc. | Probe card having vertical probes |
US8907689B2 (en) * | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
KR100791944B1 (ko) * | 2007-08-21 | 2008-01-04 | (주)기가레인 | 프로브 블록 |
US7737714B2 (en) * | 2008-11-05 | 2010-06-15 | Winmems Technologies Holdings Co., Ltd. | Probe assembly arrangement |
CN101750523B (zh) * | 2008-12-19 | 2011-11-23 | 京元电子股份有限公司 | 弹性测试探针制作方法 |
CN201477852U (zh) * | 2009-07-07 | 2010-05-19 | 旺矽科技股份有限公司 | 探针卡及驱动电路测试系统 |
-
2011
- 2011-07-12 TW TW100124636A patent/TWI434044B/zh active
- 2011-08-11 CN CN2011102295032A patent/CN102384992A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN102384992A (zh) | 2012-03-21 |
TW201303309A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4514855B2 (ja) | プロービングカードの製造方法 | |
US9230938B2 (en) | Method of manufacturing semiconductor device | |
US7218131B2 (en) | Inspection probe, method for preparing the same, and method for inspecting elements | |
US7898276B2 (en) | Probe card with stacked substrate | |
KR20110081122A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP2011034999A (ja) | 半導体装置およびその製造方法 | |
JP2002151557A (ja) | コンタクタ、プローブカード及びコンタクタの製造方法 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US7888953B2 (en) | Probe card | |
JP3692978B2 (ja) | 配線基板の製造方法 | |
KR20080063059A (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 이용되는 박막프로브 시트의 제조 방법 | |
TWI434044B (zh) | 探針卡及其製作方法 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
JP2007134554A (ja) | 半導体集積回路装置の製造方法およびプローブカード | |
JP2010054496A (ja) | プローブカード及びその製造方法 | |
JP2004144742A (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
JP2001127256A (ja) | 半導体装置 | |
JP6092729B2 (ja) | プローブカード及びその製造方法 | |
JP2005156365A (ja) | 電気特性測定用プローブ及びその製造方法 | |
US20060091535A1 (en) | Fine pitch bonding pad layout and method of manufacturing same | |
KR20030078659A (ko) | 프로브 카드 및 그것을 제조하기 위한 기판 | |
US20100045304A1 (en) | Method of testing insulation property of wafer-level chip scale package and teg pattern used in the method | |
JP3482937B2 (ja) | 検査用プローブ基板及びその製造方法 | |
TWI447399B (zh) | 具有微探針之半導體裝置及其製法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ |