JP2010054496A - プローブカード及びその製造方法 - Google Patents
プローブカード及びその製造方法 Download PDFInfo
- Publication number
- JP2010054496A JP2010054496A JP2009044236A JP2009044236A JP2010054496A JP 2010054496 A JP2010054496 A JP 2010054496A JP 2009044236 A JP2009044236 A JP 2009044236A JP 2009044236 A JP2009044236 A JP 2009044236A JP 2010054496 A JP2010054496 A JP 2010054496A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe
- probe card
- manufacturing
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【課題】本発明はプローブカード及びその製造方法に関する。
【解決手段】本発明によるプローブカードの製造方法は、プローブピン(230)を形成するための複数のプローブピン形成パターン及び熱応力を緩和するための少なくとも1つの第1応力緩衝用溝部(220)を含む第1基板(200)を設ける段階と、複数のプローブピン形成パターンに金属物質を充填してプローブピン(230)を形成する段階と、第2基板(300)の一面に上記第1基板(200)のプローブピン(230)が形成された面を接合させる段階及び第1基板(200)と、第2基板(300)が接合された状態で加熱し上記プローブピン(230)を第2基板(300)に転写させる段階を含む。
【選択図】図2g
【解決手段】本発明によるプローブカードの製造方法は、プローブピン(230)を形成するための複数のプローブピン形成パターン及び熱応力を緩和するための少なくとも1つの第1応力緩衝用溝部(220)を含む第1基板(200)を設ける段階と、複数のプローブピン形成パターンに金属物質を充填してプローブピン(230)を形成する段階と、第2基板(300)の一面に上記第1基板(200)のプローブピン(230)が形成された面を接合させる段階及び第1基板(200)と、第2基板(300)が接合された状態で加熱し上記プローブピン(230)を第2基板(300)に転写させる段階を含む。
【選択図】図2g
Description
本発明はプローブカード及びその製造方法に関するもので、より詳細には、プローブピンの損傷を減少させるためのプローブカード及びその製造方法に関するものである。
一般的な半導体テスト装置は、テスター(Tester)、パフォーマンスボード(Performance Board)、プローブカード(Probe Card)を備えてウェーハに製造されたチップの電気的な特性をテストする。そして、半導体テスト装置のプローブカードはテスターにおいて発生した信号をパフォーマンスボードを介して伝達を受け、これをウェーハ内チップのパッドに伝達する役割及びチップのパッドから出力される信号をパフォーマンスボードを介してテスターに伝達する役割をする。
従来のプローブカードは、シリコン基板上にプローブピンを形成した後、セラミック基板上にプローブピンを接合させる方式を用いて製造した。具体的に、シリコン基板上に金属物質を蒸着またはメッキしプローブピンを形成する。そして、セラミック基板上に形成されたバンプにプローブピンを接合させた。この場合、共晶ボンディングのために約300℃程度の温度を印加するようになる。この過程においてシリコン基板とセラミック基板は熱膨張により応力が発生する。このような応力の発生によりシリコン基板上に形成されたプローブピンが変形するか、その位置が変更するという問題点があった。また、セラミック基板にも応力が発生し、プローブピンが正確な位置に接合されず接合不良が発生するという問題点があった。
本発明は上述の問題点を解決するためのもので、本発明の目的は、複数のプローブピンの間に、熱応力を緩和させるための少なくとも1つの応力緩衝用溝部を含む第1基板を用いて第2基板上にプローブピンを転写させることにより、プローブピンの変形を減少させることができるプローブ基板の製造方法を提供するためのものである。
また、プローブピンが接合されるセラミック基板上に熱応力を緩和させるための少なくとも1つの応力緩衝用溝部を形成することにより、プローブピンの接合強度を向上させることができるプローブ基板及びその製造方法を提供するためのものである。
以上のような目的を達成するための本発明の一実施例による半導体チップテストのためのプローブカードは、プローブピンを形成するための複数のプローブピン形成パターン及び熱応力を緩和させるための少なくとも1つの第1応力緩衝用溝部を含む第1基板を設ける段階と、上記複数のプローブピン形成パターンに金属物質を充填してプローブピンを形成する段階と、第2基板の一面に上記第1基板のプローブピンが形成された面を接合させる段階と、上記第1基板及び第2基板が接合された状態で加熱し上記プローブピンを上記第2基板に転写させる段階を含む。この場合、上記第1基板はシリコン基板であることが好ましい。
一方、上記第1応力緩衝用溝部は、上記第1基板の上面から下面に開口され貫通された貫通孔であることができる。また、上記第1応力緩衝用溝部は複数で、上記複数の第1応力緩衝用溝部は上記第1基板上において上記プローブピン形成パターンの間に位置されることができる。
そして、上記第2基板は多層回路構造を有するセラミック基板であることが好ましい。また、上記第2基板は熱応力を緩和させるための少なくとも1つ以上の第2応力緩衝用溝部を含むことができ、上記プローブピンが転写される位置に形成された接合金属層を含むことができる。この場合、上記接合金属層はAu、Sn、Pb、Ni、Ag、Ti及びその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことができる。
一方、本発明の一実施例によるプローブカードは、上部面に熱応力を緩和させるための応力緩衝用溝部を含むセラミック基板と、上記セラミック基板上に形成され、プローブ胴体部とプローブチップ部で構成される複数のプローブピンを含む。この場合、上記応力緩衝用溝部は上記セラミック基板において上記複数のプローブピンの間に形成されることができる。
また、上記セラミック基板は上記プローブピンを接合するための接合金属層を含むことができ、上記接合金属層はAu、Sn、Pb、Ni、Ag、Ti及びその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことができる。
本発明によると、第1基板と第2基板のうち、少なくとも1つに熱応力を緩和させるための応力緩衝用溝部を形成することにより、応力緩衝用溝部を通じて熱の印加により発生する応力を分散させることができるようになる。これにより、第1基板に形成されたプローブピンを第2基板上に転写する場合、プローブピンが損傷または変形することを減少させることができるようになり、プローブピンの接合強度が向上されプローブカードの信頼性を向上させることができるようになる。
以下では添付の図面を参照して本発明をより詳細に説明する。
図1は、本発明の一実施形態によるプローブカードを示した図面である。図1を参照すると、プローブカード100はセラミック基板110、接合金属層120、複数のプローブピン130及び少なくとも1つ以上の応力緩衝用溝部140を含む。具体的に、セラミック基板110は内部にプローブピン130と電気的に連結される多層回路構造(不図示)を有する。そして、多層回路を通じて伝達されるテスト信号をプローブピン130に伝達し被検査体の電気的特性を測定することができるようになる。
接合金属層120はセラミック基板110とプローブピン130を接合する機能を有する。この場合、接合金属層120はAu、Sn、Pb、Ni、Ag、Ti及びその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことができる。
プローブピン130を拡大した図面を参照すると、プローブピン130は接合金属層120に連結されるプローブ胴体部130aとプローブ胴体部130aの先端に連結されるプローブチップ部130bを含む。この場合、プローブチップ部130bは半導体チップのような被検査体に接触してテスト信号を伝達し、被検査体からの結果信号を受信し電気的特性を測定することができるようになる。
一方、セラミック基板110の上部面に形成された応力緩衝用溝部140はセラミック基板110に熱が加わる場合に発生する熱応力を緩和させる機能を有する。セラミック基板110は約5.4乃至5.8ppm/℃の熱膨張係数を有するもので、温度上昇に従って体積が変化する。このような体積変化によりセラミック基板110内に応力が発生するようになる。応力緩衝用溝部140はその内部空間を通じ体積変化を吸収して熱応力を緩和させることができる。これにより、セラミック基板110からプローブピン130が分離するか、変形することを防ぐことができるようになる。これを具現するために、応力緩衝用溝部140は複数のプローブピン130の間に形成されることが好ましい。
図2a乃至図2hは、本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。図2aを参照すると、フォトリソグラフィー工程を用いて第1基板200上に複数のプローブピン形成パターン210を形成する。このパターン210はプローブピンを形成するためのもので、プローブピンに対応する形状を有することができる。また、第1基板200としてはシリコン基板を用いることができる。
この後、図2bに図示されたように、第1基板200上において、複数のプローブピン形成パターン210が形成されていない領域をエッチングしてプローブピン形成パターン210の間に少なくとも1つ以上の第1応力緩衝用溝部220を形成する。この場合、第1応力緩衝用溝部220は第1基板200の一部の深さまで形成された溝であることも、第1基板200の上部面から下部面まで開口された貫通孔であることもできる。また、第1応力緩衝用溝部220は第1基板200の上部面において開口された領域は三角形、四角形または円形等の多様な形状を有することができる。
一方、第1基板200の上部面に形成された第1応力緩衝用溝部220は第1基板200に熱が加わる場合に熱応力が発生することを緩和させる。具体的に、第1基板200として用いるシリコン基板は4.0乃至4.4ppm/℃の熱膨張係数を有するもので、温度の上昇に従って体積が変化する。このような体積変化により第1基板200内に応力が発生するようになる。
第1応力緩衝用溝部220は第1基板200に熱が加わる場合にその内部空間を通じて応力を緩和させる。この場合、第1応力緩衝用溝部220は溝の形状を有するよりは貫通孔の形態の場合にその内部空間を通じて熱応力をより効果的に緩和させることができる。
次に、図2cのように、複数のプローブピン形成パターン210上に金属物質を充填させプローブピン230を形成する。これは導体ペーストをパターン上に充填させるか、金属物質をメッキする方法を通じて行うことができる。この場合、プローブピン230を形成するためにCu、Pt、Pa、Ni、AgまたはAu等の金属物質を用いることができる。
また、図2dは図2cに図示された第1基板200の上部面を示したものである。図2dに図示されたように、第1応力緩衝用溝部220は複数のプローブピン230の間に位置する。これによりプローブピン230が位置した部分の第1基板200は相対的に熱応力の発生が低下し、プローブピン230が損傷するか、変形することを減少させることができるようになる。
また、図2dにおいては、第1応力緩衝用溝部220が1つの列に配置される複数のプローブピン230の間に位置され均一な配置構造を有し、その形状及び大きさも同一に図示されている。しかし、第1応力緩衝用溝部220は不規則な配置構造を有することもでき、その大きさ及び形状も夫々異なることができる。
一方、図2eに図示されたように、第1基板200とは別途の第2基板300上に少なくとも1つ以上の第2応力緩衝用溝部310を形成する。この場合、第2基板300としてはセラミック基板を用いることができる。
また、第2基板300に形成された第2応力緩衝用溝部310は、第1基板200の第1応力緩衝用溝部220と同様に熱応力を緩和させる機能を有する。
以後、図2fのように、第2基板300上に接合金属層320を形成する。接合金属層320は第1基板200と第2基板300が接合される場合、第1基板200に形成されたプローブピン230が転写される領域である。従って、接合金属層320は第1基板200に形成されたプローブピン230と対応する位置に形成されることが好ましい。この場合、接合金属層320はAu、Sn、Pb、Ni、Ag、Ti及びびその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことができる。
次に、図2gのように、第2基板300上に第1基板200を接合させる。そして、第1基板200に形成されたプローブピン230が第2基板300の接合金属層320に接合されるように約300℃の温度を印加し共晶ボンディングを行う。この過程において、温度上昇により第1基板200と第2基板300の体積変化が発生するようになる。この場合、第1基板200及び第2基板300の夫々に形成された第1及び第2応力緩衝用溝部220、310はその内部空間を通じて体積変化を吸収して熱応力を緩和させる。従って、第1基板200に形成されたプローブピン230が第2基板300の接合金属層320上に安定的に転写されることができるようになる。
このように、第1基板200及び第2基板300の夫々に形成された第1及び第2応力緩衝用溝部220、310を通じて熱応力の発生が減少することができる。従って、第1基板200及び第2基板300の夫々に形成されたプローブピン230及び接合金属層320が損傷されるか、位置または形態が変更されることを防ぐことができるようになる。これにより、プローブピン230が正確な位置に損傷なく接合されることができ、信頼性が向上されたプローブカード400を製造することができるようになる。
以上では本発明の好ましい実施形態に対して図示し説明したが、本発明は上述の特定の実施形態に限定されず、請求の範囲において請求する本発明の要旨から外れない範囲内で当該発明が属する技術分野において通常の知識を有する者により多様な変形実施が可能で、このような変形実施は本発明の技術的思想や展望から個別的に理解されてはいけない。
100、400 プローブカード
110 セラミック基板
200 第1基板
220 第1応力緩衝用溝部
300 第2基板
310 第2応力緩衝用溝部
110 セラミック基板
200 第1基板
220 第1応力緩衝用溝部
300 第2基板
310 第2応力緩衝用溝部
Claims (13)
- プローブピンを形成するための複数のプローブピン形成パターン及び熱応力を緩和させるための少なくとも1つの第1応力緩衝用溝部を含む第1基板を設ける段階と、
前記複数のプローブピン形成パターンに金属物質を充填してプローブピンを形成する段階と、
第2基板の一面に前記第1基板のプローブピンが形成された面を接合させる段階と、
前記第1基板及び第2基板が接合された状態で加熱し前記プローブピンを前記第2基板に転写させる段階を含むことを特徴とするプローブカードの製造方法。 - 前記第1基板は、シリコン基板であることを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記第1応力緩衝用溝部は、前記第1基板の上面から下面まで開口されたことを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記第1応力緩衝用溝部は、複数であることを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記複数の第1応力緩衝用溝部は、前記第1基板上において前記プローブピン形成パターンの間に位置することを特徴とする請求項4に記載のプローブカードの製造方法。
- 前記第2基板は、多層回路構造を有するセラミック基板であることを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記第2基板は、熱応力を緩和させるための少なくとも1つ以上の第2応力緩衝用溝部を含むことを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記第2基板は、前記プローブピンが転写される位置に形成された接合金属層を含むことを特徴とする請求項1に記載のプローブカードの製造方法。
- 前記接合金属層はAu、Sn、Pb、Ni、Ag、Ti及びその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことを特徴とする請求項8に記載のプローブカードの製造方法。
- 上部面に熱応力を緩和させるための応力緩衝用溝部を含むセラミック基板と、
前記セラミック基板上に形成され、プローブ胴体部とプローブチップ部で構成される複数のプローブピンを含むことを特徴とするプローブカード。 - 前記応力緩衝用溝部は、前記セラミック基板において前記複数のプローブピンの間に形成されたことを特徴とする請求項10に記載のプローブカード。
- 前記セラミック基板は、前記プローブピンを接合するための接合金属層を含むことを特徴とする請求項10に記載のプローブカード。
- 前記接合金属層はAu、Sn、Pb、Ni、Ag、Ti及びその組み合わせで構成されたグループから選ばれた少なくとも1つ以上の物質を含むことを特徴とする請求項12に記載のプローブカード。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080084651A KR20100025900A (ko) | 2008-08-28 | 2008-08-28 | 프로브 카드 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010054496A true JP2010054496A (ja) | 2010-03-11 |
Family
ID=41724395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009044236A Pending JP2010054496A (ja) | 2008-08-28 | 2009-02-26 | プローブカード及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100052711A1 (ja) |
JP (1) | JP2010054496A (ja) |
KR (1) | KR20100025900A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024053549A1 (ja) * | 2022-09-07 | 2024-03-14 | 株式会社ヨコオ | プローブ |
WO2024053552A1 (ja) * | 2022-09-07 | 2024-03-14 | 石福金属興業株式会社 | プローブピン用合金材料 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102106051B1 (ko) | 2013-10-08 | 2020-04-29 | 엘지이노텍 주식회사 | 모터 |
WO2016044786A1 (en) * | 2014-09-19 | 2016-03-24 | Celadon Systems, Inc. | Probe card with stress relieving feature |
WO2017023130A1 (ko) * | 2015-08-04 | 2017-02-09 | 크루셜머신즈 주식회사 | 프로브핀 본딩 장치 |
CN108232695A (zh) * | 2018-02-28 | 2018-06-29 | 成都宇鑫洪科技有限公司 | 一种多排微距型多频、高低混频滤波电连接器 |
CN108321469A (zh) * | 2018-02-28 | 2018-07-24 | 成都宇鑫洪科技有限公司 | 一种网络式双腔滤波集成共用接地板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199776A (ja) * | 1997-01-13 | 1998-07-31 | Hitachi Ltd | 半導体ウェーハ内部応力緩和方法 |
JPH11135582A (ja) * | 1997-10-31 | 1999-05-21 | Matsushita Electric Ind Co Ltd | バーンイン用ウェハカセット及びプローブカードの製造方法 |
JP2000241455A (ja) * | 1999-02-19 | 2000-09-08 | Advantest Corp | プローブカード及びプローブカード製造方法 |
JP2002176082A (ja) * | 2000-12-08 | 2002-06-21 | Hitachi Ltd | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 |
JP2002277485A (ja) * | 2001-03-19 | 2002-09-25 | Akira Shimokawabe | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
JP2005337737A (ja) * | 2004-05-24 | 2005-12-08 | Tokyo Electron Ltd | 積層基板及びプローブカード |
WO2007142413A1 (en) * | 2006-06-07 | 2007-12-13 | Phicom Corporation | Method of fabricating cantilever type probe and method of fabricating probe card using the same |
-
2008
- 2008-08-28 KR KR1020080084651A patent/KR20100025900A/ko not_active Application Discontinuation
-
2009
- 2009-02-26 JP JP2009044236A patent/JP2010054496A/ja active Pending
- 2009-03-03 US US12/396,671 patent/US20100052711A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199776A (ja) * | 1997-01-13 | 1998-07-31 | Hitachi Ltd | 半導体ウェーハ内部応力緩和方法 |
JPH11135582A (ja) * | 1997-10-31 | 1999-05-21 | Matsushita Electric Ind Co Ltd | バーンイン用ウェハカセット及びプローブカードの製造方法 |
JP2000241455A (ja) * | 1999-02-19 | 2000-09-08 | Advantest Corp | プローブカード及びプローブカード製造方法 |
JP2002176082A (ja) * | 2000-12-08 | 2002-06-21 | Hitachi Ltd | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 |
JP2002277485A (ja) * | 2001-03-19 | 2002-09-25 | Akira Shimokawabe | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
JP2005337737A (ja) * | 2004-05-24 | 2005-12-08 | Tokyo Electron Ltd | 積層基板及びプローブカード |
WO2007142413A1 (en) * | 2006-06-07 | 2007-12-13 | Phicom Corporation | Method of fabricating cantilever type probe and method of fabricating probe card using the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024053549A1 (ja) * | 2022-09-07 | 2024-03-14 | 株式会社ヨコオ | プローブ |
WO2024053552A1 (ja) * | 2022-09-07 | 2024-03-14 | 石福金属興業株式会社 | プローブピン用合金材料 |
Also Published As
Publication number | Publication date |
---|---|
US20100052711A1 (en) | 2010-03-04 |
KR20100025900A (ko) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
US7750651B2 (en) | Wafer level test probe card | |
US8633587B2 (en) | Package structure | |
KR101339493B1 (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
JP2010054496A (ja) | プローブカード及びその製造方法 | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
JP2008182224A (ja) | スタック・パッケージ及びスタック・パッケージの製造方法 | |
TW201208022A (en) | Flip chip package assembly and process for making same | |
JP2009076851A (ja) | 実装基板構造物及びその製造方法 | |
JP2003203941A (ja) | 半導体装置と配線基板との実装体 | |
US8354298B2 (en) | Semiconductor device and manufacturing method of a semiconductor device | |
TWI455271B (zh) | 半導體元件結構及其製法 | |
TWI434044B (zh) | 探針卡及其製作方法 | |
JP2015042973A (ja) | 大面積プローブカード及びその製造方法 | |
JP6592977B2 (ja) | 半導体パッケージ基板、半導体パッケージおよびその製造方法 | |
KR20020033526A (ko) | 프로브 구조체 및 그 제조 방법 | |
TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
CN108074824A (zh) | 一种半导体器件的制作方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP2011501185A (ja) | 電気検査装置の製造方法 | |
KR101047009B1 (ko) | 프로브용 기판 제조방법 | |
JPS61224444A (ja) | 半導体チツプの装着方法 | |
JP2004047622A (ja) | 電極間を電気的に接続する方法 | |
JP2018031659A (ja) | 回路装置 | |
JP2010044045A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |