KR20100025900A - 프로브 카드 및 그의 제조 방법 - Google Patents

프로브 카드 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100025900A
KR20100025900A KR1020080084651A KR20080084651A KR20100025900A KR 20100025900 A KR20100025900 A KR 20100025900A KR 1020080084651 A KR1020080084651 A KR 1020080084651A KR 20080084651 A KR20080084651 A KR 20080084651A KR 20100025900 A KR20100025900 A KR 20100025900A
Authority
KR
South Korea
Prior art keywords
substrate
probe
probe pin
stress buffer
stress
Prior art date
Application number
KR1020080084651A
Other languages
English (en)
Inventor
박호준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080084651A priority Critical patent/KR20100025900A/ko
Priority to JP2009044236A priority patent/JP2010054496A/ja
Priority to US12/396,671 priority patent/US20100052711A1/en
Publication of KR20100025900A publication Critical patent/KR20100025900A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드의 제조 방법이 개시된다. 본 발명에 따른 프로브 카드의 제조 방법은, 프로브 핀을 형성하기 위한 복수의 프로브 핀 형성 패턴 및 열 응력을 완화하기 위한 적어도 하나의 제1 응력 완충용 홈부를 포함하는 제1 기판을 마련하는 단계, 복수의 프로브 핀 형성 패턴에 금속 물질을 충전하여 프로브 핀을 형성하는 단계, 제2 기판의 일 면에 상기 제1 기판의 프로브 핀이 형성된 면을 접합시키는 단계, 및 제1 기판 및 제2 기판이 접합된 상태에서 가열하여 상기 프로브 핀을 제2 기판에 전사시키는 단계를 포함한다.
프로브 카드, 열팽창 계수, 응력, 홈부

Description

프로브 카드 및 그의 제조 방법{Probe card and manufaturing method thereof}
본 발명은 프로브 카드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 프로브 핀의 손상을 감소시키기 위한 프로브 카드 및 그의 제조 방법에 관한 것이다.
일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance Board), 프로브 카드(Probe Card)를 구비하여 웨이퍼에 제조된 칩들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드들로 전달하는 역할 및 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.
종래 프로브 카드는 실리콘 기판 상에 프로브 핀을 형성한 후, 세라믹 기판 상에 프로브 핀을 접합시키는 방식을 이용하여 제조하였다. 구체적으로, 실리콘 기판 상에 금속 물질을 증착 또는 도금하여 프로브 핀을 형성한다, 그리고, 세라믹 기판 상에 형성된 범프에 프로브 핀을 접합시켰다. 이 경우, 유테틱 본딩을 위해 약 300℃ 가량의 온도를 인가하게 된다. 이 과정에서 실리콘 기판과 세라믹 기판은 열팽창에 의해 응력이 발생된다. 이 같은 응력 발생에 따라 실리콘 기판 상에 형성된 프로브 핀이 변형되거나, 그 위치가 변경되는 문제점이 있었다. 또한, 세라믹 기판에도 응력이 발생하여, 프로브 핀이 정확한 위치에 접합되지 않아 접합 불량이 발생하는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 복수의 프로브 핀 사이에, 열 응력을 완화시키기 위한 적어도 하나의 응력 완충용 홈부를 포함하는 제1 기판을 이용하여 제2 기판 상에 프로브 핀을 전사시킴으로써, 프로브 핀의 변형을 감소시킬 수 있는 프로브 기판의 제조 방법을 제공하기 위한 것이다.
또한, 프로브 핀이 접합되는 세라믹 기판 상에 열 응력을 완화시키기 위한 적어도 하나의 응력 완충용 홈부를 형성함으로써, 프로브 핀의 접합 강도를 향상시킬 수 있는 프로브 기판 및 그 제조 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 칩 테스트를 위한 프로브 카드는, 프로브 핀을 형성하기 위한 복수의 프로브 핀 형성 패턴 및 열 응력을 완화시키기 위한 적어도 하나의 제1 응력 완충용 홈부를 포함하는 제1 기판을 마련하는 단계, 상기 복수의 프로브 핀 형성 패턴에 금속 물질을 충전하여 프로브 핀을 형성하는 단계, 제2 기판의 일 면에 상기 제1 기판의 프로브 핀이 형성된 면을 접합시키는 단계 및, 상기 제1 기판 및 제2 기판이 접합된 상태에서 가열하여 상기 프로브 핀을 상기 제2 기판에 전사시키는 단계를 포함한다. 이 경우, 상기 제1 기판은 실리콘 기판인 것이 바람직하다.
한편, 상기 제1 응력 완충용 홈부는 상기 제1 기판의 상면으로부터 하면까지 개구된 관통된 관통홀일 수 있다. 또한, 상기 제1 응력 완충용 홈부는 복수 개이며, 상기 복수 개의 제1 응력 완충용 홈부는 상기 제1 기판 상에서 상기 프로브 핀 형성 패턴들 사이에 위치될 수 있다.
그리고, 상기 제2 기판은 다층 회로 구조를 갖는 세라믹 기판인 것이 바람직하다. 또한, 상기 제2 기판은 열 응력을 완화시키기 위한 적어도 하나 이상의 제2 응력 완충용 홈부를 포함할 수 있으며, 상기 프로브 핀이 전사될 위치에 형성된 접합 금속층을 포함할 수 있다. 이 경우, 상기 접합 금속층은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 프로브 카드는, 상부면에 열 응력을 완화시키기 위한 응력 완충용 홈부를 포함하는 세라믹 기판, 및 상기 세라믹 기판 상에 형성되며, 프로브 몸체부와 프로브 팁으로 분리되는 복수의 프로브 핀을 포함한다. 이 경우, 상기 응력 완충용 홈부는 상기 세라믹 기판에서 상기 복수의 프로브 핀 사이에 형성될 수 있다.
또한, 상기 세라믹 기판은 상기 프로브 핀을 접합하기 위한 접합 금속층을 포함할 수 있으며, 상기 접합 금속층은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
본 발명에 따르면, 제1 기판과 제2 기판 중 적어도 하나에 열 응력을 완화 시키기 위한 응력 완충용 홈부를 형성함으로써, 응력 완충용 홈부를 통해 열 인가에 따라 발생하는 응력을 분산시킬 수 있게 된다. 이에 따라, 제1 기판에 형성된 프로브 핀을 제2 기판 상에 전사하는 경우, 프로브 핀이 손상 또는 변형되는 것을 감소시킬 수 있게 되며, 프로브 핀의 접합 강도가 향상되어 프로브 카드의 신뢰성을 향상시킬 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 도면이다. 도 1을 참조하면, 프로브 카드(100)는 세라믹 기판(110), 접합 금속층(120), 복수의 프로브 핀(130) 및 적어도 하나 이상의 응력 완충용 패턴(140)을 포함한다. 구체적으로, 세라믹 기판(110)은 내부에 프로브 핀(130)과 전기적으로 연결되는 다층 회로 구조(미도시)를 갖는다. 그리고, 다층 회로를 통해 전달되는 테스트 신호를 프로브 핀(130)에 전달하여 피검사체의 전기적 특성을 측정할 수 있게 된다.
접합 금속층(120)은 세라믹 기판(110)과 프로브 핀(130)을 접합하는 기능을 한다. 이 경우, 접합 금속층(120)은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
프로브 핀(130)을 확대한 도면을 참조하면, 프로브 핀(130)은 접합부(120)에 연결되는 프로브 몸체부(130a)와 프로브 몸체부(130a)의 선단에 연결되는 프로브 팁부(130b)를 포함한다. 이 경우, 프로브 팁부(130b)는 반도체 칩과 같은 피검사체에 접촉하여 테스트 신호를 전달하고, 피검사체로부터의 결과 신호를 수신하여 전기적 특성을 측정할 수 있게 된다.
한편, 세라믹 기판(110)의 상부면에 형성된 응력 완충용 홈부(140)는 세라믹 기판(100)에 열이 가해지는 경우 발생하는 열 응력을 완화시키는 기능을 한다. 세라믹 기판(110)은 약 5.4 내지 5.8 ppm/℃의 열팽창 계수를 갖는 것으로, 온도 상승에 따라 부피가 변화된다. 이 같은 부피 변화로 인해 세라믹 기판(110) 내에 응력이 발생하게 된다. 응력 완충용 홈부(140)는 그 내부 공간을 통해 부피 변화를 흡수하여 열 응력을 완화시킬 수 있다. 이에 따라, 세라믹 기판(110)으로부터 프로브 핀(130)의 분리되거나, 변형되는 것을 방지할 수 있게 된다. 이를 구현하기 위해, 응력 완충용 홈부(140)는 복수의 프로브 핀(130) 사이에 형성되는 것이 바람직하다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 프로브 카드의 제조 방법을 설명하기 위한 도면이다. 도 2a를 참조하면, 포토 리소그래피 공정을 이용하여 제1 기판(200) 상에 복수 개의 프로브 핀 형성 패턴(210)을 형성한다. 이 패턴(210)은 프로브 핀을 형성하기 위한 것으로, 프로브 핀에 대응되는 형상을 가질 수 있다. 또한, 제1 기판(200)으로는 실리콘 기판이 이용될 수 있다.
이 후, 도 2b에 도시된 것과 같이, 제1 기판(200) 상에서, 복수 개의 프로브 핀 형성 패턴(210)이 형성되지 않은 영역을 식각하여, 프로브 핀 형성 패턴들(210) 사이에 적어도 하나 이상의 제1 응력 완충용 홈부(220)를 형성한다. 이 경우, 제2 응력 완충용 홈부(220)는 제1 기판(200)은 일부 깊이까지 형성된 홈일 수 있으며, 제1 기판(200)의 상부면에서 하부면까지 개구된 관통홀일 수도 있다. 또한, 제1 응력 완충용 홈부(220)는 제1 기판(200)의 상부면에서 개구된 영역은 삼각형, 사각형 또는 원형 등 다양한 형상을 가질 수 있다.
한편, 제1 기판(200)의 상부면에 형성된 제1 응력 완충용 홈부(220)는 제1 기판(200)에 열이 가해지는 경우 열 응력이 발생되는 것을 완화시킨다. 구체적으로, 제1 기판(200)으로 이용되는 실리콘 기판은 4.0 내지 4.4ppm/℃의 열팽창 계수를 갖는 것으로, 온도 상승에 따라 부피가 변화된다. 이 같은 부피 변화로 인해 제1 기판(200) 내에 응력이 발생하게 된다.
제1 응력 완충용 홈부(220)는 제1 기판(200)에 열이 가해지는 경우 그 내부 공간을 통해 응력을 완화시킨다. 이 경우, 제1 응력 완충용 홈부(220)는 홈 형상을 갖는 것보다는 관통홀 형태인 경우에, 그 내부 공간을 통해 열 응력을 보다 효과적으로 완화시킬 수 있다.
다음, 도 2c에서와 같이, 복수의 프로브 핀 형성 패턴(210) 상에 금속 물질을 충전시켜 프로브 핀(230)을 형성한다. 이는 도체 페이스트를 패턴 상에 충진시 키거나, 금속 물질을 도금하는 방법을 통해 이루어질 수 있다. 이 경우, 프로브 핀(230) 형성을 위해 Cu, Pt, Pa, Ni, Ag 또는 Au 등의 금속 물질이 이용될 수 있다.
또한, 도 2d는 도 2c에 도시된 제1 기판(200)의 상부면을 나타낸 것이다. 도 2d에 도시된 바와 같이, 제1 응력 완충용 홈부(220)는 복수 개의 프로브 핀(230) 사이에 위치한다. 이에 따라 프로브 핀(230)이 위치한 부분의 제1 기판(200)은 상대적으로 열 응력 발생이 저하되어, 프로브 핀(230)이 손상되거나, 변형되는 것을 감소시킬 수 있게 된다.
또한, 도 2d에서는 제1 응력 완충용 홈부(220)가 하나의 열에 배치되는 복수의 프로브 핀(230) 사이에 위치되어 균일한 배치 구조를 가지며 그 형상 및 크기 또한 동일하게 도시되어 있다. 하지만, 제1 응력 완충용 홈부(220)는 불규칙한 배치 구조를 가질 수도 있으며, 그 크기 및 형상 또한 각각 상이할 수도 있다.
한편, 도 2e에 도시된 바와 같이 제1 기판(200)과는 별개의 기판 상에 제2 기판(300) 상에 적어도 하나 이상의 제2 응력 완충용 홈부(310)를 형성한다. 이 경우, 제2 기판(300)으로는 세라믹 기판이 이용될 수 있다.
또한, 제2 기판(300)에 형성된 제2 응력 완충용 홈부(310)는 제1 기판(200)의 제1 응력 완충용 홈부(220)와 동일하게 열 응력을 완화시키는 기능을 한다.
이 후, 도 2f에서와 같이, 제2 기판(300) 상에 접합 금속층(320)을 형성한다. 접합 금속층(320)은 제1 기판(200)과 제2 기판(300)이 접합되는 경우, 제1 기판(200)에 형성된 프로브 핀(230)이 전사되는 영역이다. 따라서, 접합 금속층(320)은 제1 기판(200)에 형성된 프로브 핀(230)과 대응되는 위치에 형성되는 것이 바람직하다. 이 경우, 접합 금속층(320)은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
다음, 도 2g에서와 같이, 제2 기판(300) 상에 제1 기판(200)을 접합시킨다. 그리고, 제1 기판(200)에 형성된 프로브 핀(230)이 제2 기판(300)의 접합 금속층(320)에 접합될 수 있도록 하기 위해 약 300℃의 온도를 인가하여 유테틱 본딩을 실시한다. 이 과정에서, 온도 상승에 의해 제1 기판(200)과 제2 기판(300)의 부피 변화가 발생하게 된다. 이 경우, 제1 기판(200) 및 제2 기판(300) 각각에 형성된 제1 및 제2 응력 완충용 홈부(220, 310)는 그 내부 공간을 통해 부피 변화를 흡수하여 열 응력을 완화시킨다. 따라서, 제1 기판(200)에 형성된 프로브 핀(230)이 제2 기판(300)의 접합 금속층(320) 상에 안정적으로 전사될 수 있게 된다.
이 같이, 제1 기판(200) 및 제2 기판(300) 각각에 형성된 제1 및 제2 응력 완충용 홈부(220, 310)를 통해 열 응력 발생이 감소될 수 있다. 따라서, 제1 기판(200) 및 제2 기판(300) 각각에 형성된 프로브 핀(230) 및 접합 금속층(320)이 손상되거나, 위치 또는 형태가 변경되는 것을 방지할 수 있게 된다. 이로 인해, 프 로브 핀(230)이 정확한 위치에 손상없이 접합될 수 있게 되어, 신뢰성이 향상된 프로브 카드(400)를 제조할 수 있게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 도면, 그리고
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 프로브 카드의 제조 방법을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100, 400 : 프로브 카드 200 : 제1 기판
110 : 세라믹 기판 300 : 제2 기판
220 : 관통홀 310 : 홈 패턴

Claims (13)

  1. 프로브 핀을 형성하기 위한 복수의 프로브 핀 형성 패턴 및 열 응력을 완화시키기 위한 적어도 하나의 제1 응력 완충용 홈부를 포함하는 제1 기판을 마련하는 단계;
    상기 복수의 프로브 핀 형성 패턴에 금속 물질을 충전하여 프로브 핀을 형성하는 단계;
    제2 기판의 일 면에 상기 제1 기판의 프로브 핀이 형성된 면을 접합시키는 단계; 및,
    상기 제1 기판 및 제2 기판이 접합된 상태에서 가열하여 상기 프로브 핀을 상기 제2 기판에 전사시키는 단계;를 포함하는 프로브 카드의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 기판은 실리콘 기판인 것을 특징으로 하는 프로브 카드의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 응력 완충용 홈부는 상기 제1 기판의 상면에서 하면까지 개구된 것을 특징으로 하는 프로브 카드의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 응력 완충용 홈부는 복수 개인 것을 특징으로 하는 프로브 카드의 제조 방법.
  5. 제4항에 있어서,
    상기 복수 개의 제1 응력 완충용 홈부는 상기 제1 기판 상에서 상기 프로브 핀 형성 패턴들 사이에 위치하는 것을 특징으로 하는 프로브 카드의 제조 방법.
  6. 제1항에 있어서,
    상기 제2 기판은 다층 회로 구조를 갖는 세라믹 기판인 것을 특징으로 하는 프로브 카드의 제조 방법.
  7. 제1항에 있어서,
    상기 제2 기판은 열 응력을 완화시키기 위한 적어도 하나 이상의 제2 응력 완충용 홈부를 포함하는 것을 특징으로 하는 프로브 카드의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 기판은 상기 프로브 핀이 전사될 위치에 형성된 접합 금속층을 포함하는 것을 특징으로 하는 프로브 카드의 제조 방법.
  9. 제8항에 있어서,
    상기 접합 금속층은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함하는 것을 특징으로 하는 프로브 카드의 제조 방법.
  10. 상부면에 열 응력을 완화시키기 위한 응력 완충용 홈부를 포함하는 세라믹 기판; 및
    상기 세라믹 기판 상에 형성되며, 프로브 몸체부와 프로브 팁으로 분리되는 복수의 프로브 핀;을 포함하는 것을 특징으로 하는 프로브 카드.
  11. 제10항에 있어서,
    상기 응력 완충용 홈부는, 상기 세라믹 기판에서 상기 복수의 프로브 핀 사이에 형성된 것을 특징으로 하는 프로브 카드.
  12. 제10항에 있어서,
    상기 세라믹 기판은 상기 프로브 핀을 접합하기 위한 접합 금속층을 포함하는 것을 특징으로 하는 프로브 카드.
  13. 제12항에 있어서,
    상기 접합 금속층은 Au, Sn, Pb, Ni, Ag, Ti 및 그 조합으로 구성된 그룹으 로부터 선택된 적어도 하나 이상의 물질을 포함하는 것을 특징으로 하는 프로브 카드.
KR1020080084651A 2008-08-28 2008-08-28 프로브 카드 및 그의 제조 방법 KR20100025900A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080084651A KR20100025900A (ko) 2008-08-28 2008-08-28 프로브 카드 및 그의 제조 방법
JP2009044236A JP2010054496A (ja) 2008-08-28 2009-02-26 プローブカード及びその製造方法
US12/396,671 US20100052711A1 (en) 2008-08-28 2009-03-03 Probe card and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084651A KR20100025900A (ko) 2008-08-28 2008-08-28 프로브 카드 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100025900A true KR20100025900A (ko) 2010-03-10

Family

ID=41724395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084651A KR20100025900A (ko) 2008-08-28 2008-08-28 프로브 카드 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20100052711A1 (ko)
JP (1) JP2010054496A (ko)
KR (1) KR20100025900A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150041356A (ko) 2013-10-08 2015-04-16 엘지이노텍 주식회사 모터
WO2017023130A1 (ko) * 2015-08-04 2017-02-09 크루셜머신즈 주식회사 프로브핀 본딩 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016044786A1 (en) * 2014-09-19 2016-03-24 Celadon Systems, Inc. Probe card with stress relieving feature
CN108232695A (zh) * 2018-02-28 2018-06-29 成都宇鑫洪科技有限公司 一种多排微距型多频、高低混频滤波电连接器
CN108321469A (zh) * 2018-02-28 2018-07-24 成都宇鑫洪科技有限公司 一种网络式双腔滤波集成共用接地板
JP2024037196A (ja) * 2022-09-07 2024-03-19 石福金属興業株式会社 プローブピン用合金材料
JP2024037261A (ja) * 2022-09-07 2024-03-19 株式会社ヨコオ プローブ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199776A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd 半導体ウェーハ内部応力緩和方法
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JP2000241455A (ja) * 1999-02-19 2000-09-08 Advantest Corp プローブカード及びプローブカード製造方法
JP2002176082A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP2002277485A (ja) * 2001-03-19 2002-09-25 Akira Shimokawabe プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法
JP4727948B2 (ja) * 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
KR100749735B1 (ko) * 2006-06-07 2007-08-16 주식회사 파이컴 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150041356A (ko) 2013-10-08 2015-04-16 엘지이노텍 주식회사 모터
WO2017023130A1 (ko) * 2015-08-04 2017-02-09 크루셜머신즈 주식회사 프로브핀 본딩 장치

Also Published As

Publication number Publication date
JP2010054496A (ja) 2010-03-11
US20100052711A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP4346264B2 (ja) インタフェース構造体及びその製造方法
US8058721B2 (en) Package structure
US7382049B2 (en) Chip package and bump connecting structure thereof
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
KR20100025900A (ko) 프로브 카드 및 그의 제조 방법
JP2006080555A5 (ko)
JP2008182224A (ja) スタック・パッケージ及びスタック・パッケージの製造方法
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
KR20020038480A (ko) 전자 디바이스, 커넥터 시스템 및 전자 디바이스 형성 방법
US20080088004A1 (en) Wafer level package structure with build up layers
JP5186741B2 (ja) 回路基板及び半導体装置
JP2002016069A (ja) 半導体装置およびその製造方法
US7821132B2 (en) Contact pad and method of forming a contact pad for an integrated circuit
JP5532744B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
CN205050835U (zh) 半导体器件
US20100271792A1 (en) Electronic component package and method of manufacturing the same
TWI728531B (zh) 探針卡裝置
EP2722875B1 (en) Flip chip device and method of manufacturing therefor
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
JP2006148037A (ja) フリップチップ・ボールグリッドパッケージ構造
TWI405279B (zh) Packaging of semiconductor components
US20070080452A1 (en) Bump structure and its forming method
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR20090106913A (ko) 반도체 장치 및 그 제조 방법
JP2001094228A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application