JP2000241455A - プローブカード及びプローブカード製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体集積回路素子の電気的試験を行う際に半
導体集積回路素子の被接触部との接触を行うためのプロ
ーブカードで、バンプの独立懸架、平面配列、一括形
成、およびバーンイン試験への対応を実現すること。 【解決手段】半導体基板４１にカンチレバー４３Ａを形
成し、このカンチレバー４３Ａの遊端に半導体集積回路
上の被接触部に接触するためのバンプ４５を形成する。
バンプを外部試験装置に電気的接続を行う配線４４を形
成する。異方性エッチングによりカンチレバー４３Ａの
下部の半導体基板の部分を除去して穴４２を形成しカン
チレバー及びバンプに独立した弾性を持たせる。

Description

【発明の詳細な説明】

【０００１】

【発明に属する技術分野】この発明は、半導体集積回路
素子を製造工程において電気的に試験を行うに際して、
集積回路素子上の被接触部との電気的接触を実現するた
めの接触先端を有するプローブカード、及びその製造方
法に関する。

【０００２】

【従来の技術】半導体素子を製造・販売するに際して、
素子の電気的動作を試験することが必須である。従来、
上記試験は主に製造工程後に実施されていた。しかし近
年、製造工程の途中において試験が必要とされるように
なってきた。その理由として、チップ・サイズ・パッケ
ージ（略称ＣＳＰ）やボール・グリッド・アレイ（略称
ＢＧＡ）といった新たな半導体素子のパッケージ方式の
登場が挙げられる。こららのパッケージ方式のよる半導
体素子は、被接触部が平面上にＸ−Ｙ方向に配列を有す
ることを特徴とする。

【０００３】上記のような半導体集積回路素子は、工数
・コスト上の理由から、ウエハ状態でパッケージした後
に切り出しが行われる。それゆえに、電気的試験も同様
にウエハ状態で行うほうが工数上及びコスト上の理由か
ら望ましい。さらに、半導体素子の初期不良を検出する
ために、半導体素子を１００℃〜２００℃の高温にして
行う電気的試験も重要である。この試験をバーンイン試
験と呼ぶ。これも同様の理由からウエハ状態で行うこと
が望ましい。ウエハ状態でのバーンイン試験をウエハレ
ベル・バーンイン試験と呼ぶ。

【０００４】半導体集積回路素子を電気的に試験するに
際して、外部の試験装置とウエハ上の素子とを電気的に
接続することが必要である。そのためには、ある種の接
触先端と素子の被接触体である被接触部を接触させて、
導通させることが必須である。上記の接触先端は、ある
種の基板上に複数個、被接触部の配列に対応して実装さ
れ、供給されるのが通例である。上記の基板を普通、プ
ローブカードと称する。

【０００５】上記のプローブカードに関する従来例を、
以下に数例示す。第一の従来例を図１１に示す。図１１
において、１１はプリント基板、１３はプローブピン、
１４は試験すべき集積回路素子が形成されたウエハ、１
５は集積回路素子に形成された被接触部を構成する被接
触部である。プリント基板１１とプローブピン１３でプ
ローブカードが構成される。プリント基板１１およびウ
エハ１４はプローバと呼ばれる装置（図示せず）に組み
込まれており、プローバを駆動することによりプローブ
ピン１３のピン先と、任意の被接触部１５との接触を行
う。

【０００６】プローブピン１３には半導体試験装置（図
示せず）からの配線が施されており、これにより半導体
素子の電気的試験が実施できる。プローブピン１３は充
分な弾力性を有しており、複数のプローブピンと被接触
部間の高低差を吸収することができる。第二の従来例を
図１２に示す。図１２において、２１は絶縁性を有する
弾性体シート、２２は配線、２３はバンプ、１４はウエ
ハ、１５は被接触部である。

【０００７】第二の従来例における接触、電気的試験の
実施方法は第一の従来例と同じである。弾性体シート２
１が変形することにより、バンプ２３と被接触部１５間
の高低差を吸収する。弾性体シート２１にはポリイミド
系樹脂が一般的に用いられる。図１２に示した第二の従
来例は、バンプ２３をＸ−Ｙ平面上に配列することが比
較的容易であり、この点では第一の従来例に比して優れ
ている。また、第一の従来例ではプローブピン１３を個
別に製作し、人手で配列する必要があったため工数が膨
大だったのに対し、第二の従来例は一括してバンプ２３
を成形することが可能であり、この点でも有利である。

【０００８】第三の従来例を図１３に示す。図１３にお
いて２４は絶縁性を有する弾性体で形成したカンチレバ
ー、２２は配線、２３はバンプ１４はウエハ１５は被接
触部である。カンチレバー２４は図面の面に対して垂直
方向に短冊状に切れ目が入って連なっており、一つのバ
ンプ２３に対して一つのカンチレバー２４が対応してい
る。このことによりバンプ２３と被接触部１５との間の
高低差が独立して吸収される。

【０００９】

【発明が解決しようとする課題】図１１に示したプロー
ブピン１３を用いる第一の従来例の方法は、現在プロー
ブカードとして最も一般的な方法として実用されてい
る。然しこの方法は従来のパッケージ方法の半導体素子
を念頭に置いて考案された構造であり、新たなパッケー
ジ方式に対応することは難しい。つまりＸ−Ｙ平面上に
拡がって配列された被接触部１５に対応してプローブピ
ン１３を配列することは非常に困難である。

【００１０】これに対し、図１２に示した第二の従来例
によればバンプ２３を Ｘ−Ｙ平面上に配列することは
容易である。しかし乍ら被接触部１５の高低差の吸収を
弾性体シート２１の可撓性に依存しているため、弾性の
独立性に乏しく、全てのバンプ２３にわてたって充分な
接触を行い難い。また弾性体シート２１の熱膨張が半導
体集積回路を形成したウエハ１４に比して著しく大き
い。このためにバーンイン試験の際にバンプ２３と被接
触部１５の位置に齟齬が生じる欠点がある。

【００１１】更に、第三の従来例ではカンチレバー２４
が互いに対向して両側から、または四方から突出してい
るだけであるのでＸ−Ｙ平面上に配列される被接触部１
５への対応はやはり困難であり、最近のチップ・サイズ
・パッケージ或いはボール・グリッド・アレイのような
パッケージ方式の半導体素子には対応できない不都合が
ある。

【００１２】この発明の目的はチップ・サイズ・パッケ
ージ或いはボール・グリッド・アレイのような最新のパ
ッケージ方式の半導体素子に対応することができるプロ
ーブカードおよびその製造方法を提供することにある。

【００１３】

【課題を解決するための手段】試験すべき半導体集積回
路素子を構成する半導体基板と同等の熱膨張係数を持つ
半導体基板と、この半導体基板の一方の面に上記半導体
集積回路素子に設けられる被接触部の位置に対応して形
成された穴と、この穴の開口面にこの開口面と平行した
姿勢で突出して形成されたカンチレバーと、このカンチ
レバーの各遊端に上記開口面から外向きに突出して形成
されたバンプと、このバンプを試験装置に電気的に接触
する配線とを具備して構成されたプローブカードを提案
するものである。

【００１４】この発明によるプローブカードの構造によ
ればプローブカードを構成する基板を被試験すべき半導
体集積回路素子を構成する半導体基板と同等の熱膨張係
数を持つ半導体基板を用いるから、バーンイン試験を行
う場合でも、被接触部とバンプとの間の位置関係に齟齬
が生じる恐れはない。更に半導体基板の一方の面に生成
する穴はエッチング技術によって構成することができる
から、Ｘ−Ｙ平面上に多数配列して形成することも容易
である。

【００１５】更に穴の開口面に突出して形成するカンチ
レバーは半導体基板の一方の面に形成した酸化膜或いは
窒化膜をエッチング技術によって形成するから、一括処
理が可能であり製造が容易である。更に、カンチレバー
を形成する酸化膜或いは窒化膜の面に配線及びバンプを
形成するから、これらの形成技術は蒸着或いはスパッタ
リング等の一般的な技術で形成できるから、技術的に簡
単に然も確実に製造できる利点が得られる。

【００１６】

【発明の実施の形態】この発明の第一の実施例を図１、
および図２に示す。図１は第一の実施例の断面図であ
る。図１において、４１は試験すべき半導体集積回路素
子を構成する半導体基板と同等の熱膨張係数を持つ半導
体基板、例えばシリコンのような半導体基板を示す。４
２はこの半導体基板４１の面に異方性エッチングして形
成した穴、４３はカンチレバー４３Ａを形成するために
形成した酸化膜或いは窒化膜を示す。以下の説明では酸
化膜であるものとして説明する。４４は配線、４５はバ
ンプである。バンプ４５が被接触部１５（図１１〜１３
参照）に接触するに際して、カンチレバー４３Ａが弾性
変形を起こし、バンプ４５と被接触部１５間との高低差
を吸収する。

【００１７】図２は第一の実施例の平面図である。図２
において４２は異方性エッチングによって形成した穴４
３Ａはこの穴４２の開口面に平行な姿勢で突出して形成
したカンチレバー、４４は配線、４５はバンプである。
図２のようにカンチレバー４３ＡはＸ−Ｙ平面上に配列
することが可能であり、配線４４は穴４２の間を縫うよ
うにして形成される。ただしカンチレバー４３Ａ上の配
線４４の幅は、カンチレバー４３Ａの幅Ｗ（図２参照）
の数割以下とする。これは、カンチレバー４３Ａを構成
する材料（主にＳｉＯ₂ ）と配線４４を構成する材料
（主にＡｕ）との間の内部応力差により、カンチレバー
４３Ａが反ることを阻止するための措置である。図２の
構造がＸ−Ｙ平面状に連なることにより、ＣＳＰ・ＢＧ
Ａといった面状に配列されるパッド或いはハンダボール
等に対応可能となる。

【００１８】以下、第一の実施例の製造方法に関して説
明する。まず、表面が（１００）面の半導体基板ここで
はシリコン基板を用意する。これはオリフラ（またはノ
ッチ）が＜１１０＞方向となっており、加工上の要請か
ら図２の縦横各辺の方向も＜１１０＞となるよう調整す
る必要がある。これに関しては後述する。図３、図４が
第一の実施例における第一の製造工程の例を示した図で
ある。まずシリコン基板のような半導体基板４１上に、
カンチレバー４３Ａの元、およびシリコンエッチングの
際のマスクとなる酸化膜４３を生成する。酸化膜４３は
熱酸化法によって形成しても良いが、膜厚が必要とされ
る（１μｍ以上）ことから、ＣＶＤによって形成するほ
うが望ましい。

【００１９】酸化膜４３上にフォトレジスト４６を塗布
し、コの字型に露光し、現像により当該部分のフォトレ
ジスト４６を除去する。然る後にフォトレジスト４６を
マスクとして酸化膜４３に対してエッチングを行い、図
３に示すように酸化膜４３にコの字形のホール４７を形
成する。エッチング方法は、フッ酸＋フッ化アンモニウ
ムによるウエットエッチングでも良いし、ＣＦ₄ ガス＋
水素ガスによるドライエッチングでもよい。フォトレジ
スト４６を除去して、図４に示すように酸化膜４３のパ
ターンを得る。また、シリコン酸化膜の代わりにシリコ
ン窒素膜を用いてもよい。

【００２０】露光段階でパターンの各辺の方向を＜１１
０＞と設定しなければならない。４３Ａはカンチレバー
で、この段階ではまだ半導体基板４１の面から浮き上が
ってはいない。半導体基板４１から浮き上がっていない
状態のほうが配線等の加工が簡便であり、半導体基板４
１のエッチングは最終工程で行う。図５と図６に第一の
実施例における第二の製造工程の例を示す。第一工程後
の半導体基板４１にフォトレジスト５６を塗布する。段
差を埋め、蒸着のマスクとするためにフォトレジスト５
６は厚めに塗布する。次に配線形状を露光し、現像によ
り当該部分のフォトレジスト５６を除去する。さらに配
線の元となる金属膜５４を例えば真空蒸着法にて形成す
る。これにより半導体基板４１は図５に示す状態とな
る。さらにフォトレジスト５６を余分な金属膜５４と共
に除去すると、図６に示すような配線４４のパターンが
得られる。

【００２１】配線４４の材質としては、アルミニウムの
ような安価な金属を用いても良いが、銅や金のように電
気伝導度が高い金属を用いるのが望ましい。また、金属
膜を形成する手段としては、真空蒸着法のほかに各種Ｃ
ＶＤやスパッタ法が考えられる。ただし、このような他
の手段を用いる場合には、以下に示す第二工程の加工手
順も便宜変更する必要がある。

【００２２】さらに図７、図８に第一の実施例における
第三の製造工程の例を示す。まず、フォトレジスト６６
を図７のように厚めに塗布する。次にバンプ４５の形状
に露光し、現像により当該部分のフォトレジスト６６を
除去し、配線４４を露出させる。バンプ４５を金属メッ
キにて形成し、図７の状態となる。メッキの際には配線
４４を通じて電流を流し、フォトレジスト６６の孔の中
にバンプ４５を形成する。フォトレジスト６６を全て除
去し、図８のようにバンプ４５が付いた状態が得られ
る。

【００２３】この第三工程の例において、バンプ４５の
材質としては、ニッケルのようにメッキ可能な金属が望
ましい。しかし、バンプ形成の手段としては熱ＣＶＤ法
などの手段も考えられ、タングステンのように硬質な金
属を利用することも有望である。また、ロジウムはメッ
キ可能な上に、ある程度硬質であるので非常に有望であ
る。

【００２４】以上に述べた第一から第三製造工程に関し
ては、若干の手順前後は許容される。例えば配線４４を
形成してからカンチレバー４３Ａを形成してもよい。こ
の場合、酸化膜４３の形成だけは最初にやっておかなけ
ればならない。最後に第四の製造工程について説明す
る。図８において酸化膜４３のホール４７の各辺がシリ
コン結晶の＜１１０＞方向を向いている。ここで、下地
の半導体基板４１に対してウエットの異方性エッチング
を施す場合を説明する。エッチング液としてはＫＯＨ溶
液、ＥＤＰ，ＴＭＡＨ等が代表的である。これらのエッ
チング液には、（１１１）面のエッチング速度が他の面
に比して二桁ほど遅い性質を有する。よって図８のよう
な四角形のホール４７から半導体基板４１をエッチング
した場合、四角錘上に穴４２が抉られ、エッチングがそ
の時点でほとんど停止してしまう。この方法の有利な点
は、第一にはカンチレバー４３Ａの下の半導体基板４１
の部分もエッチングされてしまう点である。第二にはカ
ンチレバー４３Ａを支持する部分の半導体基板４１がエ
ッチングされずに残る点である。これにより、望んだ図
１および図２に示す状態が得られる。

【００２５】図９に示すのは、この発明の第二の実施例
である。４１はシリコンのような半導体基板、４２は異
方性エッチングによって形成した穴、４３Ａはカンチレ
バー、４４は配線、４５はバンプ、６４は金属膜であ
る。基本的な構成は第一の実施例と同じであるが、一点
だけ異なる部分がある。それは半導体基板４１とカンチ
レバー４３Ａの層の間に金属膜６４をはさんだことであ
る。これはカンチレバー４３Ａと配線４４の内部応力の
差による変形が、どうしても大きくなる場合に必要とな
る。つまりカンチレバー４３Ａの両面に金属を成膜する
ことにより、表裏の応力の均衡をとるのである。ここ
で、配線４４と金属膜６４のカンチレバー４３Ａ上での
幅・厚さ・材質は同じである必要は全くなく、応力均衡
さえとれればよい。

【００２６】第二の実施例の製造工程は、第一の実施例
の場合と基本的には変化がない。ただ二個所に付加すべ
き工程がある。まず一つは、酸化膜４３を形成する工程
の前に、金属膜６４を形成する工程を付加する。もう一
つは、酸化膜４３をエッチングする工程の後のどこか
に、金属膜６４をホール４７の形状にエッチングする工
程を付加する。

【００２７】図１０に示すのはこの発明の第三の実施例
である。４１はシリコンのような半導体基板、４２は異
方性エッチングによって形成した穴、４３Ａはカンチレ
バー、４４は配線、４５はバンプ、４３は異方性エッチ
ングの際のマスクとなる酸化膜である。第三の実施例に
おいては、カンチレバー４３Ａそのものを金属で形成し
ており、この金属製のカンチレバー４３Ａによりバンプ
４５に独立した弾性を持たせると同時に、バンプ４５と
外部検査装置との電気的接続を確保する役割を持つ。こ
の方法によっても、内部応力差による変形はほとんどな
いと考えられる。

【００２８】第三の実施例の製造工程は、第一の実施例
の場合とほとんど同じである。異なる点としては、酸化
膜４３をエッチングする際に四角にホール４７を開ける
ことと、金属のカンチレバー４３Ａと配線４４を通常の
配線よりも厚く付けることである。このとき、図１０に
あるようにカンチレバー４３Ａと配線４４が繋がるよう
にステップガバレージのある方法（例えばＣＶＤ方）を
用いる必要がある。この例においてはカンチレバー４３
Ａと配線４４の材質を同じとしたが、配線４４の材質を
途中から変更する工夫も考えられる。

【００２９】

【発明の効果】以上説明したこの発明のプローブカード
において、バンプ４５を独立懸架のカンチレバー４３Ａ
に設け、そのカンチレバー４３ＡをＸ−Ｙ平面上に配列
する製造手段を採用したことにより、ＣＳＰ或いはＢＧ
Ａのような新たな実装方式の半導体素子に対する電気的
試験が確実に行えるようになる。

【００３０】この発明においては、この電気的試験はウ
エハ状態でも実行することも可能である。また、プロー
ブカード自体にシリコンのような半導体基板を基板とし
て用いていることから、半導体集積回路素子との熱膨張
率に差がなく、高温条件下の試験においてもバンプ４５
と被接触部１５との位置ズレが問題にならない。また、
マイクロマシン技術を応用するため、接触先端（バン
プ）を半導体基板４１上に一括形成することも可能であ
る。

【００３１】以上の効果により、ＣＳＰ・ＢＧＡといっ
た最新の半導体集積回路の実装技術、および最近のバー
ンイン試験に対応可能なプローブカードを実現すること
ができる。

【図面の簡単な説明】

【図１】この発明の第一の実施例を示す拡大断面図。

【図２】この発明の第一の実施例を示す拡大平面図。

【図３】この発明の第一の実施例における第一の工程を
示す拡大断面図。

【図４】この発明の第一の実施例における第一の工程を
示す拡大平面図。

【図５】この発明の第一の実施例における第二の工程を
示す拡大断面図。

【図６】この発明の第一の実施例における第二の工程を
示す拡平断面図。

【図７】この発明の第一の実施例における第三の工程を
示す拡大断面図。

【図８】この発明の第一の実施例における第三の工程を
示す拡大平面図。

【図９】この発明の第二の実施例を示す拡大断面図。

【図１０】この発明の第三の実施例を示す拡大断面図。

【図１１】従来のプローブピンを用いたプローブカード
の構造を説明するための拡大断面図。

【図１２】従来のメンブレン型プローブカードの構造を
説明するための拡大断面図。

【図１３】従来のカンチレバー方式によるプローブカー
ドの構造を説明するための拡大断面図。

【符号の説明】

４１ 半導体基板 ４２ 穴 ４３ 酸化膜 ４３Ａ カンチレバー ４４ 配線 ４５ バンプ ４７ ホール

フロントページの続き Ｆターム(参考） 2G011 AA17 AA21 AB01 AB06 AC14 AE03 AE22 4M106 AA02 BA01 BA14 DD03 DD04 DD10

Claims (9)

【特許請求の範囲】
1. 【請求項１】 Ａ、試験すべき半導体集積回路素子を構
   成する半導体基板と同等の熱膨張係数を具備した半導体
   基板と、 Ｂ，この半導体基板の一方の面に上記半導体集積回路素
   子に設けられる被接触部の位置に対応して形成された穴
   と、 Ｃ，この穴の開口面に、この開口面と平行した姿勢で突
   出して形成されたカンチレバーと、 Ｄ，このカンチレバーの各遊端に上記開口面から外向き
   に突出して形成されたバンプと、 Ｅ，上記カンチレバーの表面に形成され、上記バンプを
   試験装置に電気的に接触する配線と、 を具備して構成されたプローブカード。
2. 【請求項２】 請求項１記載のプローブカードにおい
   て、上記カンチレバーは上記半導体基板の一方の面に形
   成した酸化膜によって形成した構成としたことを特徴と
   するプローブカード。
3. 【請求項３】 請求項１記載のプローブカードにおい
   て、上記カンチレバーは上記半導体基板に形成した窒化
   膜によって形成した構成としたことを特徴とするプロー
   ブカード。
4. 【請求項４】 請求項２又は３記載のプローブカードに
   おいて、上記カンチレバーの上記基板側の面に金属膜を
   被着形成した構造としたことを特徴とするプローブカー
   ド。
5. 【請求項５】 請求項１記載のプローブカードにおい
   て、上記カンチレバーを金属によって構成したことを特
   徴とするプローブカード。
6. 【請求項６】 請求項１乃至５記載の何れかのプローブ
   カードにおいて、上記穴及びバンプを試験すべき半導体
   集積回路素子の被接触部と、対向してＸ−Ｙ平面上に配
   列して形成したことを特徴とするプローブカード。
7. 【請求項７】 Ａ、試験すべき半導体集積回路素子を構
   成する半導体基板と同等の熱膨張係数を具備した半導体
   基板の一方の面に酸化膜又は窒化膜を形成する工程と、 Ｂ，上記酸化膜又は窒化膜にコの字のホールを形成して
   カンチレバーを形成する工程と、 Ｃ，上記カンチレバーの表面及び上記酸化膜又は窒化膜
   の上面に配線を形成する工程と、 Ｄ，上記カンチレバーの遊端に突出して形成する工程
   と、 Ｅ，上記ホールによって露出された上記半導体基板に対
   して異方性エッチングによって穴を形成する工程と、 とを含むプローブカード製造方法。
8. 【請求項８】 請求項７記載のプローブカード製造方法
   において、上記酸化膜又は窒化膜の形成前に上記半導体
   基板と上記酸化膜又は窒化膜の間に金属膜を形成する工
   程付加したことを特徴とするプローブカード製造方法。
9. 【請求項９】 Ａ、試験すべき半導体集積回路素子を構
   成する半導体基板と同等の熱膨張係数を具備した半導体
   基板の一方の面に酸化膜又は窒化膜を形成する工程と、 Ｂ，上記酸化膜又は窒化膜に角形のホールを形成する工
   程と、 Ｃ，上記ホールの形成によって露出された上記半導体基
   板の面にカンチレバーの形状にカンチレバーを形成する
   工程と、 Ｄ，上記金属で形成されたカンチレバーに電気的に接触
   し、上記酸化膜又は窒化膜の表面に延長されて形成した
   配線と、 Ｅ，上記金属製のカンチレバーの端部に突出して形成し
   たバンプと、 Ｆ，上記酸化膜又は窒化膜に形成したホールによって露
   出した上記半導体基板の面に対して異方性エッチングを
   施し上記ホールの形状の開口部を持つ穴を形成する工程
   とを含むプローブカード製造方法。