JP3550157B2

JP3550157B2 - 回路測定用端子の製造方法

Info

Publication number: JP3550157B2
Application number: JP00837392A
Authority: JP
Inventors: 徹渡辺; 勝弥奥村; 隆一寺崎; 良典照井
Original assignee: Toshiba Corp; Denki Kagaku Kogyo KK
Current assignee: Toshiba Corp; Denka Co Ltd
Priority date: 1992-01-21
Filing date: 1992-01-21
Publication date: 2004-08-04
Anticipated expiration: 2019-08-04
Also published as: JPH05198636A

Description

【０００１】
【産業上の利用分野】
この発明は、例えば半導体集積回路の特性を測定するため、半導体集積回路のパッドに接触される回路測定用端子の製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路は、製造段階において何度か電気的特性を測定する必要がある。例えばＬＳＩの場合、ウェハ内に回路素子を製造した段階で、各チップを構成する回路素子の動作をテストするための測定が行われ、この後、ウェハから切取られたチップをパッケージに収容したり、ＴＡＢテープに実装した状態で、再度動作をテストするための測定が行われる。このうち、前者は、通常タングステン等の金属によって構成された針状の測定端子を有するプローブカードが使用される。また、後者は、アウターリードが挿入されるソケットを使用することが多いが、ＴＡＢの場合は、プローブカードが使用されることがある。
【０００３】
図１、図２は、従来のプローブカードを示すものである。このプローブカード１０において、カード基板１１の中央部には開口部１１ａ設けられている。カード基板１１の裏面には複数の配線パターン１２が設けられ、これら配線パターン１２には、細い金属製の針１３の一端が接続されている。これら針１３はさらに図示せぬ樹脂によってカード基板１１に固定されている。これら針１３の他端は、例えばウェハ１４に形成されたＬＳＩチップ１５のパッド１６に接触される。このように針１３をＬＳＩチップ１５のパッド１６に接触した状態で所要の測定が行われる。
【０００４】
【発明が解決しようとする課題】
ところで、ＬＩＳの高密度化に伴い、前記パッド１６のサイズは小さくなっており、しかも、パッド１６の数は増大している。特に、論理デバイスでは３００〜５００個のパッドを有するものも珍しくなくなっている。したがって、パッド相互の間隔が狭くなっているため、図１、図２に示すような従来のプローブカードでは、この状況に対応できなくなりつつある。
すなわち、パッドのサイズが小さくなった場合、次のような問題が生ずる。
【０００５】
従来のプローブカード１０では、針１３が傾斜してパッド１６の表面に接触している。パッド１６は通常アルミニウム合金によって構成されており、この表面には酸化膜ができる。このため、プローブカード１０に加重を加え、針１３で酸化膜を擦って除去している。しかし、パッドのサイズが小さくなった場合、針１３で酸化膜を擦る際、図３、図４に示すように、針１３がパッド１６からはみ出し、表面保護用の絶縁膜１７を破ることがある。
次に、パッドの間隔が狭くなった場合、次のような問題が生ずる。
【０００６】
この場合、プローブカードの針の位置精度を維持できなくなる。すなわち、通常、プローブカードの針の位置は樹脂によって配線パターンに固定され、この後、針の相互間隔が微調整される。しかし、針の先端の径は、３０μｍ程度であり、パッドのピッチが８０μｍであると、針の平均間隔は５０μｍとなり、製造が困難となりつつある。
また、パッドの数が増加した場合、次のような問題が生ずる。
【０００７】
すなわち、図１、図２に示す従来のプローブカードは、針１３が平面状に並べられており、針１３の間隔はパッド１６に接触する他端部から配線パターン１２に接続される一端部に向けて次第に広げられている。これは、配線パターン１２の相互間隔を確保し、外部へ信号を取出すための配線の接続を容易にするためである。しかし、パッドの数が増加した場合、配線パターン１２の相互間隔を十分確保することが困難となる。
【０００８】
さらに、近時、高温の状態でＬＳＩをテストすることが増えつつある。この場合、プローブカードもある程度高温となるが、ＬＳＩの基板としてのシリコンウェハと、プローブカードのカード基板を構成する例えばエポキシ樹脂は、熱膨張係数が異なっている。このため、針の位置とパッドの位置が大きくずれ、測定が困難となることがあった。
このように、従来のプローブカードでは、狭ピッチ、小サイズ、多数個のパッドに対応することが困難なものであった。
【０００９】
この発明は、上記課題を解決するものであり、その目的とするところは、パッドが狭ピッチ、小サイズとなり、且つ、パッド数が増大した場合においても、確実に接触することが可能な回路測定用端子の製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
この発明は上記課題を解決するため、半導体集積回路のパッドに接触される回路測定用端子の製造方法であって、成長を制御できる材料からなる基板の表面に基板と絶縁された複数の配線パターンを形成し、これら配線パターンに前記基板を露出させる第１の開口部をそれぞれ形成する工程と、前記基板および配線パターンの全面に絶縁膜を形成し、この絶縁膜に前記各第１の開口部に対応して前記第１の開口部より直径の大きく、前記配線パターンの一部を露出させる第２の開口部を形成する工程と、前記各第１の開口部内に、前記基板と合金を形成するための金属を配置する工程と、前記基板と同一材料を含む雰囲気内において、前記金属内に前記基板と同一材料を取込み前記第１の開口部内の基板上に前記基板と同一材料からなる針状結晶をそれぞれ成長させる工程と、これら針状結晶の表面に、前記第２の開口部から露出された配線パターンと接続される導電性金属をそれぞれ設ける工程とを具備することを特徴とする。
【００１５】
また、この発明は、半導体集積回路のパッドに接触される回路測定用端子の製造方法であって、成長を制御できる材料からなる基板の表面に、この基板と合金を形成するための金属を複数個配置する工程と、前記基板と同一材料を含む雰囲気内において、前記金属内に前記基板と同一材料を取込み基板上に前記基板と同一材料からなる複数の針状結晶を成長させる工程と、これら針状結晶および前記基板の表面に導電性金属を形成する工程と、前記基板の表面に位置する導電性金属上に、複数の前記針状結晶を保持するための絶縁体を形成する工程と、前記基板および基板の表面に位置する導電性金属を除去する工程と、前記絶縁体の裏面に、複数の前記針状結晶の表面に設けられた前記導電性金属とそれぞれ接続される複数の配線パターンを形成する工程とを具備することを特徴とする。
【００１６】
【作用】
この発明は、基板上に針状結晶を成長させ、この針状結晶の表面に金属を設けるとともに、針状結晶の表面に設けられた金属と接続された配線パターンを設け、測定用端子を形成している。これら針状結晶や配線パターン等は、ＬＳＩの微細加工プロセスに用いられるリゾグラフやドライエッチング等の技術を使用して形成できるため、従来のプローブカードに比べて飛躍的に微細化することができる。したがって、パッドの数が増大したり、パッド相互のピッチが狭まった場合においても十分対応できるものである。
【００１７】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。
【００１８】
先ず、基板の所定の位置に針状結晶を形成する方法について説明する。この方法は、「R.S.Wagner and W.C.Ellis : Appl.Phys Letters 4 (1964) 89」に開示されているものである。
【００１９】
図５（ａ）において、表面が（１１１）面であるシリコン単結晶（Ｓｉ）３１の所定の位置に金（Ａｕ）粒子３２を載置する。これをＳｉＨ₄、Ｓｉｃｌ₄等のシリコンを含むガスの雰囲気中でＳｉ−Ａｕ合金の融点以上に加熱する。Ｓｉ−Ａｕ合金はその融点が低いため、金粒子３２が載置された部分にこの合金の液滴ができる。このとき、ガスの熱分解により、シリコンが雰囲気中より取込まれるが、液状体は他の固体状態に比べてシリコン原子を取込み易く、Ｓｉ−Ａｕ合金の液滴中には次第にシリコンが過剰となる。この過剰シリコンはシリコン基板３１上にエピタキシャル成長し、同図（ｂ）に示すように、［１１１］軸方向に沿って針状結晶３３が成長する。この針状結晶３３は単結晶であり、基板３１の結晶方向と同一方位を有する。また、この針状結晶３３の直径は液滴の直径とほぼ同一である。
次に、上記シリコンの針状結晶を形成する方法を用いた回路測定用端子の製造方法について説明する。
図６、図７は、この発明の第１の実施例を示すものである。
【００２０】
先ず、図６（ａ）において、表面が（１１１）面であるシリコン単結晶基板４１の上にタングステンによって信号伝送用の配線パターン４２を形成する。このとき、配線パターン４２と基板４１との反応を抑えるため、基板４１上に、先ずＴｉＮ層４３を設け、このＴｉＮ層４３の上に配線パターン４２を形成する。これら配線パターン４２とＴｉＮ層４３の針状結晶を形成する部分には、針状結晶の直径に相当する開口部４４が設けられている。したがって、この開口部４４では、基板４１が露出されている。
【００２１】
次に、図６（ｂ）に示すように、前記配線パターン４２、開口部４４を含む基板４１の全面に、ＣＶＤ法等によってＳｉＯ₂膜４５を形成し、このＳｉＯ₂膜４５の前記開口部４４と対応する部分に開口部４６を形成する。この開口部４６の直径は前記開口部４４の直径より若干大きくされ、この開口部４６より配線パターン４２の一部が露出されている。
【００２２】
次に、図６（ｃ）に示すように、この開口部４６内のみに金（Ａｕ）４７を堆積する。この堆積方法としては、例えば選択性を有する金の無電界メッキ法、あるいは蒸着等により金を開口部４６内を含むＳｉＯ₂膜４５の全面に堆積し、これをエッチバック法により除去し、開口部４６の内部のみに金４７を残す方法が適用できる。
【００２３】
この後、基板４１をＳｉ−Ａｕ合金の融点以上に加熱することにより、開口部４４内の基板４１上に、図７（ａ）に示すように、Ｓｉ−Ａｕ液滴４８を形成する。
次に、例えばＳｉＣｌ₄ガスを供給することにより、開口部４４内の基板４１上に、図７（ｂ）に示すように、シリコンの針状結晶４９を成長させる。
【００２４】
最後に、図７（ｃ）に示すように、成長されたシリコンの針状結晶４９の表面に、例えば選択性を有する無電界メッキ法により、金５０をコートする。この針状結晶４９の表面にコートされた金５０は、開口部４６内に露出されたタングステンの配線パターン４２と接続される。このようにしてシリコン基板４１上の所定の位置に針状の測定用端子５１を形成することができる。
【００２５】
上記実施例によれば、この測定用端子５１を、ＬＳＩの微細加工プロセスに用いられるリゾグラフ、ドライエッチング等の技術を使用して形成できるため、従来のプローブカードに比べて飛躍的に微細化することができる。したがって、パッドの数が増大したり、パッド相互のピッチが狭まった場合においても十分対応できるものである。上記方法によって、具体的には、直径が５０μｍ、相互間隔が１００μｍ、高さが１〜２ｍｍの測定用端子５１を作ることができた。
【００２６】
また、上記実施例の場合、基板４１がシリコンであるため、熱膨張計数がＬＳＩのウェハと同一である。したがって、高温の条件で測定する場合においても、パッドと測定用端子５１の位置ずれを防止することができる。
【００２７】
さて、前述したように、従来のプローブカードは、針によってパッドの表面を斜めから擦することにより、表面の自然酸化膜を破っていた。この実施例において、測定用端子５１の先端は、Ｓｉ−Ａｕ合金である。この測定用端子５１の先端を、図８に示すように、アルミニウム合金製のパッド５２の表面に当接し、基板４１を加圧すると、測定用端子５１によって自然酸化膜５３が破かれ、測定用端子５１とパッド５２とが接触される。
【００２８】
上記のように基板４１を加圧すると、図９に示すように、測定用端子５１は弾性変化して湾曲する。この測定用端子５１を構成する針状結晶は殆ど結晶欠陥のない完全結晶であるため機械的強度が強く、弾性変形範囲が大きい。具体的には、直径が３０μｍ、長さが１ｍｍの測定用端子５１に対して、その軸方向に８ｇｆの加重を加えた場合、図９に示す反り量ｌは４００μｍであった。このように、測定用端子５１は機械的強度が強いため、測定用端子５１によってパッド５２の自然酸化膜５３を確実に破ることができるとともに、多数回の使用にも絶え得るものである。
尚、基板４１全体を超音波を印加し、測定用端子５１を振動させることにより、パッド５２の自然酸化膜５３を一層有効に除去することができる。
次に、図１０、図１１を参照して参考例について説明する。
【００２９】
前記第１の実施例では、測定用端子５１相互は、シリコン基板４１の抵抗によって絶縁されている。不純物を添加しないシリコンを使用した場合、かなりの高抵抗を得ることができるが、この参考例においては、測定用端子５１相互をより完全に絶縁する方法について説明する。
【００３０】
先ず、図１０（ａ）に示すように、シリコン基板６１上に金粒子６２を載置し、図１０（ｂ）に示すように、第１の実施例と同様にしてシリコン基板６１上に針状結晶６３を成長させる。次に、図１０（ｃ）に示すように、シリコン基板６１および針状結晶６３の全面にＳｉＯ₂膜６４を堆積させる。このＳｉＯ₂膜６４は、例えばＳｉＯ₂が過飽和状態にある弗酸溶液から析出して形成される。
【００３１】
この後、図１１（ａ）に示すように、蒸着法によりパラジウム（Ｐｄ）６５を全面にコートする。このとき、針状結晶６３の部分にもパラジウム６５が十分コートされるよう、基板６１を動かしながらコートする。さらに、針状結晶６３のパラジウム６５の表面を除くパラジウム６５の上に、通常のスピンコート法により、レジスト６６を塗布する。
【００３２】
次に、図１１（ｂ）に示すように、通常の露光現像法により、配線パターンとなる以外の部分にのみレジスト６６を残す。さらに、レジスト６６によって覆われず、パラジウム６５が露出された部分に電界メッキにより、金６７をコートし、配線パターン６８を形成する。
最後に、図１１（ｃ）に示すように、レジスト６６を除去した後、金６７をマスクとしてパラジウム６５を除去する。
このようにして、図１２に示す如く、配線パターン６８と接続された測定用端子６９が完成される。
【００３３】
上記参考例によれば、測定用端子６９相互は、ＳｉＯ2 膜６４によって完全に絶縁される。さらに、この実施例によっても、第１の実施例と同様の効果を得ることができる。
次に、図１３を参照してこの発明の第２の実施例について説明する。
上記第１の実施例及び参考例においては、測定用端子と配線パターンを基板の表面で電気的に接続したが、基板の裏面でこれらを接続することも可能である。
【００３４】
すなわち、図１３（ａ）に示すように、第１の実施例及び参考例と同様にして、シリコン基板７１上に針状結晶７２を成長させ、この針状結晶７２および基板７１の全面に金７３をコートする。この金７３のコート方法は、例えば蒸着、無電界メッキ、またはペースト液へのディップである。
【００３５】
次に、図１３（ｂ）に示すように、針状結晶７２の金７３の表面を除く、金７３の表面に、溶剤によって溶かした樹脂７４をスピンコート法により塗布し、乾燥させる。
【００３６】
この後、図１３（ｃ）に示すように、基板７１および基板７１に設けられた金７３を削り取り、金７３がコートされた針状結晶７２をそれぞれ分離する。続いて、樹脂７４の裏面、且つ、前記針状結晶７２と対応する部分に、例えばタングステンによって配線パターン７５を形成し、この配線パターン７５と針状結晶７２の金７３を接続する。このようにして、測定用端子７６が完成される。
上記第２の実施例によれば、測定用端子７６は樹脂７４によって確実に絶縁され、しかも、第１の実施例及び参考例と同様の効果を得ることができる
【００３７】
尚、上記第１の実施例、参考例、及び第２の実施例においては、シリコン基板から針状結晶を成長させたが、基板の材料としては、シリコンに限定されるものではなく、例えばＳｉＣ、Ｆｅ、Ｎｉ等成長を制御できる材料であればよい。
【００３８】
また、基板の材料としてシリコンを使用する場合において、シリコンと合金を作るための金属は、金に限定されるものではなく、低融点合金となる物であればよい。
【００３９】
さらに、針状結晶の表面には金をコートしたが、このコート材料は金に限定されるものではなく、他の金属でも可能である。但し、酸化物ができにくい貴金属が望ましい。
【００４０】
また、回路測定用端子によって半導体集積回路の動作特性を測定する場合について説明したが、この発明の回路測定用端子は半導体集積回路に限定されるものではなく、他の回路の測定にも適用可能である。
【００４１】
【発明の効果】
以上、詳述したようにこの発明によれば、パッドが狭ピッチ、小サイズとなり、且つ、パッド数が増大した場合においても、確実に接触することが可能な回路測定用端子の製造方法を提供できる。
【図面の簡単な説明】
【図１】従来のプローブカードを示す平面図。
【図２】図１の２−２線に沿った断面図。
【図３】従来の針とパッドの関係を説明するために示す図。
【図４】図３の側断面図。
【図５】図５（ａ）（ｂ）は、この発明に適用される針状結晶の形成方法を説明するために示す図。
【図６】図６（ａ）乃至（ｃ）は、この発明の第１の実施例に係わるものであり、製造工程を順次示す断面図。
【図７】図７（ａ）乃至（ｃ）は、この発明の第１の実施例に係わるものであり、製造工程を順次示す断面図。
【図８】第１の実施例に係わる測定用端子とパッドの接触状態を示す側断面図。
【図９】第１の実施例に係わる測定用端子をパッドに接触し加圧した状態を示す側面図。
【図１０】図１０（ａ）乃至（ｃ）は、参考例に係わるものであり、製造工程を順次示す断面図。
【図１１】図１１（ａ）乃至（ｃ）は、参考例に係わるものであり、製造工程を順次示す断面図。
【図１２】図１１（ｃ）の平面図。
【図１３】図１３（ａ）乃至（ｃ）は、この発明の第２の実施例に係わるものであり、製造工程を順次示す断面図。
【符号の説明】
４１、６１、７１…基板、４２、６８、７５…配線パターン、４９、６３、７２…針状結晶、５０、６７、７３…金、５１、６９、７６…測定用端子、５２…パッド、６２…金粒子、６４…ＳｉＯ2 膜、６５…パラジウム、７４…樹脂。

Claims

半導体集積回路のパッドに接触される回路測定用端子の製造方法であって、
成長を制御できる材料からなる基板の表面に基板と絶縁された複数の配線パターンを形成し、これら配線パターンに前記基板を露出させる第１の開口部をそれぞれ形成する工程と、
前記基板および配線パターンの全面に絶縁膜を形成し、この絶縁膜に前記各第１の開口部に対応して前記第１の開口部より直径の大きく、前記配線パターンの一部を露出させる第２の開口部を形成する工程と、
前記各第１の開口部内に、前記基板と合金を形成するための金属を配置する工程と、
前記基板と同一材料を含む雰囲気内において、前記金属内に前記基板と同一材料を取込み前記第１の開口部内の基板上に前記基板と同一材料からなる針状結晶をそれぞれ成長させる工程と、
これら針状結晶の表面に、前記第２の開口部から露出された配線パターンと接続される導電性金属をそれぞれ設ける工程と、
を具備することを特徴とする回路測定用端子の製造方法。
半導体集積回路のパッドに接触される回路測定用端子の製造方法であって、
成長を制御できる材料からなる基板の表面に、この基板と合金を形成するための金属を複数個配置する工程と、
前記基板と同一材料を含む雰囲気内において、前記金属内に前記基板と同一材料を取込み基板上に前記基板と同一材料からなる複数の針状結晶を成長させる工程と、
これら針状結晶および前記基板の表面に導電性金属を形成する工程と、
前記基板の表面に位置する導電性金属上に、複数の前記針状結晶を保持するための絶縁体を形成する工程と、
前記基板および基板の表面に位置する導電性金属を除去する工程と、
前記絶縁体の裏面に、複数の前記針状結晶の表面に設けられた前記導電性金属とそれぞれ接続される複数の配線パターンを形成する工程と、
を具備することを特徴とする回路測定用端子の製造方法。