JP2007250996A - 配線基板、並びにその配線基板を備えた電子装置およびプローブカード - Google Patents

配線基板、並びにその配線基板を備えた電子装置およびプローブカード Download PDF

Info

Publication number
JP2007250996A
JP2007250996A JP2006074725A JP2006074725A JP2007250996A JP 2007250996 A JP2007250996 A JP 2007250996A JP 2006074725 A JP2006074725 A JP 2006074725A JP 2006074725 A JP2006074725 A JP 2006074725A JP 2007250996 A JP2007250996 A JP 2007250996A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
via conductor
insulating substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006074725A
Other languages
English (en)
Inventor
Hitoshi Tega
仁 手賀
Tadashi Miyawaki
匡史 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006074725A priority Critical patent/JP2007250996A/ja
Publication of JP2007250996A publication Critical patent/JP2007250996A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】絶縁基板の主面に設けられた表面導体と絶縁基板の内部に設けられたビア導体との接続部分においてそれらの熱膨張差による応力が上記主面に平行な方向に発生した場合に、表面導体とビア導体との間の断線を防止することができる配線基板を提供する。
【解決手段】配線基板は、絶縁基板(5)の主面に表面導体(4)が設けられるとともに、表面導体(4)が絶縁基板(5)内に形成されたビア導体(3)に電気的に接続されて成る。この配線基板において、表面導体(4)は、ビア導体(3)の先端部を導入する孔部を有し、ビア導体(3)は、先端部の外周面が孔部の内周面に接するように形成されている。
【選択図】 図1

Description

本発明は、半導体素子や圧電振動子等の電子部品が搭載される配線基板およびプローブカードに用いられる配線基板、並びにそのような配線基板を備えた電子装置およびプローブカードに関する。
近年、電子機器の小型化・高密度化に伴い、電子機器に使用される半導体素子のみならず、その半導体素子が搭載されるパッケージや回路基板に対しても高集積化の要求がなされている。これにより、近年の回路基板は、微細なパターン加工が可能であること、平坦性に優れていること、および高周波領域でも機能すること等の特性が求められている。
微細なパターン加工が可能であり、平坦性および高周波特性に優れた基板として、表裏面を研磨し薄膜加工を施したセラミックスの多層配線基板がある。図3は、従来の多層配線基板の構成例を示す断面図である。図3に示されるように、従来の多層配線基板は、セラミックスから成る絶縁層101と金属から成る内部配線層102とが交互に積層された積層構造を有し、上下に位置する内部配線層102同士がそれらの間の絶縁層101に形成されたビア導体103を介して電気的に接続されている。また、絶縁層101が積層されて成る絶縁基板105は、その表裏面、すなわち対向する2つの主面が研磨加工されており、それらの各主面に金属薄膜から成る表層の導体層(以下、「表面導体」という。)104が設けられている。
図3に示された配線基板では、絶縁層101として、硬度に優れたセラミックスを用いることから、研磨加工により絶縁基板105の平坦性を増大させることができる。また、表面導体104として、微細加工に適した薄膜を用いることから、高周波特性に優れた配線基板を実現することができる。
なお、セラミックスは焼成の際にビア導体が収縮するという特性を持つため、そのビア導体の製法には工夫が施されている。例えば、従来のセラミック配線基板には、絶縁層の各単板に形成された貫通孔に金属をそれぞれ充填メッキすることによりビア導体が形成されるものがあった(例えば、特許文献1参照。)。
特開2005−191091号公報
しかし、従来の多層配線基板は、表面導体104とビア導体103とが、ビア導体103の端面を介して接続されていることから、層方向における接続強度が弱く、その端面付近で表面導体104またはビア導体103に層方向の力が加わると、表面導体104とビア導体103との間が断線しやすいという課題があった。実際に、多層配線基板に電子部品を実装する場合等に加熱を行うと、表面導体104とビア導体103との熱膨張差による応力が層方向に発生することから、表面導体104とビア導体103との間が断線しやすいという課題が生じていた。
本発明は上記課題を解決するためになされたものであり、その目的は、絶縁基板の主面に設けられた表面導体と絶縁基板の内部に設けられたビア導体との接続部分においてそれらの熱膨張差による応力が上記主面に平行な方向に発生した場合に、表面導体とビア導体との間の断線を防止することができる配線基板を提供することにある。
本発明の配線基板は、絶縁基板の主面に表面導体が設けられるとともに、該表面導体が前記絶縁基板内に形成されたビア導体に電気的に接続されて成る配線基板において、前記表面導体は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする。
本発明の配線基板において好ましくは、前記表面導体は、前記主面に少なくとも一部が埋め込まれるようにして設けられ、埋め込まれた前記表面導体は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記表面導体は、前記主面に全体が埋め込まれるようにして設けられることを特徴とする。
本発明の配線基板において、好ましくは、前記ビア導体は、前記先端部が前記表面導体を貫通するように形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記ビア導体は、前記先端部が前記表面導体に埋設されるように形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記絶縁基板は、複数の絶縁層が積層された積層体であり、前記表面導体は、前記積層体の表層の絶縁層に設けられるとともに、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記表面導体が設けられた絶縁層の内部において、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記表面導体は、前記ビア導体よりもヤング率が小さいことを特徴とする。
本発明の配線基板において、好ましくは、前記絶縁基板内に前記ビア導体と接続されるように配置された内部配線層を備え、該内部配線層は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記内部配線層は、前記表面導体と同一の導体から成ることを特徴とする。
本発明の配線基板において、好ましくは、前記絶縁層はセラミックスから成り、前記ビア導体は導体ペーストの焼成により形成されることを特徴とする。
本発明の電子装置は、本発明の配線基板と、該配線基板の前記表面導体に電気的に接続された電子部品とを備えていることを特徴とする。
本発明のプローブカードは、本発明の配線基板と、該配線基板の前記表面導体に電気的に接続されたプローブピンとを備えていることを特徴とする。
本発明の配線基板によれば、絶縁基板の主面に表面導体が設けられるとともに、該表面導体が絶縁基板内に形成されたビア導体に電気的に接続されて成り、表面導体は、ビア導体の先端部を導入する孔部を有し、ビア導体は、先端部の外周面が孔部の内周面に接するように形成されていることから、絶縁基板の主面に平行な方向において表面導体とビア導体との接続強度は大きくなり、上記主面に平行な方向に表面導体とビア体との熱膨張差による応力が発生しても、両者の接続を維持することができる。よって、表面導体とビア導体との間の断線を防止することができる。
また、表面導体は、上記主面に全体が埋め込まれるようにして設けられることから、平坦性に優れた配線基板を実現するこができる。
また、絶縁基板は、複数の絶縁層が積層された積層体であり、表面導体は、積層体の表層の絶縁層に設けられるとともに、ビア導体の先端部を導入する孔部を有し、ビア導体は、表面導体が設けられた絶縁層の内部において、先端部の外周面が孔部の内周面に接するように形成されていることから、層方向における表面導体とビア導体との接続強度は大きくなり、上記層方向に表面導体とビア導体との熱膨張差による応力が発生しても、両者の接続を維持することができる。よって、表面導体とビア導体との間の断線を防止することができる。
また、表面導体は、ビア導体よりもヤング率が小さいことから、ビア導体の軸方向の熱膨張に対して表面導体が適度に弾性変形するため、表面導体とビア導体との接続を良好に維持できる。
さらに、絶縁基板内にビア導体と接続されるように配置された内部配線層を備え、該内部配線層は、ビア導体の先端部を導入する孔部を有し、ビア導体は、先端部の外周面が孔部の内周面に接するように形成されていることから、絶縁基板の内部においても、内部敗配線層とビア導体との断線を防止することができる。
また、絶縁層はセラミックスから成り、ビア導体は導体ペーストの焼成により形成されることから、樹脂を絶縁層として用いた有機基板に対して、硬度や平坦性に優れた配線基板を実現することができる。
本発明の電子装置によれば、本発明の配線基板と、該配線基板の表面導体に電気的に接続された電子部品とを備えていることから、該配線基板の主面に平行な方向に表面導体と内部導体との熱膨張差による応力が発生しても、それらの間が断線することがないので、長期にわたって安定して電子部品を作動させることができる。
本発明のプローブカードによれば、本発明の配線基板と、該配線基板の表面導体に電気的に接続されたプローブピンとを備えていることから、該配線基板の主面に平行な方向に表面導体と内部導体との熱膨張差による応力が発生しても、それらの間が断線することがないので、測定対象となる電子部品の電気的特性を長期にわたって安定して測定することができる。
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
図1は、本発明の実施の形態による配線基板の構成例を示した断面図である。図1に示されるように、本実施の形態による配線基板は、絶縁層1、内部配線層2、ビア導体3、および表面導体4を備えている。図1の配線基板は、絶縁層1と内部配線層2とが交互に積層された多層配線基板であり、各絶縁層1にはビア導体3がそれぞれ形成されている。また、各絶縁層1は積層されて絶縁基板5を構成している。
表面導体4は、絶縁基板5の表裏面、すなわち対向する2つの主面に全体が埋め込まれるようにしてそれぞれ設けられている。具体的に、表面導体4は、絶縁基板5の最上層および最下層の各絶縁層1に全体が埋め込まれるようにしてそれぞれ設けられている。なお、複数の内部配線層2および複数のビア導体3は、接続されて内部導体をなす。この内部導体により、絶縁基板5の各主面にそれぞれ設けられた表面導体4は電気的に接続されている。
図1に示されるように、本実施の形態による多層配線基板では、最上層の絶縁層1内のビア導体3の先端部が、その絶縁層1に埋め込まれた表面導体4を貫通している。また、最下層の絶縁層1内に設けられたビア導体3の先端部は、その絶縁層1に埋め込まれた表面導体4を貫通している。
絶縁基板5は、熱膨張率がウエハーを形成するシリコン(Si)に近く、絶縁性に優れる絶縁材料である酸化アルミニウム(Al)質焼結体、ガラスセラミックス等のセラミックスから成る。
上述したように内部導体が形成された絶縁基板5は、以下の方法により製作される。例えば、配線基板5が酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム,酸化珪素,酸化マグネシウム,および酸化カルシウムの原材料粉末に適当な有機溶剤および溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、絶縁基板5となる複数のセラミックグリーンシートに裁断する。絶縁基板5にビア導体3が必要な場合には、しかる後、セラミックグリーンシートのビア導体3が形成される所定位置に適当な打ち抜き加工により孔を形成する。
次に、タングステン(W)、モリブデン(Mo)、モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る導体ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に内部配線層2となる導体ペースト層を10〜15μmの厚みに形成するとともにビア導体3が形成される孔に導体ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
絶縁基板5の主面に設けられる表面導体4の導電体パターンを絶縁基板5の最表層の絶縁層1に埋め込むためには、例えば以下の製法を行なう。まず、RIE(Reactive Ion Etching)法やブラスト加工等を用いて所望の導電体パターンの形状のセラミックスを除去する。絶縁基板5がガラスセラミックスであり、ビア導体3が銅である場合、ビア導体3の銅よりも絶縁層1のガラスセラミックスの方がRIEエッチングの加工レートが早く、銅を柱状に残したままセラミックスの除去が可能である。
ここで、ビア導体3と絶縁層1におけるRIEエッチングの加工レートがほぼ同じ場合でも、ビア導体3よりも少し小さめにレジストを加工し、ブラスト加工等でセラミックスおよびビア導体3の側面を除去することによって、同様な形状に加工することは可能である。
次に、一部が除去された絶縁基板5の主面の全面に、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法によって、例えばクロム(Cr)−Cu合金層やチタン(Ti)−Cu合金層等をそれぞれ成膜し、さらにその上にめっき等で全面に銅や金等の導体を形成する。そして、その導体が形成された絶縁基板5の主面を、表層のセラミックスが露出するまで研磨することにより、最終的に主面に埋め込まれた表面導体4が得られる。なお、表面導体4は、内部配線層2を構成する導体と同一の導体であってよい。また、得られた表面導体4に対しては、表面導体4の腐食等を防止するために、および半導体素子や有機基板等との実装性を向上するためにNi−Auのめっきを施すのが望ましい。
本実施の形態による配線基板によれば、最上層および最下層の各絶縁層1に表面導体4が埋め込まれるようにしてそれぞれ設けられるとともに、その最上層および最下層の各絶縁層1内の導体ビア3が、埋め込まれた表面導体4を貫通するようにそれぞれ形成されていることから、層方向における表面導体4とビア導体3との接続強度が大きくなり、上記層方向に表面導体4とビア導体3との熱膨張差による応力が発生しても、表面導体4とビア導体3との接続を維持することができる。よって、表面導体4とビア導体3との間の断線を防止することができる。
なお、表面導体4のヤング率は、ビア導体3のヤング率よりも小さいことが好ましい。これを実現する方法として、例えば、ビア導体3を、タングステンから成る導体ペーストを焼成することにより形成し、表面導体4を、銅を用いてめっき、スパッタ、および蒸着等により形成する方法がある。このように表面導体4のヤング率がビア導体3のヤング率よりも小さい場合は、ビア導体3の軸方向の熱膨張に対して表面導体4が適度に弾性変形するため、ビア導体3と表面導体4との接続を良好に維持できる。
ここで、ビア導体3および表面導体4のヤング率は、例えばナノインデンテーション法により測定することができる。ナノインデンテーション法とは、測定試料に対して例えばダイヤモンド製の圧子をある荷重まで押し込んだ後、その圧子を取り除くまでの荷重と変位との関係から、硬さやヤング率を求める方法である。このナノインデンテーション法を用いて表面導体4のヤング率を測定する場合は、表面導体4に圧子をそのまま押し込めばよい。一方、ビア導体3のヤング率を測定する場合は、絶縁基板5をその主面に垂直な方向に切断する等してビア導体3を露出させ、その露出したビア導体3に圧子を押し込めばよい。これは、内部配線層2のヤング率を測定する際にも適用可能である。
なお、ビア導体3は、図1に示されるように表面導体4を貫通している必要はなく、表面導体4に埋設された状態であってもよい。図2は、そのような場合の配線基板の構成例を示した断面図である。図2に示された配線基板では、ビア導体3の先端部は、絶縁基板5の主面の下部に位置され、表面導体4に埋設されている。
図2に示された配線基板でも、従来の配線基板と比較して、層方向における表面導体4とビア導体3との接続強度が大きくなることから、上記層方向に表面導体4とビア導体3との熱膨張差による応力が発生しても、表面導体4とビア導体3との接続を維持することができる。よって、表面導体4とビア導体3との間の断線を防止することができる。
なお、図2に示されるようにビア導体3の先端部を表面導体4に埋設させるようにすれば、ビア導体3は、ビア導体3の端面およびビア導体3の先端部の外周面を介して表面導体4に接続されることから、ビア導体3の先端部を表面導体4に貫通させた場合よりも、ビア導体3と表面導体4との接続面積は大きくなり、層方向における表面導体4とビア導体3との接続強度が大きくなる。これにより、表面導体4とビア導体3との間の断線をより効果的に防止することができる。
また、図2に示されるようにビア導体3の先端部を表面導体4に埋設させるようにすれば、絶縁基板5の主面にビア導体3が露出することはないことから、表面導体4に比べてめっきとの密着性が低いビア導体3によって主面に施しためっきが剥がれるといったことがなく、主面に対するめっきの密着性が向上する。
なお、本実施の形態では、表面導体4は、絶縁基板5の各主面に全体が埋め込まれるようにしてそれぞれ設けられていたが、各主面に一部が埋め込まれるようにしてそれぞれ設けられていてもよい。さらに、表面導体4は、絶縁基板5の主面に埋め込まれず、主面上に設けられていてもよい。すなわち、表面導体4が絶縁基板5に埋め込まれているか否かに関わらず、表面導体4がビア導体3の先端部を導入する孔部を有し、ビア導体3が、そのビア導体3の先端部の外周面が上記孔部の内周面に接するように形成されていれば、上記主面に平行な方向におけるビア導体3と表面導体4と接続強度が大きくなることから、表面導体4とビア導体3との間の断線を防止することができる。ただし、表面導体4が上記各主面にその全体が埋め込まれるようにしてそれぞれ設けられ、ビア導体3が各表面導体4を貫通するようにまたは各表面導体4に埋設されるようにそれぞれ形成されると、より平坦性に優れた配線基板を実現することができる。
なお、これまでは、絶縁基板5の最表層の絶縁層1に設けられた表面導体4と、その絶縁層1に設けられたビア導体3との接続について説明したが、配線基板5の内部に設けられた内部配線層2とビア導体3との接続についても同様のことがいえる。すなわち、内部配線層2がビア導体3の先端部を導入する孔部を有し、ビア導体3の先端部の外周面が上記孔部の内周面に接している場合には、層方向におけるビア導体3と内部配線層2との接続強度が大きくなり、上記層方向にビア導体3と内部配線層2との熱膨張差による応力が発生しても、ビア導体3と内部配線層2との接続は維持される。よって、内部配線層2とビア導体3との間の断線を防止することができる。さらに、内部配線層2を構成する導体のヤング率が、ビア導体3のヤング率よりも小さい場合には、ビア導体3の軸方向の熱膨張に対して内部配線層2が適度に弾性変形するため、ビア導体3と内部配線層2との接続を良好に維持できる。
また、これまでの説明では、多層配線基板を例に挙げたが、単層の配線基板であっても同様のことがいえる。すなわち、単層の絶縁基板の主面に表面導体を設けるとともに、ビア導体を、絶縁基板内で表面導体を貫通するように又は表面導体に埋設されるように形成することにより、上記主面に平行な方向におけるビア導体と表面導体との接続強度が大きくなる。よって、上記層方向にビア導体と表面導体との熱膨張差による応力が発生しても、ビア導体と表面導体との接続は維持されることから、表面導体4とビア導体3との間の断線を防止することができる。
なお、本発明による配線基板の表面導体4に電子部品を電気的に接続することにより電子装置を構成することができる。このような電子装置は、配線基板の主面に平行な方向に表面導体と内部導体との熱膨張差による応力が発生してもそれらの間が断線しないことから、長期にわたって安定して電子部品を作動させることができる。なお、ここでいう電子部品とは、ICチップ等の半導体素子および水晶振動子等の圧電振動子を含む。
また、本発明による配線基板の表面導体4にプローブピンを電気的に接続することによりプローブカードを構成することができる。このようなプローブカードは、配線基板の主面に平行な方向に表面導体と内部導体との熱膨張差による応力が発生してもそれらの間が断線しないことから、測定対象となる電子部品の電気的特性を長期にわたって安定して測定ことができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
本発明の実施の形態による配線基板の構成例を示す断面図である。 本発明の実施の形態による配線基板の他の構成例を示す断面図である。 従来の配線基板の構成例を示す断面図である。
符号の説明
1:絶縁層
2:内部配線層
3:ビア導体
4:表層の導体層(表面導体)
5:絶縁基板

Claims (12)

  1. 絶縁基板の主面に表面導体が設けられるとともに、該表面導体が前記絶縁基板内に形成されたビア導体に電気的に接続されて成る配線基板において、前記表面導体は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする配線基板。
  2. 前記表面導体は、前記主面に少なくとも一部が埋め込まれるようにして設けられ、埋め込まれた前記表面導体は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする請求項1に記載の配線基板。
  3. 前記表面導体は、前記主面に全体が埋め込まれるようにして設けられることを特徴とする請求項2に記載の配線基板。
  4. 前記ビア導体は、前記先端部が前記表面導体を貫通するように形成されていることを特徴とする請求項1から3のいずれかに記載の配線基板。
  5. 前記ビア導体は、前記先端部が前記表面導体に埋設されるように形成されていることを特徴とする請求項1から3のいずれかに記載の配線基板。
  6. 前記絶縁基板は、複数の絶縁層が積層された積層体であり、前記表面導体は、前記積層体の表層の絶縁層に設けられるとともに、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記表面導体が設けられた絶縁層の内部において、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする請求項1に記載の配線基板。
  7. 前記表面導体は、前記ビア導体よりもヤング率が小さいことを特徴とする請求項1から6のいずれかに記載の配線基板。
  8. 前記絶縁基板内に前記ビア導体と接続されるように配置された内部配線層を備え、該内部配線層は、前記ビア導体の先端部を導入する孔部を有し、前記ビア導体は、前記先端部の外周面が前記孔部の内周面に接するように形成されていることを特徴とする請求項6又は7に記載の配線基板。
  9. 前記内部配線層は、前記表面導体と同一の導体から成ることを特徴とする請求項8に記載の配線基板。
  10. 前記絶縁層はセラミックスから成り、前記ビア導体は導体ペーストの焼成により形成されることを特徴とする請求項6から9のいずれかに記載の配線基板。
  11. 請求項1から10のいずれかに記載の配線基板と、該配線基板の前記表面導体に電気的に接続された電子部品とを備えていることを特徴とする電子装置。
  12. 請求項1から10のいずれかに記載の配線基板と、該配線基板の前記表面導体に電気的に接続されたプローブピンとを備えていることを特徴とするプローブカード。
JP2006074725A 2006-03-17 2006-03-17 配線基板、並びにその配線基板を備えた電子装置およびプローブカード Pending JP2007250996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006074725A JP2007250996A (ja) 2006-03-17 2006-03-17 配線基板、並びにその配線基板を備えた電子装置およびプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006074725A JP2007250996A (ja) 2006-03-17 2006-03-17 配線基板、並びにその配線基板を備えた電子装置およびプローブカード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011130343A Division JP2011228727A (ja) 2011-06-10 2011-06-10 配線基板、並びにその配線基板を備えた電子装置およびプローブカード

Publications (1)

Publication Number Publication Date
JP2007250996A true JP2007250996A (ja) 2007-09-27

Family

ID=38594944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006074725A Pending JP2007250996A (ja) 2006-03-17 2006-03-17 配線基板、並びにその配線基板を備えた電子装置およびプローブカード

Country Status (1)

Country Link
JP (1) JP2007250996A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013001973A1 (ja) * 2011-06-29 2013-01-03 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに電子部品モジュール
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
JP2013191899A (ja) * 2010-01-13 2013-09-26 Samsung Electro-Mechanics Co Ltd 多層セラミック回路基板及び製造方法
JP2014082336A (ja) * 2012-10-16 2014-05-08 Tohoku Univ パッケージされたデバイス及びパッケージ材の製造方法
CN106688311A (zh) * 2014-08-28 2017-05-17 追踪有限公司 用来制造多层基底的方法以及多层基底

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JPH05198636A (ja) * 1992-01-21 1993-08-06 Toshiba Corp 回路測定用端子およびその製造方法
JPH06331654A (ja) * 1993-05-18 1994-12-02 Tokyo Electron Ltd プローブカードの製造方法
JPH11214847A (ja) * 1998-01-27 1999-08-06 Canon Inc 多層プリント配線板における接続用ランドの接続方法、および、多層プリント配線板の製造装置
JP2001313466A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2002198629A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 配線基板およびその製法
JP2003100802A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 配線基板
JP2003124397A (ja) * 2001-10-10 2003-04-25 Tokuyama Corp 基板及びその製造方法
JP2004055897A (ja) * 2002-07-22 2004-02-19 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
JP2005268516A (ja) * 2004-03-18 2005-09-29 Kyocera Corp 多層配線基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JPH05198636A (ja) * 1992-01-21 1993-08-06 Toshiba Corp 回路測定用端子およびその製造方法
JPH06331654A (ja) * 1993-05-18 1994-12-02 Tokyo Electron Ltd プローブカードの製造方法
JPH11214847A (ja) * 1998-01-27 1999-08-06 Canon Inc 多層プリント配線板における接続用ランドの接続方法、および、多層プリント配線板の製造装置
JP2001313466A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2002198629A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 配線基板およびその製法
JP2003100802A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 配線基板
JP2003124397A (ja) * 2001-10-10 2003-04-25 Tokuyama Corp 基板及びその製造方法
JP2004055897A (ja) * 2002-07-22 2004-02-19 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
JP2005268516A (ja) * 2004-03-18 2005-09-29 Kyocera Corp 多層配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191899A (ja) * 2010-01-13 2013-09-26 Samsung Electro-Mechanics Co Ltd 多層セラミック回路基板及び製造方法
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
WO2013001973A1 (ja) * 2011-06-29 2013-01-03 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに電子部品モジュール
JP5598606B2 (ja) * 2011-06-29 2014-10-01 株式会社村田製作所 多層セラミック基板の製造方法
JPWO2013001973A1 (ja) * 2011-06-29 2015-02-23 株式会社村田製作所 多層セラミック基板の製造方法
JP2014082336A (ja) * 2012-10-16 2014-05-08 Tohoku Univ パッケージされたデバイス及びパッケージ材の製造方法
CN106688311A (zh) * 2014-08-28 2017-05-17 追踪有限公司 用来制造多层基底的方法以及多层基底
JP2017523598A (ja) * 2014-08-28 2017-08-17 スナップトラック・インコーポレーテッド 多層基板を製造するための方法および多層基板

Similar Documents

Publication Publication Date Title
JP4030285B2 (ja) 基板及びその製造方法
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
JP2007250996A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP2006310779A (ja) 回路基板および電子装置
JP5383448B2 (ja) 配線基板およびプローブカードならびに電子装置
JP4372669B2 (ja) 素子搭載用基板の製造方法
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
JP2011228727A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2007234660A (ja) 配線基板および配線基板の製造方法
JP5461913B2 (ja) 多層セラミック基板の製造方法
JP2008085098A (ja) 配線基板および電子装置
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP2010192784A (ja) 配線基板およびプローブカードならびに電子装置
JP3779306B2 (ja) セラミックス基板及びセラミックス基板の粗化面への薄膜形成方法
JP2006066658A (ja) 回路基板の製造方法
JP4422453B2 (ja) 配線基板
KR101101574B1 (ko) 세라믹 기판 및 그의 제조 방법
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2014049589A (ja) 多層配線基板およびそれを用いたプローブカード
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP2011009327A (ja) 配線基板およびプローブカードならびに電子装置
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080916

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Effective date: 20110610

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120131

Free format text: JAPANESE INTERMEDIATE CODE: A02