JP2009238976A - セラミック積層基板およびセラミック積層体の製造方法 - Google Patents

セラミック積層基板およびセラミック積層体の製造方法 Download PDF

Info

Publication number
JP2009238976A
JP2009238976A JP2008082349A JP2008082349A JP2009238976A JP 2009238976 A JP2009238976 A JP 2009238976A JP 2008082349 A JP2008082349 A JP 2008082349A JP 2008082349 A JP2008082349 A JP 2008082349A JP 2009238976 A JP2009238976 A JP 2009238976A
Authority
JP
Japan
Prior art keywords
ceramic
glass
substrate
sintered body
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008082349A
Other languages
English (en)
Inventor
Toshihiko Maeda
敏彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008082349A priority Critical patent/JP2009238976A/ja
Publication of JP2009238976A publication Critical patent/JP2009238976A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高寸法精度、低抵抗配線導体、高耐熱性、高耐薬品性を有し、大きな磁器強度を備えるセラミック多層配線基板およびその製造方法を提案する。
【解決手段】セラミック積層基板１１は、ガラスセラミックス１４と、ガラスセラミックス１４より高温で焼結されたセラミック焼結体１３とで成り、セラミック焼結体１３の間にガラスセラミックス１４を挟んで焼結されている。
【選択図】 図１

Description

本発明は、配線層が形成されたガラスセラミック焼結体と高温焼成されたセラミック焼結体とが積層されたセラミック多層配線基板に関するものである。
現在、アルミナセラミックスは、多層配線基板としてＭＰＵなどの半導体デバイス、水晶振動子、ＳＡＷフィルターなどの電子部品のパッケージとして利用されている。アルミナセラミック多層配線基板は、有機多層配線基板に比べ、強度、耐熱性、耐環境性（気密封止、耐腐食）などで優れた特性を示す。
また、これら優れた特性を利用して近年、アルミナセラミックスは、微小電子機械機構(ＭＥＭＳ)を形成する基材としても利用されている。例えば、多層配線を形成したアルミナセラミック基板上に半導体プロセス加工を利用し、検査用端子（以下、プローブピンともいう）を形成した検査基板（以下、プローブ基板ともいう）などが開発されている。
しかし、アルミナ，窒化アルミニウムなどからなるセラミック多層配線基板（以下、高温焼成基板ともいう）は、１３００〜１８００℃の高温で焼成する必要があるため、配線導体にはＷ（タングステン），Ｍｏ（モリブデン）などの高融点金属材料を用いる必要がある。その結果、高温焼成基板は、配線導体の電気抵抗が高くなるため、良好な電気特性を有する基板としては不適な場合がある。
一方、ガラスセラミック焼結体を利用したセラミック多層配線基板はＬＴＣＣ基板（Low Temperature Co-fired Ceramics、以下、低温焼成基板ともいう）として知られている。ＬＴＣＣ基板には、配線導体としてＡｇ，Ｃｕあるいはそれらの合金材料が用いられる。
ＬＴＣＣ基板は配線導体の電気抵抗が低く、高周波損失が小さいため、各種フィルター、パワーアンプ用基板、高周波モジュール用基板として多く用いられている。
しかし、ＬＴＣＣ基板は、一般的に、絶縁層にガラス成分を多く有するため、耐薬品性が高温焼成基板に比べ悪くなる。
また、ＬＴＣＣ基板の絶縁層を形成するガラスセラミックスは、一般的に、アルミナセラミックスなど高温焼成基板に比べて磁器強度が低い。そのため、各種金具を接合した場合、使用時の熱サイクルによって低温焼成基板にマイクロクラックが発生し、破断にいたる場合がある。
また、セラミック多層配線基板は一般に焼結過程において寸法変化（収縮）を伴う。セラミック多層配線基板の収縮率は、原料、各種プロセス条件（グリーンシート成型、積層、焼成）の影響を受けやすく、大型基板を高精度に形成することには技術的な課題があった。
これら高温焼成基板と低温焼成基板との長所を併せ持つ基板として、高温焼成基板と低温焼成基板とを一体化した複合基板も知られている（例えば、特許文献１参照）。
特開２００１−２６７７４３号公報
しかしながら、焼結させたアルミナセラミック基板上に未焼成のガラスセラミックグリーンシートを熱圧着し、その後ガラスセラミックスを焼結させて一体化させた複合基板には、ガラスセラミックスが最表層に配置されているため、高温焼成基板に比べて耐薬品性に劣るという問題があった。また、最表層のガラスセラミックスに金具付けを行った場合、ガラスセラミックスに大きな応力が発生することから、磁器強度の低いガラスセラミックスにマイクロクラックが発生しやすいという問題があった。
さらに、ガラスセラミックグリーンシートを高温焼成基板の表面に多数積層した場合、高温焼成基板と距離の離れたガラスセラミックグリーンシートは平面方向に寸法変化し易く、ガラスセラミックグリーンシートの積層数には限界があった。
以上のように、寸法精度が高く、低温焼成基板のような低抵抗導体の内部配線を有し、高温焼成基板のような優れた耐薬品性および各種金具付けが可能な磁器強度を有するセラミック多層配線基板を実現するのは困難であった。
本発明は、上記諸問題に鑑みて完成されたものであり、その目的は、高寸法精度、低抵抗配線導体、高耐熱性、高耐薬品性、大きな磁器強度を有するセラミック多層配線基板およびその製造方法を提案することにある。
本発明のセラミック積層基板は、ガラスセラミックスと該ガラスセラミックスより高温で焼結されたセラミック焼結体とから成り、前記セラミック焼結体の間に前記ガラスセラミックスを挟んで焼結させたことを特徴とするものである。
本発明のセラミック積層基板は、好ましくは、前記ガラスセラミックス中のガラス成分が前記セラミック焼結体に固着することによって前記セラミック焼結体と前記ガラスセラミックスとが一体化されていることを特徴とするものである。
本発明のセラミック積層基板は、好ましくは、前記ガラスセラミックスの内部に、Ｃｕ，Ａｇ，Ａｕまたはこれらの合金から成る配線導体が形成される事を特徴とするものである。
本発明のセラミック積層基板は、好ましくは、前記セラミック焼結体には貫通孔が設けられていることを特徴とするものである。
本発明のセラミック積層基板は、好ましくは、前記貫通孔には導体が配置されていることを特徴とするものである。
本発明のセラミック積層基板は、好ましくは、前記セラミック焼結体は、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ジルコニア質焼結体または炭化珪素質焼結体であることを特徴とするものである。
本発明のセラミック積層体の製造方法は、表裏両面に貫通する貫通孔が形成されたセラミック焼結体から成る基板を準備する工程と、ガラス粉末とセラミックフィラーと有機バインダーとを含むガラスセラミック生成形体を準備する工程と、前記ガラスセラミック生成形体の両面に前記セラミック焼結体基板を熱圧着する工程と、前記ガラスセラミック生成形体と前記セラミック焼結体基板とを加熱して前記ガラスセラミック生成形体を焼成する工程と、を有することを特徴とするものである。
本発明のセラミック積層体の製造方法は、好ましくは、前記ガラスセラミック生成形体は、熱圧着時に溶融する成分を含んでいることを特徴とするものである。
本発明のセラミック積層体の製造方法は、好ましくは、前記ガラスセラミック生成形体は、複数枚のガラスセラミックグリーンシートが積層されて成り、それぞれの前記ガラスセラミックグリーンシートに、所望の孔加工を施した後に金属を主成分とするペーストを注入する工程と、表面に金属を主成分とするペーストを所望のパターンに印刷する工程と、それぞれの前記ガラスセラミックグリーンシートを所望の順序に重ね合わせて熱圧着する工程とを経て準備されることを特徴とするものである。
本発明のセラミック積層体の製造方法は、好ましくは、前記セラミック焼結体の前記貫通孔に、ビア導体を埋め込む工程をさらに有することを特徴とするものである。
本発明のセラミック積層体の製造方法は、好ましくは、前記セラミック焼結体を準備する工程の後に、Ａｇ，ＣｕまたはＡｕを含み、前記ガラスセラミック生成形体の脱脂温度より高い焼結温度を有する導体ペーストを前記貫通孔に注入する工程をさらに有することを特徴とするものである。
本発明のセラミック積層体の製造方法は、好ましくは、前記ビア導体は、Ｃｕ，ＮｉまたはＡｇをメッキすることにより形成されることを特徴とするものである。
本発明のセラミック積層基板によれば、セラミック焼結体の間にガラスセラミックスを挟んで焼結させたことから、寸法精度が高く、低抵抗な内部配線導体を有し、表面が高耐薬品性であるセラミック積層基板を得る事ができる。また、表面部分の磁器強度が大きく、各種金具を接合することが可能なセラミック積層基板を得る事ができる。
また、本発明のセラミック積層体の製造方法によれば、貫通孔を有するセラミック焼結体によってガラスセラミックグリーンシートを挟み焼成したことから、多層のガラスセラミック生成形体を高い寸法精度で、また残留カーボンが少なく絶縁信頼性が高いセラミック積層体の製造方法とすることができる。
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
図１は、本発明セラミック積層基板の実施の形態の一例を示し、（ａ）は上面図、（ｂ）は（ａ）のＡ−ＡＡにおける断面を示す断面図である。なお、図１においては、本発明のセラミック積層基板をプローブカード基板に用いた例を示している。
図１に示されるように、セラミック積層基板１１は、ガラスセラミックス１４より高温で焼結されたセラミック焼結体から成る高温焼成基板１３、および高温焼成基板１３の間に挟んで焼結させたガラスセラミックス１４とからなり、高温焼成基板１３の内部にはビア配線導体１３ｂ、また、ガラスセラミックス１４の内部には内層導体１６ａおよびビア導体１６ｂから成る配線導体１６がそれぞれ形成されている。
セラミック基板１１の表面にプローブピン１２が接続されたプローブカード基板１０は、半導体デバイスの電気特性を検査する検査基板として用いられる。
セラミック積層基板１１は高温焼成基板１３と配線導体１６を有するガラスセラミックス１４とが一体化された基板であり、ガラスセラミックス１４は、その上下両表面に高温焼成基板１３に挟まれて配置されている。
セラミック積層基板１１は、焼結した高温焼成基板１３にガラスセラミックグリーンシートを密着させ、ガラスセラミックグリーンシートを焼結させることでガラスセラミックス中のガラス成分が高温焼成基板に固着し、高温焼成基板１３と一体に形成することができる。ここで、ガラスセラミックグリーンシートとはガラスセラミックス１４を形成するガラス粉末およびセラミック粉末などの原料粉末をシート状に形成したものをいう。高温焼成基板１３は既に焼結されており、ガラスセラミックグリーンシートの焼結過程において収縮しないので、高温焼成基板１３によってガラスセラミックグリーンシートの面方向の焼成収縮は拘束され、厚み方向の焼成収縮のみが進行する。従って、ガラスセラミックス１４の焼結による寸法変化を抑制することができるため、ガラスセラミックス１４内部に形成された配線導体１６の寸法精度を高く保つことができる。
また、高温焼成基板１３はガラスセラミックス１４を挟持するように配置されていることから、ガラスセラミックグリーンシートを比較的多層に積層した場合であっても効果的にガラスセラミックス積層体１４の面方向の収縮を拘束することが可能である。
ここで、高温焼成基板１３はガラスセラミックス１４の面に対し対称に配置することが好ましい。高温焼成基板１３とガラスセラミックス１４とは異種材料であるため、熱膨張係数を完全に一致させることはできない。このため、非対称に配置すると、高温焼成基板１３とガラスセラミックス１４との熱膨張係数の差によってセラミック積層基板１１に反りが発生する場合がある。しかし、高温焼成基板１３をガラスセラミックス１４に対し、面対称に配置した場合、熱膨張係数の差により生ずる熱膨張差がガラスセラミックス１４の両面において均衡し、このため、セラミックス積層基板１１の反りを抑制することができる。特に、プローブカード基板１０のようなサイズが８インチ〜１２インチと大きくかつ平坦性が要求される用途には好適である。また、高温焼成基板１３の表面をさらに研磨加工することでさらに平坦な基板を得ることができる。
高温焼成基板１３は、焼結温度がガラスセラミックス１４に対し４００℃以上高いセラミック材料、例えば、アルミナ，ジルコニア，窒化アルミニウム，窒化珪素または炭化珪素などからなる。
高温焼成基板１３はガラスセラミックス１４に対し４００℃以上高い温度で焼成されたセラミック基板であることから、ガラスセラミックス１４の焼成プロセスの熱負荷によって、高温焼成基板１３の磁器特性の劣化が発生したり、磁器寸法が変化したりすることがない。
また、高温焼成基板１３がアルミナ質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはジルコニア質焼結体からなる場合は、磁器強度が高くまた耐酸性にも優れるため、本発明のセラミック積層基板１１に最適である。例えば、プローブピン１２を半導体マイクロマシーニングで形成する場合、セラミック積層基板１１の表面は各種エッチングガス、フッ化水素酸水溶液等のエッチング液に晒されるが、上記セラミック材料はほとんど腐食されることがない。
高温焼成基板１３の材質は、これらセラミック材料の特性に応じて選択される。例えば、アルミナ質焼結体、ジルコニア質焼結体を選択した場合、高耐熱性と、酸、アルカリに対し優れた耐薬品性とを示すことから、様々なエッチング液、エッチングガスが利用可能であり、自由度が高いプロセス設計を行う事ができる。また、窒化アルミニウム質焼結体、窒化珪素質焼結体を選択した場合、耐酸性に対して非常に優れた特性を示すことから、強酸性の溶液が利用可能である。また、窒化アルミニウム質焼結体、窒化珪素質焼結体はシリコンウエハーと熱膨張係数が比較的近い事から、低温から高温の環境試験下で熱膨張係数の差に起因する熱膨張差が小さい。従って、シリコンウエハーとプローブ基板が同一温度となる場合、幅広い温度領域でプロービングが可能となる。
また、高温焼成基板１３はガラスセラミックス１４を挟持するよう配置されていることから、ガラス成分を多く含み、耐薬品性に劣るガラスセラミックスを腐食から保護する事ができる。
ガラスセラミックス１４はガラスセラミックス１４の内部にある配線導体１６の支持体および絶縁層として機能する。ガラスセラミックス１４は８００℃〜９５０℃の焼成温度で焼結されるため、配線導体１６に低抵抗な金属導体Ａｇ，Ｃｕ、Ａｕあるいはこれらの合金、例えば、ＡｇＰｄ、ＡｇＰｔを主体とする導体を用いることができる。従ってセラミック積層基板１１の電気特性を高めることができるため好適である。
ガラスセラミックス１４は高温焼成基板１３に対し熱膨張係数が近い事が望ましい。ガラスセラミックス１４の熱膨張係数の調整はガラス材料の選択とセラミックフィラーの種類および添加量によって調整することができる。
例えば、高温焼成基板１３がアルミナ質焼結体、ジルコニア質焼結体からなるとき、アルミナ、ジルコニア材料の熱膨張係数はそれぞれ７×１０-６〜８×１０-６/℃、１０×１０-６〜１１×１０-６/℃である。従って、ガラス材料にＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系ガラス（熱膨張係数＝７×１０-６/℃）を用いたとき、アルミナ材料に対してはアルミナフィラーの添加を、ジルコニア材料に対してはフォルステライトフィラーまたはα石英フィラー、あるいはその双方の添加を選択し、その添加量を調整することでガラスセラミックス１４の熱膨張係数を高温焼成基板１３に近づけることができる。
また、高温焼成基板１３が窒化アルミニウム質焼結体、窒化珪素質焼結体または炭化珪素質焼結体からなるとき、その熱膨張係数は３×１０-６〜４．５×１０-６/℃である。従って、ガラス材料にＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３―ＭｇＯ系ガラス（熱膨張係数＝４×１０-６/℃）を用いたとき、熱膨張係数の小さいコーディエライトフィラー、ムライトフィラー、ウィルムナイトフィラーまたはその複数を選択し、その添加量を調整することでガラスセラミックス１４の熱膨張係数を調整することができる。また、窒化アルミニウム、窒化珪素、炭化珪素は高温の大気雰囲気下では酸化化合物を形成するため、ガラスセラミックス１４の焼成は不活性雰囲気下で焼成する必要がある。
ビア配線導体１３ｂは表裏両面を貫通するように高温焼成基板１３の内部に配置され、プローブピン１２あるいは二次実装端子（図示せず）とガラスセラミックス１４内部に形成された配線導体１６とを電気的に接続する配線導体として機能する。ビア導体１３ｂは公知のセミアディティブ法によるＣｕ，ＮｉまたはＡｇなどのメッキ導体をビア埋め込みメッキする方法によって形成することができる。
配線導体１６はガラスセラミックス１４の内部に配置され、公知のグリーンシート積層法を用いて形成される。グリーンシート積層法とは、即ち、セラミックグリーンシートにパンチングやレーザー加工等の公知の技術を用いて孔加工を施した後、ＡｇやＣｕ等からなる金属粉末をペースト状にしたものを充填する。その後、そのグリーンシートに導体層をスクリーン印刷等の公知の手法で形成し、これらのグリーンシートを複数層積層し焼成することにより多層配線構造を形成する手法である。
ガラスセラミックス１４に形成された配線導体１６は、グリーンシート積層法による配線導体であることから、焼結セラミック基板あるいはガラス基板に貫通導体を形成する基板に比べ、設計自由度を大幅に高める事が可能できる。
また、配線導体１６はＡｇ，Ａｕ，Ｃｕあるいはその合金からなることから、モリブデン，タングステン等の高融点材料を配線導体に利用したアルミナ多層配線基板で形成したものに比べ、配線抵抗を低くすることができ、電気特性を高めることができる。
以上、プローブカード基板１０に本発明のセラミック積層基板１１を利用する場合を例にしてセラミック積層基板１１について説明した。本発明のセラミック基板１１は、半導体プロセスを利用して高密度なプローブピン１２を形成することができる寸法精度と耐薬品性を有し、かつ設計自由度の高い低抵抗な内部配線導体を有するので、プローブカード基板１０等の用途には好適である。
なお、プローブカード１０において、プローブピン１２は半導体素子が形成されたシリコンウエハーに形成された電極と接触し、半導体素子の電気特性を検査する検査端子として機能する。近年、半導体デバイスのトレンドとして、半導体素子を形成するシリコンウエハーの大口径化と半導体素子のデザインルールの微細化が進んでおり、プローブカード基板１０に形成されるプローブピン１２は多数化、高密度化が求められている。従って、高密度のプローブピン１２を多数形成するために、半導体マイクロマシーニング法によってプローブピン１２を形成することが検討されている。
次に、このようなプローブカード１０に利用するセラミック積層基板１１の製造方法について、図２（ａ）〜（ｉ）に基づいて説明する。
まず、図２（ａ）に示すように、焼結させたアルミナセラミック基板１３に直径０．１〜０．１５ｍｍの孔１３ａが加工されたものを少なくとも２枚準備する。直径０．１〜０．１５ｍｍのビアホール（貫通孔）１３ａの加工は公知のＣＯ２レーザー加工によって施すことができる。アルミナセラミック基板１３の厚みは特に限定されないが、基板１３の強度、ビアホール１３ａ加工性の観点から例えば０．５ｍｍ前後とする。
次に、図２（ｂ）に示すように、複数のガラスセラミックグリーンシート１４ａ，１４ｂ，１４ｃを準備する。ここで、ガラスセラミックグリーンシート１４ａ，１４ｂ，１４ｃとは、ガラス粉末およびセラミックフィラーと、有機バインダー，有機溶剤および可塑剤等とを添加混合してスラリーとし、そのスラリーを用いてドクターブレード法やカレンダロール法を採用してシート状に形成したものをいう。
セラミックフィラーとしては、例えばアルミナ，シリカ等が用いられる。また、ガラス粉末としては、例えばＳｉＯ２−Ｂ２Ｏ３系，ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系ガラス等が用いられる。例えば、セラミックフィラーとしてアルミナ粉末を３０質量部、ガラス粉末としてＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系ガラスを７０質量部で混合すると、焼結後の熱膨張係数が７．３×１０-６/℃のガラスセラミックス１４が得られる。
有機バインダーとしては、従来からガラスセラミックグリーンシートに使用されているものが使用可能である。例えば、アクリル系，ポリビニルブチラール系，ポリビニルアルコール系，ポリプロピレンカーボネート系，若しくはセルロース系等の単独重合体または共重合体が挙げられる。
グリーンシートを成形するためのスラリーに用いられる有機溶剤は、この有機溶剤とガラス粉末とセラミック粉末と有機バインダーとを混練することによって、グリーンシート成形に適した粘度のスラリーが得られるようにするものである。例えば、炭化水素類，エーテル類，エステル類，ケトン類，若しくはアルコール類等が用いられる。
次に、図２（ｃ）に示すように、図２（ｂ）で作製したガラスセラミックグリーンシート１４ａ，１４ｂ，１４ｃに、必要に応じて金型加工、レーザー加工、若しくはパンチング等の機械的加工により貫通孔を形成する。その後、この貫通孔に、Ａｇ，Ｃｕ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ等の金属粉末およびガラス粉末に適当な有機バインダー，溶剤を添加混合した配線導体形成用導体ペースト１６ｂｂを、スクリーン印刷等公知の手法を用いて充填する。例えば、Ａｇ粉末９０質量部に対し、ガラス粉末を１０質量部添加した配線導体形成用導体ペーストを充填する。
次に、図２（ｄ）に示すように、これらガラスセラミックグリーンシート１４ａ，１４ｂ，１４ｃの表面にＡｇ，Ｃｕ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ等の金属粉末とガラス粉末に適当な有機バインダー，溶剤を添加混合した配線導体用ペーストを、ガラスセラミックグリーンシート上にスクリーン印刷等により塗布し、配線導体１６ａａを形成する。例えば、Ａｇ粉末９７質量部に対し、ガラス粉末を３質量部添加した配線導体形成用導体ペーストを印刷する。
次に、図２（ｅ）に示すように、配線導体１６ａａを形成したガラスセラミックグリーンシートを５０〜８０℃の温度下で３〜２０ＭＰａの圧力を加えて熱圧着し、ガラスセラミック生積層体１４ｄを作製する。なお、少なくともガラスセラミック生積層体１４ｄの上下層となるガラスセラミックグリーンシート１４ａ，１４ｃには熱圧着時の温度で溶融して流動する溶融成分、例えば、パラフィンなどのワックスを含有させておくのが望ましい。
次に、図２（ｆ）に示すように、アルミナセラミック基板１３とガラスセラミック生積層体１４ｄとを５０〜８０℃の温度下、３〜１０ＭＰａの圧力で熱圧着する。ここで、ガラスセラミック生積層体１４ｄの最上層および最下層に密着時の熱で溶融する溶融成分を含有している場合、アルミナセラミック基板１３とガラスセラミック生積層体１４ｄとを低圧力でかつ良好に密着させることができる。パラフィンなどワックス成分は、加熱圧着時の温度により溶融し、ガラスセラミックグリーンシート１４ｄの変形量を増加させることができるためアルミナセラミック基板１３とガラスセラミック生積層体１４ｄとを良好に密着させることができる。
次に、図２（ｇ）に示すように、加熱圧着されたアルミナセラミック基板１３とガラスセラミック生積層体１４ｄとを大気雰囲気中で焼成して、セラミック積層基板１１を形成する。アルミナセラミック基板１３は、ビアホール１３ａ加工が施されているため、ガラスセラミック生積層体１４ｄに含まれるバインダーの分解ガスはアルミナセラミック基板１３に形成されたビアホール１３ａを通じて除去される。このため、ガラスセラミック生成形体１４を効率的に脱脂することが可能となる。その結果、ガラスセラミック積層体１４に残留するカーボン量、ボイド量を減らし、より絶縁信頼性の高いセラミック焼結体１１を得ることができる。
また、焼結過程において、ガラスセラミック生積層体１４ｄの主面方向の収縮がアルミナセラミック基板１３によって抑制されるため、セラミック生積層体１４ｄの主面方向の寸法精度を高精度に保つことができる。その結果、セラミック積層基板１１の寸法精度を高精度のものとすることができる。
次に、図２（ｈ）に示すように、アルミナセラミック基板１３に形成されたビアホールにダマシンＣｕメッキ液によりビア配線導体１３ｂを形成する。ここで、ダマシンＣｕメッキ液は析出抑制剤（ＰＥＧ等）と促進剤（ジスルフォイド等）の複数の添加剤からなり、アルミナセラミック基板１３上に形成されたＴｉ，Ｗ，Ｃｕなどの薄膜導通膜を利用してビア配線導体を形成することができる。薄膜導通膜はアルミナセラミック基板１３にスパッタ加工、蒸着加工などで形成することができる。そしてメッキ後、アルミナセラミック基板１３の表裏面を研磨加工をすることによって不要なＣｕメッキ層の除去とセラミック積層基板１１の平坦化を実現する。
以上のようにしてプローブカード基板１０等に用いられるセラミック積層基板１１を得ることができる。
また、本発明のセラミック積層基板１１の製造方法では、ビア配線導体１３ｂをＣｕメッキによって形成する例を示したが、電解メッキによるものとは限らず、例えば、アルミナセラミック基板１３に形成されたビアホール１３ａに、Ａｇあるいはその合金からなる金属粉末９０質量部にガラス粉末を１０質量部添加した配線導体形成用導体ペーストを充填し、焼成してもよい。その場合、ビアホールに配線導体形成用導体ペーストを充填したアルミナセラミック基板１３を準備し、これとガラスセラミック生積層体１４ｄとを加熱圧着し、加熱圧着されたアルミナセラミック基板１３とガラスセラミック生積層体１４ｄとを大気雰囲気下で焼成することで、セラミック積層基板１３とビア配線導体１３ｂとを同時に形成してもよい。
なお、ビア配線導体１３ｂに用いるＡｇ粉末を１０μｍ程度と粗粉化したり、あるいはＡｇ合金としてＡｇ−Ｐｔ、Ａｇ−Ｐｄを用いてビア配線導体１３ｂの焼結開始温度をガラスセラミック生積層体１４ｄの脱脂温度より若干高くしたりすることが望ましい。ビア配線導体１３ｂの焼結開始温度をガラスセラミック生積層体１４ｄの脱脂温度より高くすることにより、ガラスセラミック生成形体１４ｄからのバインダーの分解ガスがビア配線導体１３ｂペーストが充填されたアルミナセラミック基板１３のビアホール１３ａを通して除去される。このため、ガラスセラミック積層体１４に残留するカーボン量、ボイド量を減らし、より絶縁信頼性の高いセラミック焼結体１１を得ることができる。
次に、本発明のセラミック積層基板２３をパワーモジュール２０に用いる例を示す。図３は、本発明のセラミック積層基板２３を利用したパワーモジュール２０を示す。図３において、（ａ）は上面図、（ｂ）は、（ａ）の断面Ｂ−ＢＢにおける断面図を示している。本実施形態におけるセラミック積層基板２３は、上記セラミック積層基板１１と同じ構成を有するが、形状や配線導体１６，ビア配線導体１３ｂ等の配置が異なるものである。
パワーモジュール２０（以下、ＰＭともいう）はＩＧＢＴなどのパワー半導体素子２１に駆動回路や保護機能、制御機能を有する制御用ＩＣ２２を搭載し、モジュールとして機能を高めたものである。
ＰＭ２０は、セラミック積層基板２３とセラミック積層基板２３上に形成された大電流用導体２４および放熱用導体２５、そしてセラミック積層基板２３上に搭載されたパワー半導体素子２１および制御用ＩＣ２２からなる。なお、図３（ａ）において、分りやすくするために大電流用導体２４，ビア配線導体２６ａにハッチングを付している。従って、これらハッチングは断面を示すものではない。
パワー半導体素子２１はＧＴＯ、サイリスタ、パワーＭＯＳＦＥＴ，ＩＧＢＴなどのデバイスの総称であり、電圧または周波数を機器の動作に必要なものに変換するために用いられる。これらＰＭ２０は、近年、省エネルギー化に対する需要を背景に注目されている。
制御用ＩＣ２２はパワー半導体素子２１を駆動、保護または制御する機能をＩＣ化した半導体素子であり、低電圧、低電流で駆動される。パワー半導体素子２１と共にセラミック積層基板２３に搭載される。
セラミック積層基板２３は、高温焼成基板２６とガラスセラミックス２７とが一体化されたセラミック基板である。すなわち、セラミック積層基板２３は、焼結させた高温焼成基板２６にガラスセラミックグリーンシートを密着させ、ガラスセラミックグリーンシートを焼結させることにより、高温焼成基板２６と一体化したものである。
ここで、ガラスセラミックグリーンシートとはガラスセラミックス２７を形成するガラス粉末およびセラミック粉末などの原料粉末をシート状に形成したものをいう。高温焼成基板２６はガラスセラミックス１４を挟持するように配置されているので、上述のプローブカード用基板１０のセラミック積層基板１１と同様に、ガラスセラミックス２７の焼結時の収縮による寸法変化を抑制することができる。また、セラミックス積層基板２３の反りを抑制することができる。
大電流用導体２４は大電流の導通経路として機能し、例えば、０．１〜０．５ｍｍ厚のＣｕ，Ａｌ（アルミニウム）等の金属板を８００℃の真空雰囲気下で活性銀ロウ材等を用いてセラミック積層基板２３と接合し、その後所望のパターン形状に加工することで形成される。
放熱用導体２５はパワー半導体素子２１から発生する熱を放熱する放熱板として機能する。また、放熱用導体２５の厚みは大電流用導体２４の熱膨張によるセラミック積層基板２３に生じる反りを解消するよう設定される。また、放熱用導体２５は大電流用導体２４と同一の製造方法でセラミック積層基板２３上に形成することができる。
大電流用導体２４および放熱用導体２５は０．１〜０．５ｍｍ厚のＣｕ、Ａｌ等の金属板からなることから、大電流用導体２４と高温焼成基板２６との間、あるいは放熱用導体２５と高温焼成基板２６との間には熱膨張係数の差による熱応力が発生する。しかし、アルミナセラミックス、ジルコニアセラミックス、窒化珪素セラミックス、窒化アルミニウムセラミックス等からなる高温焼成基板２６の磁器強度はガラスセラミックス２７よりも高いため、接合時の熱応力、または使用時の熱サイクルによってマイクロクラックが発生しにくい。従って、ＰＭ２０を絶縁信頼性の高いものとすることができる。特に窒化珪素質セラミックスは磁器強度が高くかつ靭性も高いことから高温焼成基板２６の材質としては最適である。
本実施形態における配線導体２８、はパワー半導体素子２１と制御ＩＣ２２とを接続する導通経路、ノイズを低減するためのグランド層、パワー半導体素子２１の放熱経路となるサーマルビア２８ａとしても機能する。ガラスセラミックス２７の内部に配線導体２８を形成する事によってＰＭ２０の設計自由度を高め、ＰＭ２０を小型化するとともに、電気特性の向上を図ることができる。
ビア配線導体２６ａは高温焼成基板２６内部に配置されガラスセラミックス２７に形成された配線導体２８との電気的な経路、あるいはガラスセラミックス２７に形成されたサーマルビアへ２８ａの放熱経路として機能する。
ビア配線導体２６ａは、例えば、焼結された高温焼成基板２６にレーザー加工を行なって形成されたビアホールに、公知のセミアディティブ法によるＣｕ，ＮｉまたはＡｇなどのメッキ導体をビア埋め込みメッキする方法によって形成することができる。
以上のように、本発明のセラミック積層基板２３を利用することで、小型で、設計自由度が高く、電気特性に優れるＰＭ２０とすることができる。
また、ＰＭ２０は必ずしも個片で形成する必要がなくセラミック基板２３に多数個アレイ状に形成し、形成後各ＰＭ２０に分割してもよい。その場合、高温焼成基板２６には個片間にダミービアホールを形成しておくとよい。このダミービアホールは、ガラスセラミックグリーンシート中に含まれるバインダーの分解ガスを除去されやすいようにする機能も果たす。
また、本実施形態の例では金具付けがされたセラミック積層基板２３の例としてパワーモジュール２０を例として説明したが、実施の形態はこれに限られたものではなく、本発明の要旨の範囲内であれば、種々の変形は可能である。例えば、接続される金具が各種のリード端子やピン端子であっても構わない。
本発明のセラミック積層基板の実施の形態の一例を示し、（ａ）は上面図、（ｂ）は（ａ）の断面Ａ−ＡＡにおける断面図を示す。 本発明のセラミック積層体の製造方法の実施の形態の一例を示す断面図である。 本発明のセラミック積層基板の実施の形態の他の例を示し、（ａ）は上面図、（ｂ）は（ａ）の断面Ｂ−ＢＢにおける断面図を示す。
符号の説明
１０： プローブカード基板
１１： セラミック積層基板
１２： プローブピン
１３： 高温焼成基板（セラミック焼結体）
１３ｂ： ビア配線導体
１４： ガラスセラミックス
１６： 配線導体
２０： パワーモジュール
２１： パワー半導体
２２： 制御用ＩＣ
２３： セラミック積層基板
２４： 大電流用導体
２５： 放熱用導体
２６： 高温焼成基板
２６ａ： ビア配線導体
２７： ガラスセラミックス
２８： 配線導体

Claims (12)

  1. ガラスセラミックスと該ガラスセラミックスより高温で焼結されたセラミック焼結体とから成り、前記セラミック焼結体の間に前記ガラスセラミックスを挟んで焼結させたセラミック積層基板。
  2. 前記ガラスセラミックス中のガラス成分が前記セラミック焼結体に固着することによって前記セラミック焼結体と前記ガラスセラミックスとが一体化されていることを特徴とする請求項１記載のセラミック積層基板。
  3. 前記ガラスセラミックスの内部に、Ｃｕ，Ａｇ，Ａｕまたはこれらの合金から成る配線導体が形成される事を特徴とする請求項１または２記載のセラミック積層基板。
  4. 前記セラミック焼結体には貫通孔が設けられていることを特徴とする請求項１乃至３のいずれかに記載のセラミック積層基板。
  5. 前記貫通孔には導体が配置されていることを特徴とする請求項４記載のセラミック積層基板。
  6. 前記セラミック焼結体は、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ジルコニア質焼結体または炭化珪素質焼結体であることを特徴とする請求項１乃至５のいずれかに記載のセラミック積層基板。
  7. 表裏両面に貫通する貫通孔が形成されたセラミック焼結体から成る基板を準備する工程と、
    ガラス粉末とセラミックフィラーと有機バインダーとを含むガラスセラミック生成形体を準備する工程と、
    前記ガラスセラミック生成形体の両面に前記セラミック焼結体基板を熱圧着する工程と、
    前記ガラスセラミック生成形体と前記セラミック焼結体基板とを加熱して前記ガラスセラミック生成形体を焼成する工程と、
    を有することを特徴としたセラミック積層体の製造方法。
  8. 前記ガラスセラミック生成形体は、熱圧着時に溶融する成分を含んでいることを特徴とする請求項７記載のセラミック積層体の製造方法。
  9. 前記ガラスセラミック生成形体は、複数枚のガラスセラミックグリーンシートが積層されて成り、それぞれの前記ガラスセラミックグリーンシートに、所望の孔加工を施した後に金属を主成分とするペーストを注入する工程と、表面に金属を主成分とするペーストを所望のパターンに印刷する工程と、それぞれの前記ガラスセラミックグリーンシートを所望の順序に重ね合わせて熱圧着する工程とを経て準備されることを特徴とする請求項７または８記載のセラミック積層体の製造方法。
  10. 前記セラミック焼結体の前記貫通孔に、ビア導体を埋め込む工程をさらに有することを特徴とした請求項７乃至９のいずれかに記載のセラミック積層体の製造方法
  11. 前記セラミック焼結体を準備する工程の後に、Ａｇ，ＣｕまたはＡｕを含み、前記ガラスセラミック生成形体の脱脂温度より高い焼結温度を有する導体ペーストを前記貫通孔に注入する工程をさらに有することを特徴とする請求項１０記載のセラミック積層体の製造方法。
  12. 前記ビア導体は、Ｃｕ，ＮｉまたはＡｇをメッキすることにより形成されることを特徴とする請求項１０記載のセラミック積層体の製造方法。
JP2008082349A 2008-03-27 2008-03-27 セラミック積層基板およびセラミック積層体の製造方法 Pending JP2009238976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008082349A JP2009238976A (ja) 2008-03-27 2008-03-27 セラミック積層基板およびセラミック積層体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082349A JP2009238976A (ja) 2008-03-27 2008-03-27 セラミック積層基板およびセラミック積層体の製造方法

Publications (1)

Publication Number Publication Date
JP2009238976A true JP2009238976A (ja) 2009-10-15

Family

ID=41252586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082349A Pending JP2009238976A (ja) 2008-03-27 2008-03-27 セラミック積層基板およびセラミック積層体の製造方法

Country Status (1)

Country Link
JP (1) JP2009238976A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012014743A1 (ja) * 2010-07-30 2012-02-02 日立オートモティブシステムズ株式会社 車載用電子機器に用いる基板構造
JPWO2018179538A1 (ja) * 2017-03-29 2019-11-07 株式会社村田製作所 パワーモジュール及びパワーモジュールの製造方法
JP2020053593A (ja) * 2018-09-27 2020-04-02 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012014743A1 (ja) * 2010-07-30 2012-02-02 日立オートモティブシステムズ株式会社 車載用電子機器に用いる基板構造
JP2012033664A (ja) * 2010-07-30 2012-02-16 Hitachi Automotive Systems Ltd 車載用電子機器に用いる基板構造
JPWO2018179538A1 (ja) * 2017-03-29 2019-11-07 株式会社村田製作所 パワーモジュール及びパワーモジュールの製造方法
JP2020053593A (ja) * 2018-09-27 2020-04-02 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
JP7119842B2 (ja) 2018-09-27 2022-08-17 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置

Similar Documents

Publication Publication Date Title
US7888187B2 (en) Element mounting substrate and method for manufacturing same
US9596747B2 (en) Wiring substrate and electronic device
EP1986231A1 (en) Metallized ceramic board incorporating lead and package
TW200425808A (en) Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board
JP2015185820A (ja) 配線基板および電子装置
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JPWO2018179538A1 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5566271B2 (ja) 配線基板およびその製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JPH11103141A (ja) 配線基板
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2000340716A (ja) 配線基板
JP2013115123A (ja) 配線基板およびその製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP2000312057A (ja) 配線基板およびその製造方法
JP2006128262A (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
JP2008159726A (ja) 多層配線基板
JP2004014616A (ja) セラミック回路基板用外部接続端子
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板
JPH1126942A (ja) 多層配線基板
JP5573407B2 (ja) 金属ベース基板
JP4593802B2 (ja) 半導体素子収納基板