JP3879276B2 - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法 Download PDFInfo
- Publication number
- JP3879276B2 JP3879276B2 JP30849198A JP30849198A JP3879276B2 JP 3879276 B2 JP3879276 B2 JP 3879276B2 JP 30849198 A JP30849198 A JP 30849198A JP 30849198 A JP30849198 A JP 30849198A JP 3879276 B2 JP3879276 B2 JP 3879276B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic
- powder
- ceramic green
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ビアホール形成に用いる導体ペーストを用いたセラミック多層基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、エレクトロニクス分野における電子部品の性能向上は著しく、情報化社会を支える大型コンピュータ、パーソナルコンピュータ、携帯端末機器等に代表される情報処理装置では、情報処理速度の高速化、装置の小型化、多機能化が進められている。これらの情報処理装置に用いる電子部品として高性能の半導体ＩＣをセラミック基板上に複数実装した、いわゆるマルチチップモジュールが実用化されている。マルチチップモジュールにおいて、半導体ＩＣの実装密度を高め、各半導体ＩＣ間を電気的に良好に接続するためには、電極や回路等の導体パターンの配設された複数のセラミック層を多層化し、さらに内部の導体パターンをビアホール（via hole）によって３次元的に接続したセラミック多層基板が有用である。
【０００３】
一般に、セラミック多層基板は、
（１）セラミックグリーンシートにドリルやパンチ等を用いてビアホール用孔を形成する。
【０００４】
（２）ビアホール用孔に導体ペースト或いは導電性金属粉末を充填する。
【０００５】
（３）セラミックグリーンシート表面にスクリーン印刷等の手法により、電極や回路等の導体パターンを形成する。
【０００６】
（４）ビアホール及び導体パターンが形成されたセラミックグリーンシートを積層及び圧着し、適当な基板サイズにカットした後、焼成する。
【０００７】
といった工程を経て製造される。
【０００８】
上述した製造方法において、一般的に、ビアホール用孔に充填する導体粉末には、比抵抗が小さく、マイグレーションが発生しにくい、しかも安価である銅粉末が好適に用いられている。また、ビアホール形成用の導体ペーストとしては、エチルセルロース等を樹脂成分とする有機ビヒクル中に銅粉末を混合、分散せしめた導体ペーストが多用されている。
【０００９】
また、銅粉末を主成分とする導体ペーストを用いる場合、銅は比較的融点の低い金属であることから、セラミックグリーンシートとしては、銅等の低融点金属と同時焼結可能なガラス複合材料等の低温焼結セラミック材料が用いられている。
【００１０】
【発明が解決しようとする課題】
ところで、上述したセラミック多層基板の製造方法においては、焼成工程にてセラミックグリーンシートとビアホール用孔に充填された導体ペーストとが同時に焼成されるが、導体ペーストとセラミックグリーンシートの焼成時の収縮量差等によって、焼成後の導体ペースト（以下、ビアホール導体と称することがある。）が隆起したり、セラミック割れが発生することがある。或いは、ビアホール導体に亀裂が生じたりすることがある。
【００１１】
即ち、セラミックグリーンシートの収縮量よりも導体ペーストの収縮量が小さい場合、図７（Ａ）に示すように、セラミックグリーンシート２２中のビアホール用孔２４に充填された導体ペースト２３は、図７（Ｂ）に示すように、焼成後には、ビアホール導体２６が隆起し、さらに、ビアホール導体２６の圧力によってセラミック層２５に割れ２７が生じることがある。一方、セラミックグリーンシートの収縮量よりも導体ペーストの収縮量が大きい場合、図７（Ｃ）に示すように、焼成後のビアホール導体２６に亀裂２８が生じることがある。
【００１２】
ビアホール導体の隆起やセラミック割れ、或いはビアホール導体の亀裂は、ビアホールと導体パターンとの接続不良や、セラミック多層基板の構造欠陥等を引き起こし、セラミック多層基板の信頼性を大きく低下させる要因となる。
【００１３】
特に、焼成時の表面導体層の収縮による精度バラツキを抑制するプロセスであって、アルミナ等の収縮抑制層をセラミックグリーンシート積層体の両主面に設け、その面方向への収縮を抑制するといった、いわゆる無収縮プロセスでは、セラミックグリーンシート２２の厚みｔ1に比べて、焼成後のセラミック層２５の厚みｔ2が一次元的に大きく減少するため、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂といった不良が発生し易い。
【００１５】
本発明の目的は、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なく、信頼性の高いセラミック多層基板の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明は、銅と同時焼結可能な低温焼結セラミック材料からなるセラミックグリーンシートに、ビアホール用孔を形成する工程と、前記ビアホール用孔に、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を６０．０〜８０．０重量％、銅粉末を２０．０〜４０．０重量％、それぞれ混合してなる導体ペースト（以下、本発明の第１の導体ペーストと称する）、または、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を５５．０〜７９．５重量％、銅粉末を２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも 1 種の粉末を０．５〜５．０重量％、それぞれ混合してなる導体ペースト以下、本発明の第２の導体ペーストと称する）を充填してビアホールを形成する工程と、前記セラミックグリーンシート上に所定の導体パターンを形成する工程と、得られたセラミックグリーンシートを積層して第1積層体を作製する工程と、前記第1積層体の両主面に収縮抑制層を形成し、これを圧着して第2積層体を作製する工程と、前記第2積層体を非酸化雰囲気下で焼成する工程と、前記収縮抑制層を剥離する工程とを有するセラミック多層基板の製造方法を提供するものである。
【００２１】
本発明のセラミック多層基板の製造方法は、前記低温焼結セラミック材料をＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料とすることを特徴とする。
【００２２】
本発明の第１の導体ペーストは、酸化銅粉末と銅粉末を所定量混合してなる導体粉末を含むので、焼成時の導体粉末の体積収縮量がセラミックグリーンシートの収縮量とほぼ等しくなり、セラミックグリーンシートとの同時焼成後にビアホール導体に隆起、亀裂が発生しにくく、さらにはセラミックの割れ（クラック）が抑制され、優れた特性を有する導体ペーストである。
【００２３】
また、本発明の第２の導体ペーストは、酸化銅粉末と銅粉末と酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の粉末とを所定量混合してなる導体粉末を含むので、焼成時の導体粉末の体積収縮量がセラミックグリーンシートの収縮量とほぼ等しくなると共に、導体粉末の経時的な収縮率（熱収縮曲線）もセラミックグリーンシートの経時的な収縮率とほぼ等しくなり、セラミックグリーンシートとの同時焼成後にビアホール導体に隆起、亀裂が発生しにくく、さらにはセラミックの割れが抑制された、優れた特性を有する導体ペーストである。
【００２４】
なお、本発明の第１の導体ペースト及び本発明の第２の導体ペーストは、体積収縮量や経時的な収縮率の点から、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料等の低温焼結セラミック材料からなるセラミックグリーンシートのビアホール形成用の導体ペーストとして用いることが望ましい。低温焼結セラミック材料からなるセラミックグリーンシートはガラス成分を含んでいるので強度が低く割れ易いが、本発明による導体ペーストを導体パターン形成に用いれば、セラミックの割れが十分に抑制される。また、本発明の第１の導体ペースト及び本発明の第２の導体ペーストは、その体積収縮量及び経時的な熱収縮率から、無収縮プロセスに適用することが望ましい。
【００２６】
また、本発明のセラミック多層基板の製造方法によれば、いわゆる無収縮プロセスにおいて、前記ビアホール用孔に本発明の第１の導体ペースト又は本発明の第２の導体ペーストを充填してビアホールを形成するので、表面導体パターンを精度良く形成することができると共に、焼成後に、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なく、信頼性の高いセラミック多層基板を製造できる。
【００２７】
【発明の実施の形態】
図１〜図６を参照に、本発明のセラミック多層基板の製造方法を説明する。
【００２８】
まず、図１に示すように、低温焼結セラミック材料からなるセラミックグリーンシート２ｂにドリル加工、パンチ加工、レーザ加工等の手法により、ビアホール用孔３ａ、３ｂ…を形成する。次いで、ビアホール用孔３ａ、３ｂ…中にスクリーン印刷法等によって、本発明の第１の導体ペースト又は第２の導体ペースト４ａ、４ｂ…を充填し、乾燥させる。
【００２９】
次いで、図２に示すように、セラミックグリーンシート２ｂに、電極や回路等を形成するための導体ペーストをスクリーン印刷して、所定の導体パターン５ａ、５ｂ…を形成する。また、図示省略するが、セラミックグリーンシート２ａ、２ｃ、２ｄ及び２ｅを同様にして作製する。
【００３０】
次いで、図３に示すように、所定の導体パターン４及びビアホール５が形成されたセラミックグリーンシート２ａ、２ｂ、２ｃ、２ｄ及び２ｅを順次積層して、セラミックグリーンシート２ａ〜２ｅからなる積層体２（前記第１積層体に相当）を作製する。
【００３１】
次いで、図４に示すように、積層体２の両主面に収縮抑制層７ａ及び７ｂを積み重ね、圧着処理を経て、積層体１１（前記第２積層体に相当）を形成した後、積層体１１を所定の寸法にカットする。ここで、積層体２部分の厚みはＴ1である。
【００３２】
次いで、図５に示すように、非酸化雰囲気中で所定温度、所定時間焼成すると、実質的に面方向には収縮せず、厚み方向にのみ収縮したセラミック層６ａ、６ｂ、６ｃ、６ｄ及び６ｅが収縮抑制層７ａ及び７ｂに挟持された構造の積層体１２が得られる。ここで、セラミック層６ａ〜６ｅの合計の厚みはＴ2となり、積層体２の厚みＴ1に比べておおよそ６０％程度収縮する。即ち、積層体１２中のビアホール１５も実質的に厚み方向にのみ収縮することになる。次いで、焼成後の積層体１２から、収縮抑制層７ａ及び７ｂを剥離して、所定の導体パターン１４及びビアホール１５を有するセラミック多層基板１３を得る。
【００３３】
得られたラミック多層基板１３は、セラミックグリーンシートとして低温焼結セラミックグリーンシートが用いられており、かつ、ビアホール形成用の導体ペースト４として、本発明の第１の導体ペースト或いは本発明の第２の導体ペーストが用いられているので、いわゆる無収縮プロセスであっても、セラミックグリーンシートと導体ペーストとの焼成収縮量差によるビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホール４と導体パターン５との接続不良や、セラミック多層基板のボイド等による構造欠陥の少ない、信頼性の高いセラミック多層基板となる。
【００３４】
また、セラミックグリーンシート２ａ〜２ｅとして、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料を用いると、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料（熱収縮率約１５％）と本発明の第１の導体ペースト或いは第２の導体ペースト（いずれも熱収縮率１４〜１６％）とは収縮量差が小さいので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等がさらに抑制され、信頼性の高いセラミック多層基板が得られる。
【００３５】
さらに、いわゆる無収縮プロセスを利用して製造されているので、セラミック多層基板１３の主面に形成されるビアホールや導体パターンの位置精度が高く、半導体ＩＣやチップコンデンサ等の表面実装部品を高精度に搭載できる。
【００３６】
次に、本発明に係る導体ペーストの作用を説明する。
【００３７】
本発明の第１の導体ペーストは、酸化銅粉末を６０．０〜８０．０重量％、銅粉末を２０．０〜４０．０重量％、それぞれ混合してなる導体粉末を含んでいる。
【００３８】
ＣｕＯ及び／又はＣｕ2Ｏの酸化銅粉末をＮ2−Ｈ2Ｏ等の非酸化雰囲気下で焼成すると、
ＣｕＯ→Ｃｕ＋１／２Ｏ2
Ｃｕ2Ｏ→２Ｃｕ＋１／２Ｏ2
の反応が起こり、酸化銅粉末（ＣｕＯ及び／又はＣｕ2Ｏ）の体積が収縮する。上述した配合量範囲内で酸化銅粉末と銅粉末とを混合した本発明の第１の導体ペーストは、その体積収縮量が、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料である低温焼結セラミックグリーンシートの焼成時の収縮量とほぼ等しいので、焼成処理後の隆起、セラミック割れ、亀裂の発生が抑制される。また、酸化銅の還元時に発生する酸素ガスは有機ビヒクル中の樹脂成分を取り除く作用も有している。
【００３９】
さらに、無収縮プロセスにおいては、通常のプロセスに比べて、セラミックグリーンシートが厚み方向へ１次元的に大きく収縮するので、導体ペーストとセラミックグリーンシートとの収縮量差の厳密な管理が必要である。本発明の第１の導体ペーストは、この無収縮プロセスに好適に使用可能である。
【００４０】
なお、酸化銅粉末の含有量が８０重量％を超え、銅粉末の含有量が２０重量％未満になると、ビアホールに図７（Ｃ）に示したような亀裂が生じる。また、酸化銅粉末の含有量が６０重量％未満であって、銅粉末の含有量が４０重量％を超えると、図７（ｂ）に示したように、ビアホール中の導体材料が隆起し、セラミック層に割れが発生する。
【００４１】
また、本発明の第２の導体ペーストは、酸化銅粉末を５５．０〜７９．５重量％、銅粉末を２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の粉末を０．５〜５．０重量％それぞれ混合してなる導体粉末を含んでいる。
【００４２】
ＣｕＯ及び／又はＣｕ2Ｏの酸化銅粉末と酸化ニッケルとを含む導体粉末を、Ｎ2−Ｈ2Ｏ等の非酸化雰囲気下で焼成すると、
ＣｕＯ→Ｃｕ＋１／２Ｏ2
Ｃｕ2Ｏ→２Ｃｕ＋１／２Ｏ2
ＮｉＯ→Ｎｉ＋１／２Ｏ2
の反応が起こり、酸化銅粉末及び酸化ニッケルの体積が収縮する。さらに、パラジウム、タングステンは銅粉末等の早急な収縮を阻害し、これによって銅粉末、酸化銅粉末等の経時的な収縮量変化（即ち熱収縮曲線）をセラミックグリーンシートのそれに近づける作用を有している。従って、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料である低温焼結セラミックグリーンシートの焼成時の収縮量と上述の導体粉末の収縮量とがほぼ等しくなって、かつ、導体粉末とセラミックグリーンシートとの熱収縮曲線もほぼ等しくなって、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂が発生しにくくなる。また、酸化銅や酸化ニッケルの還元時に発生する酸素ガスは有機ビヒクル中の樹脂成分を取り除く作用も有している。
【００４３】
さらに、無収縮プロセスにおいては、通常のプロセスに比べて、セラミックグリーンシートの厚み方向へ１次元的に大きく収縮するので、導体ペーストとセラミックグリーンシートとの収縮量の差、及び、導体ペーストとセラミックグリーンシートとの熱収縮曲線の差を小さくする必要がある。即ち、本発明の第２の導体ペーストも、この無収縮プロセスに好適に使用可能である。
【００４４】
なお、酸化銅粉末の含有量が７９．５重量％を超え、銅粉末の含有量が２０重量％未満であると、ビアホール導体に図７（Ｃ）に示したような亀裂が生じる。また、酸化銅粉末の含有量が６０重量％未満であって、銅粉末の含有量が４０重量％を超えると、図７（Ｂ）に示したように、ビアホール導体が隆起し、セラミック層に割れが発生する。同時に、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも１種の導体金属の含有量が０．５重量％未満である場合、若しくは、５．０重量％を超える場合は、ビアホール導体が隆起し、セラミック層に割れが発生する。
【００４５】
特に、上述した理由から、本発明の第２の導体ペーストは、所定量の酸化銅粉末及び銅粉末を有し、かつ、少なくとも酸化ニッケルを含み、パラジウム又はタングステンのいずれか一方を有していることがさらに望ましい。
【００４６】
以上、本発明を実施の形態について説明したが、本発明は上述した実施の形態に限定されるものではない。
【００４７】
例えば、低温焼結セラミック材料としては、Ａｌ2Ｏ3にガラス成分を混合せしめたガラス−セラミック複合系の低温焼結セラミック材料や、結晶化ガラス系の低温焼結セラミック材料、セラミック複合系の低温焼結セラミック材料を用いることができる。また、回路や電極等の内層導体パターン、表層導体パターン用の導体材料としては、銅や銀等の低融点金属以外にも、金、銀−パラジウム合金等の低融点金属を使用してよい。
【００４８】
さらに、本発明のセラミック多層基板は、チップ多層ディレイラインやチップ多層ＬＣフィルタ等の他、例えば、電圧制御発振器、デュプレクサ等の誘電体フィルタ、弾性表面波フィルタ等の多層デバイスや、ハイブリッドＩＣ等の多層モジュール、セラミックパッケージなど、種々の用途に適用できる。
【００４９】
【実施例】
以下、本発明を具体的な実施例について説明する。
【００５０】
例１〜例１５
まず、本発明の第１の導体ペーストを用いたセラミック多層基板について、ビアホール導体の亀裂、ビアホール導体の隆起、セラミックの割れの発生の有無を調べた。
【００５１】
セラミック多層基板を作製するためのセラミックグリーンシート、収縮抑制層、及び、ビアホール形成用導体ペーストは、以下の要領に従って作製した。
【００５２】
［セラミックグリーンシート］
ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料に、結合剤としてのポリビニルブチラール、可塑剤としてのジオクチルフタレート、及び、有機溶媒を加えてスラリーを形成し、これをドクターブレード法にてシート状に成形して、セラミックグリーンシートを作製した。
【００５３】
［収縮抑制層］
Ａｌ2Ｏ3（アルミナ）粉末にポリビニルブチラール、ジオクチルフタレート、有機溶媒等を加えて、ドクターブレード法によってシート状に形成し、収縮抑制層を作製した。
【００５４】
［ビアホール形成用導体ペースト］
下記表１に示す組成及び配合量の酸化銅粉末と銅粉末の混合粉末を用い、この混合粉末１００重量％を、エチルセルロース樹脂をテルピネオール系溶剤に溶解してなる有機ビヒクル１５．０重量％中に混合、分散して、ビアホール形成用の導体ペーストを作製した。
【００５５】
次に、図１〜図６と同様の工程で、セラミック多層基板を製造した。
【００５６】
即ち、まず、図１に示したように、上述したセラミックグリーンシート２ｂにドリルによってビアホール用孔３ａ、３ｂ…を形成し、引き続いて、ビアホール用孔３ａ、３ｂ…中にスクリーン印刷法を用いて、ビアホール形成用の導体ペースト４ａ、４ｂ…を充填し、乾燥した。次いで、図２に示したように、セラミックグリーンシート２ｂに導体パターン形成用の導体ペーストをスクリーン印刷して、所定の導体パターン５ａ、５ｂ…を形成した。同様にして、セラミックグリーンシート２ａ、２ｃ、２ｄ及び２ｅを作製した。
【００５７】
次いで、図３に示したように、導体パターン４及びビアホール５を形成したセラミックグリーンシート２ａ、２ｂ、２ｃ、２ｄ及び２ｅを順次積層して積層体２を作製した後、図４に示したように、積層体２の両主面に上述した収縮抑制層７ａ及び７ｂを積み重ね、圧着処理を経て、積層体１１を形成し、これを所定の寸法にカットした。
【００５８】
次いで、図５に示したように、Ｎ2−Ｈ2Ｏの非酸化雰囲気中、９５０度で１時間焼成した後、焼成後の積層体１２から、収縮抑制層７ａ及び７ｂを超音波振動法を利用して剥離し、図６に示したように、ビアホール１５及び導体パターン１４を有するセラミック多層基板１３を得た。
【００５９】
このようにして作製したセラミック多層基板を切断し、その切断面を実体顕微鏡で観察することにより、ビアホール導体の亀裂の有無、隆起の有無、及び、セラミック層の割れの有無を調べた。その測定結果を下記表１に併せて示す。
【００６０】
【表１】
【００６１】
表１から、酸化銅粉末と銅粉末とを所定の割合混合してなる導体粉末を含む導体ペーストを用いることによって、導体ペーストとセラミックグリーンシートとの収縮量差を小さくし、ビアホール導体の亀裂、隆起、さらにはセラミックの割れを抑制できることが分かる。
【００６２】
即ち、例４〜例１１のように、酸化銅（ＣｕＯ及び／又はＣｕ2Ｏ）粉末６０．０〜８０．０重量％と銅（Ｃｕ）粉末２０．０〜４０．０重量％とを混合してなる導体ペーストを用いた場合、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料をセラミックグリーンシートとして用いた無収縮プロセスにおいて、ビアホール導体の亀裂や隆起、セラミック割れが発生していなかった。これは、ビアホールと導体パターンとの接続不良やセラミック多層基板の構造欠陥等が殆ど無く、信頼性の高いセラミック多層基板であることを意味する。
【００６３】
また、例６、７及び１１の場合、ビアホールどう合いの亀裂や隆起、セラミック割れが発生していなかったことに加えて、ビアホール導体の表面形状が極めて優れており、導体ペーストにおいては、ＣｕＯ、Ｃｕ2Ｏの両者を含むことが望ましいことが分かった。
【００６４】
これに対して、酸化銅の割合が８０．０重量％よりも多い導体ペーストを用いた例１〜例３では、導体ペーストの収縮量がセラミックグリーンシートの収縮量よりも大きかったことによるビアホール導体の亀裂が発生してしまい、他方、所定量よりも、酸化銅の割合が６０．０重量％よりも少ない導体ペーストを用いた例１２〜例１５では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによる、ビアホール導体の隆起及びセラミック割れが発生してしまった。
【００６５】
例１６〜例４２
次に、本発明の第２の導体ペーストを用いたセラミック多層基板について、ビアホール導体の亀裂、ビアホール導体の隆起、セラミックの割れの発生の有無を調べた。
【００６６】
なお、セラミックグリーンシート、収縮抑制層、及び、ビアホール形成用導体ペーストは、上述した例１〜例１５と同様の要領で作製し、また、例１〜例１５と同様の工程で、セラミック多層基板を製造した。また、ビアホール形成用導体ペーストの成分組成は下記表２に示す。ここでは、有機ビヒクルの量はすべて導体粉末全量に対して１５重量％とした。
【００６７】
例１〜例１５と同様に、作製したセラミック多層基板を切断し、その切断面を実体顕微鏡で観察することにより、ビアホール内の導体金属の亀裂の有無、隆起の有無、及び、セラミック層の割れの有無を調べた。その測定結果を下記表２に併せて示す。
【００６８】
【表２】
【００６９】
表２から、酸化銅粉末と銅粉末とを所定の割合混合してなり、かつ、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれた少なくとも１種の導体粉末を含む導体ペーストを用いることによって、導体ペーストとセラミックグリーンシートとの収縮量差を小さくし、ビアホール導体の亀裂、隆起、さらにはセラミックの割れを抑制できることが分かる。
【００７０】
即ち、例２０〜例２２、例２７〜例３４のように、酸化銅粉末５５．０〜７９．５重量％、銅粉末２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の金属粉末０．５〜５．０重量％をそれぞれ混合してなる導体ペーストを用いた場合、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料をセラミックグリーンシートとして用いた無収縮プロセスにおいても、亀裂、隆起、セラミック割れが発生しておらず、これは、ビアホールと導体パターンとの接続不良や、セラミック多層基板の構造欠陥等が無く、信頼性の高いセラミック多層基板であることを意味する。
【００７１】
また、例２２、２９、３０、３３及び３４の場合、ビアホール導体の亀裂や隆起、セラミック割れが発生していなかったことに加えて、ビアホール導体の表面形状が極めて優れており、導体ペーストにおいては、ＣｕＯ、Ｃｕ2Ｏの両者を含むことが望ましいことが分かった。また、例３０及び３１の場合、より一層優れた表面形状を有していたので、酸化ニッケル、パラジウム、タングステンの全てを含んでいることがさらに望ましいことが分かった。
【００７２】
これに対して、酸化銅の割合が７９．５重量％よりも多い導体ペーストを用いた例１６〜例１９では、導体ペーストの収縮量がセラミックグリーンシートの収縮量よりも大きかったことによるビアホール導体の亀裂が発生してしまった。他方、酸化銅の割合が５５．０重量％よりも少ない導体ペーストを用いた例３９〜例４２では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによるビアホール導体の隆起及びセラミック割れが発生してしまった。
【００７３】
また、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも１種の導体材料の割合が０．５重量％よりも少ない例２３〜例２６、或いは、前記導体材料の割合が５．０重量％よりも多い例３５〜例３８では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによるビアホール導体の隆起及びセラミック割れが発生してしまった。
【００７４】
【発明の効果】
本発明の第１の導体ペーストによれば、酸化銅粉末及び銅粉末からなる導体粉末の焼成時の体積収縮量がセラミックグリーンシートの焼成時の収縮量とほぼ等しくなり、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくい優れた導体ペーストが得られる。
【００７５】
本発明の第２の導体ペーストによれば、酸化銅粉末、銅粉末及び金属粉末からなる導体粉末の焼成時の体積収縮量がセラミックグリーンシートの焼成時の収縮量とほぼ等しくなると共に、導体粉末とセラミックグリーンシートとの経時的な収縮率（熱収縮曲線）もほぼ等しくなるので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等がより一層発生しにくい導体ペーストが得られる。
【００７６】
本発明のセラミック多層基板によれば、前記ビアホールが本発明の第１の導体ペースト又は本発明の第２の導体ペーストで形成されているので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少ない、信頼性の高いセラミック多層基板が得られる。
【００７７】
本発明のセラミック多層基板の製造方法によれば、いわゆる無収縮プロセスにおいて、前記ビアホール用孔に本発明の第１の導体ペースト又は本発明の第２の導体ペーストを充填してビアホールを形成しているので、表面導体パターンを精度良く形成でき、また、焼成時のビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なくて信頼性の高いセラミック多層基板を製造できる。
【図面の簡単な説明】
【図１】本発明のセラミック多層基板の製造方法の一工程段階であって、ビアホールの形成されたセラミックグリーンシートの概略断面図である。
【図２】同、セラミック多層基板の製造方法の他の一工程段階であって、電極パターンが印刷されたセラミックグリーンシートの概略断面図である。
【図３】同、セラミック多層基板の製造方法の他の一工程段階であって、セラミックグリーンシートが積層されてなる第1積層体の概略断面図である。
【図４】同、セラミック多層基板の製造方法の他の一工程段階であって、両主面に収縮抑制層が形成されてなる第2積層体の概略断面図である。
【図５】同、セラミック多層基板の製造方法の他の一工程段階であって、焼成処理が施された後の第2積層体の概略断面図である。
【図６】同、セラミック多層基板の製造方法に従って形成されたセラミック多層基板の概略断面図である。
【図７】（Ａ）は、ビアホール用孔に導体ペーストが充填されたせラミックグリーンシートの概略断面図、（Ｂ）は、導体ペーストの隆起及びセラミック割れが発生した時のセラミック層の概略断面図、（Ｃ）は、亀裂が発生した導体ペーストを有するセラミック層の概略断面図である。
【符号の説明】
２…積層体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ…セラミックグリーンシート、
３ａ、３ｂ…ビアホール（ビアホール導体）、
４ａ、４ｂ、４、１４…導体ペースト、
５ａ、５ｂ、５、１５…導体パターン、
６ａ、６ｂ、６ｃ、６ｄ、６ｅ…セラミック層、
７ａ、７ｂ…収縮抑制層、
１１、１２…積層体、
１３…セラミック多層基板
【発明の属する技術分野】
本発明は、ビアホール形成に用いる導体ペーストを用いたセラミック多層基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、エレクトロニクス分野における電子部品の性能向上は著しく、情報化社会を支える大型コンピュータ、パーソナルコンピュータ、携帯端末機器等に代表される情報処理装置では、情報処理速度の高速化、装置の小型化、多機能化が進められている。これらの情報処理装置に用いる電子部品として高性能の半導体ＩＣをセラミック基板上に複数実装した、いわゆるマルチチップモジュールが実用化されている。マルチチップモジュールにおいて、半導体ＩＣの実装密度を高め、各半導体ＩＣ間を電気的に良好に接続するためには、電極や回路等の導体パターンの配設された複数のセラミック層を多層化し、さらに内部の導体パターンをビアホール（via hole）によって３次元的に接続したセラミック多層基板が有用である。
【０００３】
一般に、セラミック多層基板は、
（１）セラミックグリーンシートにドリルやパンチ等を用いてビアホール用孔を形成する。
【０００４】
（２）ビアホール用孔に導体ペースト或いは導電性金属粉末を充填する。
【０００５】
（３）セラミックグリーンシート表面にスクリーン印刷等の手法により、電極や回路等の導体パターンを形成する。
【０００６】
（４）ビアホール及び導体パターンが形成されたセラミックグリーンシートを積層及び圧着し、適当な基板サイズにカットした後、焼成する。
【０００７】
といった工程を経て製造される。
【０００８】
上述した製造方法において、一般的に、ビアホール用孔に充填する導体粉末には、比抵抗が小さく、マイグレーションが発生しにくい、しかも安価である銅粉末が好適に用いられている。また、ビアホール形成用の導体ペーストとしては、エチルセルロース等を樹脂成分とする有機ビヒクル中に銅粉末を混合、分散せしめた導体ペーストが多用されている。
【０００９】
また、銅粉末を主成分とする導体ペーストを用いる場合、銅は比較的融点の低い金属であることから、セラミックグリーンシートとしては、銅等の低融点金属と同時焼結可能なガラス複合材料等の低温焼結セラミック材料が用いられている。
【００１０】
【発明が解決しようとする課題】
ところで、上述したセラミック多層基板の製造方法においては、焼成工程にてセラミックグリーンシートとビアホール用孔に充填された導体ペーストとが同時に焼成されるが、導体ペーストとセラミックグリーンシートの焼成時の収縮量差等によって、焼成後の導体ペースト（以下、ビアホール導体と称することがある。）が隆起したり、セラミック割れが発生することがある。或いは、ビアホール導体に亀裂が生じたりすることがある。
【００１１】
即ち、セラミックグリーンシートの収縮量よりも導体ペーストの収縮量が小さい場合、図７（Ａ）に示すように、セラミックグリーンシート２２中のビアホール用孔２４に充填された導体ペースト２３は、図７（Ｂ）に示すように、焼成後には、ビアホール導体２６が隆起し、さらに、ビアホール導体２６の圧力によってセラミック層２５に割れ２７が生じることがある。一方、セラミックグリーンシートの収縮量よりも導体ペーストの収縮量が大きい場合、図７（Ｃ）に示すように、焼成後のビアホール導体２６に亀裂２８が生じることがある。
【００１２】
ビアホール導体の隆起やセラミック割れ、或いはビアホール導体の亀裂は、ビアホールと導体パターンとの接続不良や、セラミック多層基板の構造欠陥等を引き起こし、セラミック多層基板の信頼性を大きく低下させる要因となる。
【００１３】
特に、焼成時の表面導体層の収縮による精度バラツキを抑制するプロセスであって、アルミナ等の収縮抑制層をセラミックグリーンシート積層体の両主面に設け、その面方向への収縮を抑制するといった、いわゆる無収縮プロセスでは、セラミックグリーンシート２２の厚みｔ1に比べて、焼成後のセラミック層２５の厚みｔ2が一次元的に大きく減少するため、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂といった不良が発生し易い。
【００１５】
本発明の目的は、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なく、信頼性の高いセラミック多層基板の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明は、銅と同時焼結可能な低温焼結セラミック材料からなるセラミックグリーンシートに、ビアホール用孔を形成する工程と、前記ビアホール用孔に、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を６０．０〜８０．０重量％、銅粉末を２０．０〜４０．０重量％、それぞれ混合してなる導体ペースト（以下、本発明の第１の導体ペーストと称する）、または、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を５５．０〜７９．５重量％、銅粉末を２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも 1 種の粉末を０．５〜５．０重量％、それぞれ混合してなる導体ペースト以下、本発明の第２の導体ペーストと称する）を充填してビアホールを形成する工程と、前記セラミックグリーンシート上に所定の導体パターンを形成する工程と、得られたセラミックグリーンシートを積層して第1積層体を作製する工程と、前記第1積層体の両主面に収縮抑制層を形成し、これを圧着して第2積層体を作製する工程と、前記第2積層体を非酸化雰囲気下で焼成する工程と、前記収縮抑制層を剥離する工程とを有するセラミック多層基板の製造方法を提供するものである。
【００２１】
本発明のセラミック多層基板の製造方法は、前記低温焼結セラミック材料をＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料とすることを特徴とする。
【００２２】
本発明の第１の導体ペーストは、酸化銅粉末と銅粉末を所定量混合してなる導体粉末を含むので、焼成時の導体粉末の体積収縮量がセラミックグリーンシートの収縮量とほぼ等しくなり、セラミックグリーンシートとの同時焼成後にビアホール導体に隆起、亀裂が発生しにくく、さらにはセラミックの割れ（クラック）が抑制され、優れた特性を有する導体ペーストである。
【００２３】
また、本発明の第２の導体ペーストは、酸化銅粉末と銅粉末と酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の粉末とを所定量混合してなる導体粉末を含むので、焼成時の導体粉末の体積収縮量がセラミックグリーンシートの収縮量とほぼ等しくなると共に、導体粉末の経時的な収縮率（熱収縮曲線）もセラミックグリーンシートの経時的な収縮率とほぼ等しくなり、セラミックグリーンシートとの同時焼成後にビアホール導体に隆起、亀裂が発生しにくく、さらにはセラミックの割れが抑制された、優れた特性を有する導体ペーストである。
【００２４】
なお、本発明の第１の導体ペースト及び本発明の第２の導体ペーストは、体積収縮量や経時的な収縮率の点から、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料等の低温焼結セラミック材料からなるセラミックグリーンシートのビアホール形成用の導体ペーストとして用いることが望ましい。低温焼結セラミック材料からなるセラミックグリーンシートはガラス成分を含んでいるので強度が低く割れ易いが、本発明による導体ペーストを導体パターン形成に用いれば、セラミックの割れが十分に抑制される。また、本発明の第１の導体ペースト及び本発明の第２の導体ペーストは、その体積収縮量及び経時的な熱収縮率から、無収縮プロセスに適用することが望ましい。
【００２６】
また、本発明のセラミック多層基板の製造方法によれば、いわゆる無収縮プロセスにおいて、前記ビアホール用孔に本発明の第１の導体ペースト又は本発明の第２の導体ペーストを充填してビアホールを形成するので、表面導体パターンを精度良く形成することができると共に、焼成後に、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なく、信頼性の高いセラミック多層基板を製造できる。
【００２７】
【発明の実施の形態】
図１〜図６を参照に、本発明のセラミック多層基板の製造方法を説明する。
【００２８】
まず、図１に示すように、低温焼結セラミック材料からなるセラミックグリーンシート２ｂにドリル加工、パンチ加工、レーザ加工等の手法により、ビアホール用孔３ａ、３ｂ…を形成する。次いで、ビアホール用孔３ａ、３ｂ…中にスクリーン印刷法等によって、本発明の第１の導体ペースト又は第２の導体ペースト４ａ、４ｂ…を充填し、乾燥させる。
【００２９】
次いで、図２に示すように、セラミックグリーンシート２ｂに、電極や回路等を形成するための導体ペーストをスクリーン印刷して、所定の導体パターン５ａ、５ｂ…を形成する。また、図示省略するが、セラミックグリーンシート２ａ、２ｃ、２ｄ及び２ｅを同様にして作製する。
【００３０】
次いで、図３に示すように、所定の導体パターン４及びビアホール５が形成されたセラミックグリーンシート２ａ、２ｂ、２ｃ、２ｄ及び２ｅを順次積層して、セラミックグリーンシート２ａ〜２ｅからなる積層体２（前記第１積層体に相当）を作製する。
【００３１】
次いで、図４に示すように、積層体２の両主面に収縮抑制層７ａ及び７ｂを積み重ね、圧着処理を経て、積層体１１（前記第２積層体に相当）を形成した後、積層体１１を所定の寸法にカットする。ここで、積層体２部分の厚みはＴ1である。
【００３２】
次いで、図５に示すように、非酸化雰囲気中で所定温度、所定時間焼成すると、実質的に面方向には収縮せず、厚み方向にのみ収縮したセラミック層６ａ、６ｂ、６ｃ、６ｄ及び６ｅが収縮抑制層７ａ及び７ｂに挟持された構造の積層体１２が得られる。ここで、セラミック層６ａ〜６ｅの合計の厚みはＴ2となり、積層体２の厚みＴ1に比べておおよそ６０％程度収縮する。即ち、積層体１２中のビアホール１５も実質的に厚み方向にのみ収縮することになる。次いで、焼成後の積層体１２から、収縮抑制層７ａ及び７ｂを剥離して、所定の導体パターン１４及びビアホール１５を有するセラミック多層基板１３を得る。
【００３３】
得られたラミック多層基板１３は、セラミックグリーンシートとして低温焼結セラミックグリーンシートが用いられており、かつ、ビアホール形成用の導体ペースト４として、本発明の第１の導体ペースト或いは本発明の第２の導体ペーストが用いられているので、いわゆる無収縮プロセスであっても、セラミックグリーンシートと導体ペーストとの焼成収縮量差によるビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホール４と導体パターン５との接続不良や、セラミック多層基板のボイド等による構造欠陥の少ない、信頼性の高いセラミック多層基板となる。
【００３４】
また、セラミックグリーンシート２ａ〜２ｅとして、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料を用いると、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料（熱収縮率約１５％）と本発明の第１の導体ペースト或いは第２の導体ペースト（いずれも熱収縮率１４〜１６％）とは収縮量差が小さいので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等がさらに抑制され、信頼性の高いセラミック多層基板が得られる。
【００３５】
さらに、いわゆる無収縮プロセスを利用して製造されているので、セラミック多層基板１３の主面に形成されるビアホールや導体パターンの位置精度が高く、半導体ＩＣやチップコンデンサ等の表面実装部品を高精度に搭載できる。
【００３６】
次に、本発明に係る導体ペーストの作用を説明する。
【００３７】
本発明の第１の導体ペーストは、酸化銅粉末を６０．０〜８０．０重量％、銅粉末を２０．０〜４０．０重量％、それぞれ混合してなる導体粉末を含んでいる。
【００３８】
ＣｕＯ及び／又はＣｕ2Ｏの酸化銅粉末をＮ2−Ｈ2Ｏ等の非酸化雰囲気下で焼成すると、
ＣｕＯ→Ｃｕ＋１／２Ｏ2
Ｃｕ2Ｏ→２Ｃｕ＋１／２Ｏ2
の反応が起こり、酸化銅粉末（ＣｕＯ及び／又はＣｕ2Ｏ）の体積が収縮する。上述した配合量範囲内で酸化銅粉末と銅粉末とを混合した本発明の第１の導体ペーストは、その体積収縮量が、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料である低温焼結セラミックグリーンシートの焼成時の収縮量とほぼ等しいので、焼成処理後の隆起、セラミック割れ、亀裂の発生が抑制される。また、酸化銅の還元時に発生する酸素ガスは有機ビヒクル中の樹脂成分を取り除く作用も有している。
【００３９】
さらに、無収縮プロセスにおいては、通常のプロセスに比べて、セラミックグリーンシートが厚み方向へ１次元的に大きく収縮するので、導体ペーストとセラミックグリーンシートとの収縮量差の厳密な管理が必要である。本発明の第１の導体ペーストは、この無収縮プロセスに好適に使用可能である。
【００４０】
なお、酸化銅粉末の含有量が８０重量％を超え、銅粉末の含有量が２０重量％未満になると、ビアホールに図７（Ｃ）に示したような亀裂が生じる。また、酸化銅粉末の含有量が６０重量％未満であって、銅粉末の含有量が４０重量％を超えると、図７（ｂ）に示したように、ビアホール中の導体材料が隆起し、セラミック層に割れが発生する。
【００４１】
また、本発明の第２の導体ペーストは、酸化銅粉末を５５．０〜７９．５重量％、銅粉末を２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の粉末を０．５〜５．０重量％それぞれ混合してなる導体粉末を含んでいる。
【００４２】
ＣｕＯ及び／又はＣｕ2Ｏの酸化銅粉末と酸化ニッケルとを含む導体粉末を、Ｎ2−Ｈ2Ｏ等の非酸化雰囲気下で焼成すると、
ＣｕＯ→Ｃｕ＋１／２Ｏ2
Ｃｕ2Ｏ→２Ｃｕ＋１／２Ｏ2
ＮｉＯ→Ｎｉ＋１／２Ｏ2
の反応が起こり、酸化銅粉末及び酸化ニッケルの体積が収縮する。さらに、パラジウム、タングステンは銅粉末等の早急な収縮を阻害し、これによって銅粉末、酸化銅粉末等の経時的な収縮量変化（即ち熱収縮曲線）をセラミックグリーンシートのそれに近づける作用を有している。従って、特にＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料である低温焼結セラミックグリーンシートの焼成時の収縮量と上述の導体粉末の収縮量とがほぼ等しくなって、かつ、導体粉末とセラミックグリーンシートとの熱収縮曲線もほぼ等しくなって、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂が発生しにくくなる。また、酸化銅や酸化ニッケルの還元時に発生する酸素ガスは有機ビヒクル中の樹脂成分を取り除く作用も有している。
【００４３】
さらに、無収縮プロセスにおいては、通常のプロセスに比べて、セラミックグリーンシートの厚み方向へ１次元的に大きく収縮するので、導体ペーストとセラミックグリーンシートとの収縮量の差、及び、導体ペーストとセラミックグリーンシートとの熱収縮曲線の差を小さくする必要がある。即ち、本発明の第２の導体ペーストも、この無収縮プロセスに好適に使用可能である。
【００４４】
なお、酸化銅粉末の含有量が７９．５重量％を超え、銅粉末の含有量が２０重量％未満であると、ビアホール導体に図７（Ｃ）に示したような亀裂が生じる。また、酸化銅粉末の含有量が６０重量％未満であって、銅粉末の含有量が４０重量％を超えると、図７（Ｂ）に示したように、ビアホール導体が隆起し、セラミック層に割れが発生する。同時に、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも１種の導体金属の含有量が０．５重量％未満である場合、若しくは、５．０重量％を超える場合は、ビアホール導体が隆起し、セラミック層に割れが発生する。
【００４５】
特に、上述した理由から、本発明の第２の導体ペーストは、所定量の酸化銅粉末及び銅粉末を有し、かつ、少なくとも酸化ニッケルを含み、パラジウム又はタングステンのいずれか一方を有していることがさらに望ましい。
【００４６】
以上、本発明を実施の形態について説明したが、本発明は上述した実施の形態に限定されるものではない。
【００４７】
例えば、低温焼結セラミック材料としては、Ａｌ2Ｏ3にガラス成分を混合せしめたガラス−セラミック複合系の低温焼結セラミック材料や、結晶化ガラス系の低温焼結セラミック材料、セラミック複合系の低温焼結セラミック材料を用いることができる。また、回路や電極等の内層導体パターン、表層導体パターン用の導体材料としては、銅や銀等の低融点金属以外にも、金、銀−パラジウム合金等の低融点金属を使用してよい。
【００４８】
さらに、本発明のセラミック多層基板は、チップ多層ディレイラインやチップ多層ＬＣフィルタ等の他、例えば、電圧制御発振器、デュプレクサ等の誘電体フィルタ、弾性表面波フィルタ等の多層デバイスや、ハイブリッドＩＣ等の多層モジュール、セラミックパッケージなど、種々の用途に適用できる。
【００４９】
【実施例】
以下、本発明を具体的な実施例について説明する。
【００５０】
例１〜例１５
まず、本発明の第１の導体ペーストを用いたセラミック多層基板について、ビアホール導体の亀裂、ビアホール導体の隆起、セラミックの割れの発生の有無を調べた。
【００５１】
セラミック多層基板を作製するためのセラミックグリーンシート、収縮抑制層、及び、ビアホール形成用導体ペーストは、以下の要領に従って作製した。
【００５２】
［セラミックグリーンシート］
ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料に、結合剤としてのポリビニルブチラール、可塑剤としてのジオクチルフタレート、及び、有機溶媒を加えてスラリーを形成し、これをドクターブレード法にてシート状に成形して、セラミックグリーンシートを作製した。
【００５３】
［収縮抑制層］
Ａｌ2Ｏ3（アルミナ）粉末にポリビニルブチラール、ジオクチルフタレート、有機溶媒等を加えて、ドクターブレード法によってシート状に形成し、収縮抑制層を作製した。
【００５４】
［ビアホール形成用導体ペースト］
下記表１に示す組成及び配合量の酸化銅粉末と銅粉末の混合粉末を用い、この混合粉末１００重量％を、エチルセルロース樹脂をテルピネオール系溶剤に溶解してなる有機ビヒクル１５．０重量％中に混合、分散して、ビアホール形成用の導体ペーストを作製した。
【００５５】
次に、図１〜図６と同様の工程で、セラミック多層基板を製造した。
【００５６】
即ち、まず、図１に示したように、上述したセラミックグリーンシート２ｂにドリルによってビアホール用孔３ａ、３ｂ…を形成し、引き続いて、ビアホール用孔３ａ、３ｂ…中にスクリーン印刷法を用いて、ビアホール形成用の導体ペースト４ａ、４ｂ…を充填し、乾燥した。次いで、図２に示したように、セラミックグリーンシート２ｂに導体パターン形成用の導体ペーストをスクリーン印刷して、所定の導体パターン５ａ、５ｂ…を形成した。同様にして、セラミックグリーンシート２ａ、２ｃ、２ｄ及び２ｅを作製した。
【００５７】
次いで、図３に示したように、導体パターン４及びビアホール５を形成したセラミックグリーンシート２ａ、２ｂ、２ｃ、２ｄ及び２ｅを順次積層して積層体２を作製した後、図４に示したように、積層体２の両主面に上述した収縮抑制層７ａ及び７ｂを積み重ね、圧着処理を経て、積層体１１を形成し、これを所定の寸法にカットした。
【００５８】
次いで、図５に示したように、Ｎ2−Ｈ2Ｏの非酸化雰囲気中、９５０度で１時間焼成した後、焼成後の積層体１２から、収縮抑制層７ａ及び７ｂを超音波振動法を利用して剥離し、図６に示したように、ビアホール１５及び導体パターン１４を有するセラミック多層基板１３を得た。
【００５９】
このようにして作製したセラミック多層基板を切断し、その切断面を実体顕微鏡で観察することにより、ビアホール導体の亀裂の有無、隆起の有無、及び、セラミック層の割れの有無を調べた。その測定結果を下記表１に併せて示す。
【００６０】
【表１】
表１から、酸化銅粉末と銅粉末とを所定の割合混合してなる導体粉末を含む導体ペーストを用いることによって、導体ペーストとセラミックグリーンシートとの収縮量差を小さくし、ビアホール導体の亀裂、隆起、さらにはセラミックの割れを抑制できることが分かる。
【００６２】
即ち、例４〜例１１のように、酸化銅（ＣｕＯ及び／又はＣｕ2Ｏ）粉末６０．０〜８０．０重量％と銅（Ｃｕ）粉末２０．０〜４０．０重量％とを混合してなる導体ペーストを用いた場合、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料をセラミックグリーンシートとして用いた無収縮プロセスにおいて、ビアホール導体の亀裂や隆起、セラミック割れが発生していなかった。これは、ビアホールと導体パターンとの接続不良やセラミック多層基板の構造欠陥等が殆ど無く、信頼性の高いセラミック多層基板であることを意味する。
【００６３】
また、例６、７及び１１の場合、ビアホールどう合いの亀裂や隆起、セラミック割れが発生していなかったことに加えて、ビアホール導体の表面形状が極めて優れており、導体ペーストにおいては、ＣｕＯ、Ｃｕ2Ｏの両者を含むことが望ましいことが分かった。
【００６４】
これに対して、酸化銅の割合が８０．０重量％よりも多い導体ペーストを用いた例１〜例３では、導体ペーストの収縮量がセラミックグリーンシートの収縮量よりも大きかったことによるビアホール導体の亀裂が発生してしまい、他方、所定量よりも、酸化銅の割合が６０．０重量％よりも少ない導体ペーストを用いた例１２〜例１５では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによる、ビアホール導体の隆起及びセラミック割れが発生してしまった。
【００６５】
例１６〜例４２
次に、本発明の第２の導体ペーストを用いたセラミック多層基板について、ビアホール導体の亀裂、ビアホール導体の隆起、セラミックの割れの発生の有無を調べた。
【００６６】
なお、セラミックグリーンシート、収縮抑制層、及び、ビアホール形成用導体ペーストは、上述した例１〜例１５と同様の要領で作製し、また、例１〜例１５と同様の工程で、セラミック多層基板を製造した。また、ビアホール形成用導体ペーストの成分組成は下記表２に示す。ここでは、有機ビヒクルの量はすべて導体粉末全量に対して１５重量％とした。
【００６７】
例１〜例１５と同様に、作製したセラミック多層基板を切断し、その切断面を実体顕微鏡で観察することにより、ビアホール内の導体金属の亀裂の有無、隆起の有無、及び、セラミック層の割れの有無を調べた。その測定結果を下記表２に併せて示す。
【００６８】
【表２】
表２から、酸化銅粉末と銅粉末とを所定の割合混合してなり、かつ、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれた少なくとも１種の導体粉末を含む導体ペーストを用いることによって、導体ペーストとセラミックグリーンシートとの収縮量差を小さくし、ビアホール導体の亀裂、隆起、さらにはセラミックの割れを抑制できることが分かる。
【００７０】
即ち、例２０〜例２２、例２７〜例３４のように、酸化銅粉末５５．０〜７９．５重量％、銅粉末２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも1種の金属粉末０．５〜５．０重量％をそれぞれ混合してなる導体ペーストを用いた場合、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料をセラミックグリーンシートとして用いた無収縮プロセスにおいても、亀裂、隆起、セラミック割れが発生しておらず、これは、ビアホールと導体パターンとの接続不良や、セラミック多層基板の構造欠陥等が無く、信頼性の高いセラミック多層基板であることを意味する。
【００７１】
また、例２２、２９、３０、３３及び３４の場合、ビアホール導体の亀裂や隆起、セラミック割れが発生していなかったことに加えて、ビアホール導体の表面形状が極めて優れており、導体ペーストにおいては、ＣｕＯ、Ｃｕ2Ｏの両者を含むことが望ましいことが分かった。また、例３０及び３１の場合、より一層優れた表面形状を有していたので、酸化ニッケル、パラジウム、タングステンの全てを含んでいることがさらに望ましいことが分かった。
【００７２】
これに対して、酸化銅の割合が７９．５重量％よりも多い導体ペーストを用いた例１６〜例１９では、導体ペーストの収縮量がセラミックグリーンシートの収縮量よりも大きかったことによるビアホール導体の亀裂が発生してしまった。他方、酸化銅の割合が５５．０重量％よりも少ない導体ペーストを用いた例３９〜例４２では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによるビアホール導体の隆起及びセラミック割れが発生してしまった。
【００７３】
また、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも１種の導体材料の割合が０．５重量％よりも少ない例２３〜例２６、或いは、前記導体材料の割合が５．０重量％よりも多い例３５〜例３８では、セラミックグリーンシートの収縮量に比べて導体ペーストの収縮量が少なかったことによるビアホール導体の隆起及びセラミック割れが発生してしまった。
【００７４】
【発明の効果】
本発明の第１の導体ペーストによれば、酸化銅粉末及び銅粉末からなる導体粉末の焼成時の体積収縮量がセラミックグリーンシートの焼成時の収縮量とほぼ等しくなり、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくい優れた導体ペーストが得られる。
【００７５】
本発明の第２の導体ペーストによれば、酸化銅粉末、銅粉末及び金属粉末からなる導体粉末の焼成時の体積収縮量がセラミックグリーンシートの焼成時の収縮量とほぼ等しくなると共に、導体粉末とセラミックグリーンシートとの経時的な収縮率（熱収縮曲線）もほぼ等しくなるので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等がより一層発生しにくい導体ペーストが得られる。
【００７６】
本発明のセラミック多層基板によれば、前記ビアホールが本発明の第１の導体ペースト又は本発明の第２の導体ペーストで形成されているので、ビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少ない、信頼性の高いセラミック多層基板が得られる。
【００７７】
本発明のセラミック多層基板の製造方法によれば、いわゆる無収縮プロセスにおいて、前記ビアホール用孔に本発明の第１の導体ペースト又は本発明の第２の導体ペーストを充填してビアホールを形成しているので、表面導体パターンを精度良く形成でき、また、焼成時のビアホール導体の隆起、セラミック割れ、ビアホール導体の亀裂等が発生しにくく、ビアホールと導体パターンとの接続不良や基板の構造欠陥が少なくて信頼性の高いセラミック多層基板を製造できる。
【図面の簡単な説明】
【図１】本発明のセラミック多層基板の製造方法の一工程段階であって、ビアホールの形成されたセラミックグリーンシートの概略断面図である。
【図２】同、セラミック多層基板の製造方法の他の一工程段階であって、電極パターンが印刷されたセラミックグリーンシートの概略断面図である。
【図３】同、セラミック多層基板の製造方法の他の一工程段階であって、セラミックグリーンシートが積層されてなる第1積層体の概略断面図である。
【図４】同、セラミック多層基板の製造方法の他の一工程段階であって、両主面に収縮抑制層が形成されてなる第2積層体の概略断面図である。
【図５】同、セラミック多層基板の製造方法の他の一工程段階であって、焼成処理が施された後の第2積層体の概略断面図である。
【図６】同、セラミック多層基板の製造方法に従って形成されたセラミック多層基板の概略断面図である。
【図７】（Ａ）は、ビアホール用孔に導体ペーストが充填されたせラミックグリーンシートの概略断面図、（Ｂ）は、導体ペーストの隆起及びセラミック割れが発生した時のセラミック層の概略断面図、（Ｃ）は、亀裂が発生した導体ペーストを有するセラミック層の概略断面図である。
【符号の説明】
２…積層体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ…セラミックグリーンシート、
３ａ、３ｂ…ビアホール（ビアホール導体）、
４ａ、４ｂ、４、１４…導体ペースト、
５ａ、５ｂ、５、１５…導体パターン、
６ａ、６ｂ、６ｃ、６ｄ、６ｅ…セラミック層、
７ａ、７ｂ…収縮抑制層、
１１、１２…積層体、
１３…セラミック多層基板
Claims (3)
- 銅と同時焼結可能な低温焼結セラミック材料からなるセラミックグリーンシートに、ビアホール用孔を形成する工程と、
前記ビアホール用孔に、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を６０．０〜８０．０重量％、銅粉末を２０．０〜４０．０重量％、それぞれ混合してなる導体ペーストを充填して、ビアホールを形成する工程と、
前記セラミックグリーンシート上に所定の導体パターンを形成する工程と、
得られたセラミックグリーンシートを積層して第１積層体を作製する工程と、
前記第１積層体の両主面に収縮抑制層を形成し、これを圧着して第２積層体を作製する工程と、
前記第２積層体を非酸化雰囲気下で焼成する工程と、
前記収縮抑制層を剥離する工程とを有する、セラミック多層基板の製造方法。 - 銅と同時焼結可能な低温焼結セラミック材料からなるセラミックグリーンシートに、ビアホール用孔を形成する工程と、
前記ビアホール用孔に、導体粉末と有機ビヒクルとからなる導体ペーストであって、前記導体粉末が、ＣｕＯ、Ｃｕ 2 Ｏの両者を含む酸化銅粉末を５５．０〜７９．５重量％、銅粉末を２０．０〜４０．０重量％、酸化ニッケル、パラジウム及びタングステンからなる群より選ばれる少なくとも 1 種の粉末を０．５〜５．０重量％、それぞれ混合してなる導体ペーストを充填して、ビアホールを形成する工程と、
前記セラミックグリーンシート上に所定の導体パターンを形成する工程と、
得られたセラミックグリーンシートを積層して第１積層体を作製する工程と、
前記第１積層体の両主面に収縮抑制層を形成し、これを圧着して第２積層体を作製する工程と、
前記第２積層体を非酸化雰囲気下で焼成する工程と、
前記収縮抑制層を剥離する工程とを有する、セラミック多層基板の製造方法。 - 前記低温焼結セラミック材料をＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系材料とすることを特徴とする、請求項１または２に記載のセラミック多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849198A JP3879276B2 (ja) | 1998-10-29 | 1998-10-29 | セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849198A JP3879276B2 (ja) | 1998-10-29 | 1998-10-29 | セラミック多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138309A JP2000138309A (ja) | 2000-05-16 |
| JP3879276B2 true JP3879276B2 (ja) | 2007-02-07 |
Family
ID=17981659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30849198A Expired - Lifetime JP3879276B2 (ja) | 1998-10-29 | 1998-10-29 | セラミック多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879276B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319706A (ja) * | 2003-04-15 | 2004-11-11 | Ngk Spark Plug Co Ltd | 導体ペースト並びに多層基板及びその製造方法 |
| WO2019044752A1 (ja) * | 2017-08-29 | 2019-03-07 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
| CN114758840B (zh) * | 2022-04-25 | 2023-12-01 | 苏州晶讯科技股份有限公司 | 用于高温共烧陶瓷体系的钨铜电极浆料及其制造方法 |
-
1998
- 1998-10-29 JP JP30849198A patent/JP3879276B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138309A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8501299B2 (en) | Conductive paste, multilayer ceramic substrate and its production method | |
| GB2367694A (en) | Monolithic ceramic substrate, manufacture and design methods therefor, and device. | |
| WO2007032167A1 (ja) | セラミック多層基板およびその製造方法 | |
| JP2002083515A (ja) | 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 | |
| JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
| JP7309666B2 (ja) | 多層セラミック基板及び電子装置 | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3785903B2 (ja) | 多層基板及びその製造方法 | |
| JP4703207B2 (ja) | 配線基板 | |
| WO2009119198A1 (ja) | セラミック基板の製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP4029163B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP4826348B2 (ja) | 突起状電極付き多層セラミック電子部品の製造方法 | |
| JP3948411B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH1116418A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP2002050869A (ja) | 多層配線基板の製造方法 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JP2002176236A (ja) | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 | |
| JP2004235347A (ja) | 絶縁性セラミックスおよびそれを用いた多層セラミック基板 | |
| JP6455633B2 (ja) | 多層セラミック基板及び電子装置 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |