JP3422233B2 - バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 - Google Patents

バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法

Info

Publication number
JP3422233B2
JP3422233B2 JP26122997A JP26122997A JP3422233B2 JP 3422233 B2 JP3422233 B2 JP 3422233B2 JP 26122997 A JP26122997 A JP 26122997A JP 26122997 A JP26122997 A JP 26122997A JP 3422233 B2 JP3422233 B2 JP 3422233B2
Authority
JP
Japan
Prior art keywords
conductive paste
metal powder
via hole
conductive metal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26122997A
Other languages
English (en)
Other versions
JPH11102614A (ja
Inventor
広次 谷
一仁 大下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP26122997A priority Critical patent/JP3422233B2/ja
Priority to EP98117910A priority patent/EP0905775B1/en
Priority to DE69835191T priority patent/DE69835191D1/de
Priority to KR1019980039382A priority patent/KR100286091B1/ko
Priority to US09/159,580 priority patent/US6335077B1/en
Publication of JPH11102614A publication Critical patent/JPH11102614A/ja
Application granted granted Critical
Publication of JP3422233B2 publication Critical patent/JP3422233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、バイアホール用
導電性ペースト、およびそれを用いた積層セラミック基
板の製造方法に関するもので、詳しくは、セラミックグ
リーンシートに形成されたバイアホールに充填するため
の導電性ペースト、およびその導電性ペーストをバイア
ホールに充填するようにした積層セラミック基板の製造
方法に関する。
【0002】
【従来の技術】従来より、電極や回路が配設されたセラ
ミックグリーンシートを積層するとともに、各層に形成
された電極や回路をバイアホールにより接続し導通する
ようにした積層セラミック基板が知られている。この積
層セラミック基板は以下の工程により製造される。すな
わち、セラミックグリーンシートにドリルやパンチなど
を用いてバイアホールを形成し、このバイアホールに導
電性金属粉末を含む導電性ペーストを充填する。次い
で、このセラミックグリーンシートの表面に、スクリー
ン印刷などの方法を用いて回路形成用の導電性ペースト
を印刷し、電極および回路を形成する。得られたセラミ
ックグリーンシートを複数枚積層して互いに圧着させた
後に、所定の基板のサイズにカットして、焼成して焼結
させる。
【0003】
【発明が解決しようとする課題】しかし、従来の製造方
法では、その焼成工程において、導電性ペーストをバイ
アホールに充填したときに、充填不足や充填過剰などの
充填不良がある場合や、セラミックグリーンシートと導
電性ペーストとの収縮量の差などに起因して、バイアホ
ール内の導体金属(導電性金属粉末が焼成により焼結し
たもの、以下同じ。)に亀裂や隆起が生じたり、あるい
は、セラミック割れを生じるという問題があった。これ
ら、導体金属の亀裂や隆起、あるいは、セラミック割れ
は、バイアホールにおける導通不良や構造欠陥の原因と
なり、積層セラミック基板の信頼性の低下をもたらす。
【0004】そこで、この発明の目的は、焼成工程にお
いて、導体金属の亀裂や隆起、あるいはセラミック割れ
を生じにくく、得られた積層セラミック基板に高い信頼
性を付与し得る、バイアホール用導電性ペースト、およ
びそれを用いた積層セラミック基板の製造方法を提供し
ようとするものである。
【0005】
【課題を解決するための手段】この発明は、バイアホー
ル用導電性ペーストであって、有機ビヒクルと、該有機
ビヒクル中の溶剤に溶けない不溶性樹脂でコーティング
された導電性金属粉末とを含有することを特徴とすると
ともに、第1の局面では、導電性金属粉末が球状または
粒状であることを特徴とし、第2の局面では、不溶性樹
脂が結晶性セルロースであることを特徴としている。こ
の発明において、前記導電性金属粉末が銅粉末であるこ
とが好ましい
【0006】また、この発明は、セラミックグリーンシ
ートにバイアホールを形成する工程と、前記バイアホー
ルに、有機ビヒクルと該有機ビヒクル中の溶剤に溶けな
い不溶性樹脂でコーティングされた導電性金属粉末とを
含有する導電性ペーストを充填する工程と、前記導電性
ペーストが充填されたセラミックグリーンシートを積層
して、積層体を形成する工程と、前記積層体を焼成する
とともに、不溶性樹脂を分解、焼失させる工程とを含
む、積層セラミック基板の製造方法にも向けられ、第1
の局面では、導電性金属粉末として、球状または粒状の
導電性金属粉末が用いられることを特徴とし、第2の局
面では、不溶性樹脂として、結晶性セルロースが用いら
れることを特徴としている。
【0007】
【発明の実施の形態】この発明で用いられる有機ビヒク
ルは、樹脂成分を有機溶剤に溶解したものであって、厚
膜形成用の導電性ペーストに用いられる公知の有機ビヒ
クルを使用することができる。このような有機ビヒクル
は、セラミックグリーンシートを製造する際に使用され
る有機バインダとの組み合わせを考慮して、適宜選択し
て用いることが好ましく、たとえば、エチルセルロース
樹脂をテルピネオール系溶剤に溶解したものなどを挙げ
ることができる。
【0008】また、この発明で用いられる導電性金属粉
末は、導電性のある金属粉末であれば、公知の金属粉末
を用いることができ、たとえば、Ag、Pd、Pt、A
uなどの貴金属およびそれらの合金や、Cu、Niその
他の卑金属およびそれらの合金などの粉末を用いること
ができる。好ましい金属粉末としては、比抵抗が小さ
く、マイグレーションも発生しにくく、しかも安価であ
る銅粉末を挙げることができる。これら導電性金属粉末
は、単独で使用してもよく、また2種以上併用してもよ
い。これら導電性金属粉末の形状は、後述する不溶性樹
のコーティングの容易化を図り、かつバイアホールへ
の充填性を向上させるべく、球状または粒状であること
が好ましく、その粒径が、約0.5〜約50μmである
ことが好ましい。
【0009】そして、上記した導電性金属粉末は、前述
した有機ビヒクル中に含まれている溶剤に溶けない、不
溶性樹脂でコーティングされる。このような不溶性樹脂
としては、有機ビヒクル中に含まれる溶剤の種類に応じ
て適宜選択されるが、たとえば、焼成時の分解性の点か
ら結晶性セルロースなどを用いることが好ましい。この
不溶性樹脂は、導電性金属粉末をコーティングするとき
には、粉末の形態として用いられることが好ましく、ま
た、この不溶性樹脂の使用量は、導電性金属粉末をコー
ティングし得るような量であれば特に制限はないが、通
常、導電性金属粉末100重量部に対して、5〜100
重量部程度である。
【0010】不溶性樹脂でコーティングされた導電性金
属粉末を得るには、ボールミルを用いた乾式混合法、表
面融合法(メカノフュージョン)および高速気流中衝撃
式表面改質法などの方法を適宜適用することができる。
このようなコーティングによって、たとえば、図1で示
すように、導電性金属粉末1の表面の周りに、不溶性樹
脂2が層状に付着するような状態が形成される。また、
図2に示すように、不溶性樹脂2中に複数の導電性金属
粉末1が点在するように含まれる形態であってもよい。
【0011】そして、この発明の導電性ペーストを得る
には、不溶性樹脂でコーティングされた導電性金属粉末
と有機ビヒクルとを配合して混練する。この混練に際し
ては、たとえば、導電性金属粉末100重量部に対し
て、有機ビヒクルを5〜25重量部の割合で配合し、3
本ロールミルを用いるなどの公知の混練方法を適宜適用
することができる。
【0012】このようにして得られたこの発明の導電性
ペーストは、内部電極や内部回路を接続するためのいわ
ゆる狭義のバイアホールのみならず、セラミック基板を
貫通するように形成されるスルーホールを含むバイアホ
ールに充填するための導電性ペーストとして用いられ、
バイアホールへの充填性を向上させることができる。ま
た、後述する積層セラミック基板の製造において、その
焼成工程で、コーティングされた不溶性樹脂によって導
電性金属粉末の収縮を遅らせることができるので、導体
金属に亀裂や隆起を生じさせにくく、また、セラミック
割れを生じさせにくい。さらに、不溶性樹脂が焼成工程
において分解して焼失するため、半田付け性およびめっ
き付与性を良好に維持することができる。
【0013】次に、この発明の導電性ペーストを用い
た、バイアホールを有する積層セラミック基板の製造方
法について説明する。まず、セラミックグリーンシート
を得るには、BaO−Al2 3 −SiO2系ガラス複
合材料などのセラミック材料の粉末を用意し、この粉末
に、ポリビニルブチラールなどの有機バインダと、トル
エンなどの有機溶剤とを加えて混練して、原料スラリー
を調製する。得られた原料スラリーを、ドクターブレー
ド法によってシート状に成形する。次いで、このセラミ
ックグリーンシートに、ドリルやパンチなどを用いてバ
イアホールを形成し、このバイアホールに上記したこの
発明の導電性ペーストを、スクリーン印刷法などの方法
を用いて充填する。そして、このセラミックグリーンシ
ートの表面に、回路形成用の導電性ペーストを、スクリ
ーン印刷法などの方法を用いて印刷し、電極および回路
を形成する。その後、印刷されたセラミックグリーンシ
ートを複数枚積層して互いに圧着させた後に、所定の基
板のサイズにカットする。このようにして得られた積層
体は、図3に示すように、複数のセラミックグリーンシ
ート3が積層された状態において、各セラミックグリー
ンシート3の表面に形成された電極および回路4が、バ
イアホール5によって接続される。各層に形成される電
極および回路4は、次の焼成工程において焼結されるバ
イアホール5内の導体金属によって導通される。この焼
成は、たとえば、窒素雰囲気下、約1000℃で約1〜
2時間の条件において行なうことができる。
【0014】なお、特に所定の基板のサイズにカットす
る必要はなく、また、セラミック材料、有機バインダお
よび有機溶剤の種類などは、上記以外の公知のものを用
いてもよく、さらに、セラミック基板の構造なども適宜
の所望の目的に応じて選択し得る。このような製造方法
によって得られた積層セラミック基板は、導体金属に亀
裂や隆起がほとんどなく、また、セラミック割れなども
ほとんどないので、バイアホールにおいて構造欠陥がほ
とんどなく、かつ良好な導通性を確保して高い信頼性を
得ることができる。また、不溶性樹脂は焼成工程におい
て分解して焼失しているため、良好な半田付け性および
めっき付与性を維持できる。
【0015】
【実施例】以下に実施例を挙げ、この発明をさらに具体
的に説明する。 実施例 1)導電性ペーストの調製 導電性金属粉末として粒径3μmの銅粉末80重量部、
不溶性樹脂として結晶性セルロース粉末5重量部を用意
し、ボールミルを用いて銅粉末の粒子表面に結晶性セル
ロースがコーティングされるまで、乾式混合を行なっ
た。得られた粉末100重量部に、エチルセルロース樹
脂をテルピネオール系溶剤に溶解した有機ビヒクル15
重量部を配合した後、3本ロールミルで混練を行い、こ
の発明に属する導電性ペーストを得た。 2)積層セラミック基板の製造 セラミック材料として、BaO−Al2 3 −SiO2
系ガラス複合材料の粉末を用意し、この粉末に、有機バ
インダとしてポリビニルブチラール、および有機溶剤と
してトルエンを加えて混練し、原料スラリーを調製し
た。この原料スラリーを、ドクターブレード法によりシ
ート状に成形し、セラミックグリーンシートを作製し
た。得られたセラミックグリーンシートに、パンチを用
いてバイアホールを形成し、このバイアホールに、1)
において調製したこの発明に属する導電性ペーストを、
スクリーン印刷法を用いて充填した。しばらく乾燥させ
た後に、このセラミックグリーンシートの表面に、回路
形成用の導電性ペーストをスクリーン印刷法を用いて印
刷し、電極および回路を形成した。印刷されたセラミッ
クグリーンシートを複数枚積層して互いに圧着させた後
に、所定の基板のサイズにカットした。その後、窒素雰
囲気下、1000℃で1〜2時間焼成し焼結させて、積
層セラミック基板を得た。
【0016】さらに、得られた積層セラミック基板を溶
剤で脱脂して、表面の油分や酸化被膜を除去した後、P
d溶液による活性化処理を行ない、無電解Niめっきを
行なった。 比較例 1)導電性ペーストの調製 結晶性セルロース粉末を銅粉末にコーティングする操作
を行なわないようにしたこと以外は、実施例と同様の操
作によって、この発明に属さない比較例としての導電性
ペーストを得た。 2)積層セラミック基板の製造 1)において調製したこの発明に属さない導電性ペース
トを用いた以外は、実施例と同様の操作によって、積層
セラミック基板を得、これに、無電解Niめっきを行な
った。
【0017】評価 実施例および比較例で得られた積層セラミック基板を切
断して、その切断面を実体顕微鏡で観察し、積層セラミ
ック基板に形成されたバイアホール内の、導体金属の亀
裂、隆起、およびセラミック割れの有無について調べ
た。結果を表1に示す。
【0018】また、実施例および比較例で得られた積層
セラミック基板の、バイアホール内の導体金属表面に形
成されたNiめっき膜の表面を、走査型電子顕微鏡で観
察することにより、めっき付与性を調べるとともに、バ
イアホール内の導体金属表面に、半田付けを行なって、
半田付け性を調べた。結果を同じく表1に示す。
【0019】
【表1】
【0020】表1において、結晶性セルロース粉末を銅
粉末にコーティングしていない比較例では、バイアホー
ル内の導体金属に亀裂が認められた。これに対し、結晶
性セルロース粉末を銅粉末にコーティングした実施例で
は、バイアホール内の導体金属に、亀裂や隆起が認めら
れず、また、セラミック割れも認められず、しかも、半
田付け性およびめっき付与性ともに良好に維持できた。
【0021】
【発明の効果】以上のように、この発明のバイアホール
用導電性ペーストは、バイアホールへの充填性を向上さ
せることができ、また、積層セラミック基板の製造にお
いて、その焼成工程で、コーティングされた不溶性樹脂
によって導電性金属粉末の収縮を遅らせることができる
ために、導体金属に亀裂や隆起を生じさせにくく、ま
た、セラミック割れを生じさせにくい。さらに、不溶性
樹脂が焼成工程において分解して焼失するため、得られ
た積層セラミック基板の、半田付け性およびめっき付与
性を良好に維持することができる。
【0022】また、この発明のバイアホール用導電性ペ
ーストにおいて、導電性金属粉末として銅粉末を用いる
と、比抵抗が小さく、マイグレーションも発生しにく
く、しかも安価であるため、経済性に優れ、かつより信
頼性の高い積層セラミック基板を得ることができる。ま
た、この発明のバイアホール用導電性ペーストにおい
て、不溶性樹脂として結晶性セルロースを用いると、焼
成時の分解性に優れるため、導通抵抗の劣化も少ない。
【0023】さらに、この発明のバイアホール用導電性
ペーストを用いた積層セラミック基板の製造方法によれ
ば、焼成工程において、導体金属に亀裂や隆起が生じに
くく、また、セラミック割れを生じにくいので、得られ
た積層セラミック基板は、バイアホールにおいて構造欠
陥がほとんどなく、良好な導通性を確保することがで
き、高い信頼性を得ることができる。さらに、導電性ペ
ースト中の不溶性樹脂は焼成工程において分解して焼失
するため、得られた積層セラミック基板の半田付け性お
よびめっき付与性を良好に維持することができる。
【図面の簡単な説明】
【図1】不溶性樹脂によりコーティングされた導電性金
属粉末を示す図である。
【図2】図1とは異なる形態において、不溶性樹脂によ
りコーティングされた導電性金属粉末を示す図である。
【図3】この発明の実施形態において、セラミックグリ
ーンシートを積層した積層体の断面を示す図である。
【符号の説明】
1 導電性金属粉末 2 不溶性樹脂 3 セラミックグリーンシート 5 バイアホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01B 1/22 H01B 1/00 H05K 1/09 H05K 3/40 H05K 3/46

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 有機ビヒクルと、該有機ビヒクル中の溶
    剤に溶けない不溶性樹脂でコーティングされた、球状ま
    たは粒状の導電性金属粉末とを含有する、バイアホール
    用導電性ペースト。
  2. 【請求項2】 有機ビヒクルと、結晶性セルロースでコ
    ーティングされた導電性金属粉末とを含有する、バイア
    ホール用導電性ペースト。
  3. 【請求項3】 前記導電性金属粉末が銅粉末である、請
    求項1または2に記載のバイアホール用導電性ペース
    ト。
  4. 【請求項4】 セラミックグリーンシートにバイアホー
    ルを形成する工程と、 前記バイアホールに、有機ビヒクルと該有機ビヒクル中
    の溶剤に溶けない不溶性樹脂でコーティングされた、球
    状または粒状の導電性金属粉末とを含有する導電性ペー
    ストを充填する工程と、 前記導電性ペーストが充填されたセラミックグリーンシ
    ートを積層して、積層体を形成する工程と、 前記積層体を焼成するとともに、前記不溶性樹脂を分
    解、焼失させる工程と、を含む、積層セラミック基板の
    製造方法。
  5. 【請求項5】 セラミックグリーンシートにバイアホー
    ルを形成する工程と、 前記バイアホールに、有機ビヒクルと結晶性セルロース
    でコーティングされた導電性金属粉末とを含有する導電
    性ペーストを充填する工程と、 前記導電性ペーストが充填されたセラミックグリーンシ
    ートを積層して、積層体を形成する工程と、 前記積層体を焼成するとともに、前記結晶性セルロース
    を分解、焼失させる工程と、 を含む、積層セラミック基板の製造方法。
JP26122997A 1997-09-26 1997-09-26 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 Expired - Fee Related JP3422233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26122997A JP3422233B2 (ja) 1997-09-26 1997-09-26 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
EP98117910A EP0905775B1 (en) 1997-09-26 1998-09-22 Method for preparing an electrically conductive paste for via-hole and method of producing monolithic ceramic substrate using the same
DE69835191T DE69835191D1 (de) 1997-09-26 1998-09-22 Herstellungsverfahren einer elektrischen leitenden Paste für Vias und Herstellungsverfahren eines monolitischen Keramiksubstrates damit
KR1019980039382A KR100286091B1 (ko) 1997-09-26 1998-09-23 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법
US09/159,580 US6335077B1 (en) 1997-09-26 1998-09-24 Electrically conductive paste for via-hole and method of producing monolithic ceramic substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26122997A JP3422233B2 (ja) 1997-09-26 1997-09-26 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11102614A JPH11102614A (ja) 1999-04-13
JP3422233B2 true JP3422233B2 (ja) 2003-06-30

Family

ID=17358944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26122997A Expired - Fee Related JP3422233B2 (ja) 1997-09-26 1997-09-26 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法

Country Status (5)

Country Link
US (1) US6335077B1 (ja)
EP (1) EP0905775B1 (ja)
JP (1) JP3422233B2 (ja)
KR (1) KR100286091B1 (ja)
DE (1) DE69835191D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495069B1 (en) * 1998-01-30 2002-12-17 Peratech Limited Of A Company Of Great Britain And Northern Ireland Polymer composition
US6506448B1 (en) 1999-06-01 2003-01-14 Fry's Metals, Inc. Method of protective coating BGA solder alloy spheres
JP2002232204A (ja) * 2001-02-05 2002-08-16 Ngk Insulators Ltd 電子部品及びその製造方法
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
GB0113905D0 (en) 2001-06-07 2001-08-01 Peratech Ltd Analytical device
KR100393592B1 (ko) * 2001-07-05 2003-08-02 엘지전자 주식회사 도전성 페이스트 및 이를 이용한 집적 회로 장치
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
JP2005197659A (ja) * 2003-12-08 2005-07-21 Sony Corp 光学装置及び画像生成装置
KR101046006B1 (ko) * 2008-10-23 2011-07-01 삼성전기주식회사 무수축 다층 세라믹 기판의 제조방법
JP2011088756A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
US9758858B2 (en) 2012-10-05 2017-09-12 Tyco Electronics Corporation Methods of manufacturing a coated structure on a substrate
US20140097002A1 (en) 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US9892816B2 (en) 2013-06-27 2018-02-13 Heraeus Precious Metals North America Conshohocken Llc Platinum containing conductive paste
KR20150134728A (ko) * 2014-05-22 2015-12-02 주식회사 동진쎄미켐 전도성 조성물

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776978A (en) * 1984-04-26 1988-10-11 International Business Machines Corporation Method of controlling the sintering of metal particles
US4885038A (en) * 1986-05-01 1989-12-05 International Business Machines Corporation Method of making multilayered ceramic structures having an internal distribution of copper-based conductors
JPH0615680B2 (ja) * 1987-10-20 1994-03-02 三井金属鉱業株式会社 導電塗料用銅粉およびその製造法
JPH02276104A (ja) * 1989-01-30 1990-11-13 Kawasaki Steel Corp セラミックス基板用導電性ペーストの製造方法
JPH03281783A (ja) * 1990-03-29 1991-12-12 Vacuum Metallurgical Co Ltd 金属薄膜の形成方法
CA2055065A1 (en) * 1990-11-13 1992-05-14 David Hitz Scheiber Organic vehicle for electronic composition
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
JPH06139814A (ja) * 1992-10-26 1994-05-20 Hitachi Ltd 導体ペースト
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
US5492653A (en) * 1994-11-07 1996-02-20 Heraeus Incorporated Aqueous silver composition
JPH10172345A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック基板の製造方法

Also Published As

Publication number Publication date
DE69835191D1 (de) 2006-08-24
KR100286091B1 (ko) 2001-04-16
EP0905775B1 (en) 2006-07-12
EP0905775A2 (en) 1999-03-31
EP0905775A3 (en) 1999-10-13
US6335077B1 (en) 2002-01-01
KR19990030059A (ko) 1999-04-26
JPH11102614A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP3539195B2 (ja) 導電ペーストおよびそれを用いたセラミック基板の製造方法
JP3419244B2 (ja) 導電ペースト及びセラミック基板の製造方法
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JP3571957B2 (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP2002083515A (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
EP0272129B1 (en) Method for production of ceramic circuit board
JPH10172345A (ja) 導電ペースト及びそれを用いたセラミック基板の製造方法
JP3467872B2 (ja) 多層セラミック基板の製造方法
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2004172383A (ja) 導電ペースト及びセラミック電子部品の製造方法
JPH06223621A (ja) 導体ペースト組成物
JPH09282941A (ja) 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP3498197B2 (ja) セラミック基板の製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP4820149B2 (ja) 導電性ペーストの製造方法および配線基板の製造方法
JPH09186044A (ja) 積層電子部品用内部電極材料ペースト、積層電子部品及びその製造方法
JP2000252158A (ja) 積層セラミックコンデンサ
JP2000058375A (ja) 積層セラミック電子部品及びその製造方法
JP3689988B2 (ja) 導電性組成物および多層セラミック基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees