JP3785903B2 - 多層基板及びその製造方法 - Google Patents
多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP3785903B2 JP3785903B2 JP2000220185A JP2000220185A JP3785903B2 JP 3785903 B2 JP3785903 B2 JP 3785903B2 JP 2000220185 A JP2000220185 A JP 2000220185A JP 2000220185 A JP2000220185 A JP 2000220185A JP 3785903 B2 JP3785903 B2 JP 3785903B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- electrode
- multilayer substrate
- crystallized glass
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Glass Compositions (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、多層基板及びその製造方法に関し、詳しくは、低温焼成が可能なガラスセラミック材料を用いてなる多層基板及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の高機能化や小型化にともない、より多くの半導体ＩＣやその他の表面実装部品を回路基板上に実装することが必要になっている。そして、かかる要請に応えて、電極形成用の電極ペーストを塗布したセラミックグリーンシートを積層し、焼成することにより製造された種々のセラミック多層基板が開発され、広く実用されるに至っている。
【０００３】
また、近年、低温焼成が可能なガラス又はガラス含有材料（例えば、ガラス・セラミック系材料）を用いてなる多層基板（低温焼成多層基板）が開発され、広く用いられるようになっている。そして、これらの低温焼成が可能な多層基板においては、主たる成分として、機械的強度が不十分となりやすいガラス系材料を用いていることから、機械的強度を向上させるために、ガラス成分として、結晶化ガラスを用いたり、セラミック系材料を高い割合で配合したりすることが行われている。
【０００４】
【発明が解決しようとする課題】
ところで、多層基板を製造するにあたって、電極形成用の電極ペーストとしては、例えばＡｇペーストなどが広く用いられている。
【０００５】
しかしながら、高強度の基板を得るために、結晶化ガラスを用い、あるいは結晶化ガラスにセラミック系材料を高い割合で含有させた基板に、Ａｇ粉もしくはＡｇ粉とケミカルボンド材と称される酸化物で構成されているＡｇペーストを付与して同時焼成した場合、結晶化によるガラス粘度の上昇により、Ａｇ導体との濡れが促進されず、電極の基板への固着強度が不十分になりやすいという問題点がある。
【０００６】
また、十分な電極固着強度を得るために、Ａｇペースト中にガラス成分を添加して、基板との濡れ性を向上させることにより、電極の固着強度を向上させる方法も考えられるが、この方法の場合、ガラス成分が電極表面に浮き上がって、電極のはんだ付け性を低下させるという問題点がある。
【０００７】
本願発明は、上記問題点を解決するものであり、ガラス含有絶縁層への電極の固着強度が大きく、はんだ付け性が良好な多層基板及びその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の多層基板は、
表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板において、
(ａ)前記ガラス含有絶縁層が、結晶化ガラスとセラミックスを含有し、
(ｂ)前記ガラス含有絶縁層中の結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下であるとともに、
( ｃ ) 前記ガラス含有絶縁層が、表面に形成された電極と同時に焼成されていること
を特徴としている。
【０００９】
本願発明（請求項１）の多層基板は、( ａ ) 前記ガラス含有絶縁層が、結晶化ガラスとセラミックスを含有し、 ( ｂ ) 前記ガラス含有絶縁層中の結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、結晶化ガラスの結晶化前の粘度が１０ 6.0 Ｐａ・ｓ以下であるとともに、 ( ｃ ) 前記ガラス含有絶縁層が、表面に形成された電極と同時に焼成されていることを要件として備えており、ガラス含有絶縁層に、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含有させるようにしているので、焼成時に、ガラス含有絶縁層に含まれる結晶化ガラスの結晶化に伴うガラス粘度の上昇による、電極（電極ペースト）とガラス含有絶縁層との濡れ性の劣化を抑制することが可能になる。
したがって、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させておくことが不要になるため、はんだ付け性が低下することを防止できるようになる。
なお、本願発明において、実用的な電気的、機械的特性を確保しようとした場合には、ガラス含有絶縁層を構成する材料として、結晶化ガラスとセラミックスを含有する材料を用いることが望ましい。
【００１０】
本願請求項１の多層基板は、ガラス含有絶縁層が、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有しているとともに、結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、ガラス含有絶縁層と電極が同時に焼成された構成とすることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００１１】
また、請求項２の多層基板は、前記結晶化ガラスの結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあることを特徴としている。
【００１２】
結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になる。
【００１３】
また、請求項３の多層基板は、前記ガラス含有絶縁層中の結晶化ガラスの結晶化開始温度が８００℃〜９００℃の範囲にあることを特徴としている。
【００１４】
ガラス含有絶縁層中に含有される結晶化ガラスとして、結晶化開始温度が８００℃〜９００℃のものを用いることにより、比較的低い焼成温度で焼成を行う場合にも、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極のはんだ付け性の低下を招いたりすることなく、ガラス含有絶縁層への電極固着強度を向上させることが可能になる。
【００１５】
また、請求項４の多層基板は、引張り試験における、前記電極の前記ガラス含有絶縁層への初期固着強度が、平均で５Ｎ／mm2以上であることを特徴としている。
【００１６】
本願発明によれば、電極のガラス含有絶縁層への初期固着強度を向上させて、引張り試験における、電極のガラス含有絶縁層への初期固着強度を、平均で５Ｎ／mm2以上とすることが可能になる。
【００１７】
また、請求項５の多層基板は、前記電極が、Ａｇを主たる導電成分とする電極であることを特徴としている。
【００１８】
本願発明においては、電極材料として種々の材料を用いることが可能であるが、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００１９】
また、請求項６の多層基板の製造方法は、
表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板の製造方法であって、
結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を焼成する工程と
を具備することを特徴としている。
【００２０】
本願発明の多層基板の製造方法は、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、積層圧着体を焼成する工程を経て多層基板を製造するようにしているので、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２１】
また、請求項７の多層基板の製造方法は、
前記結晶化ガラスを含むグリーンシートとして、
(ａ)結晶化ガラスとセラミックスを含有し、
(ｂ)結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、
(ｃ)結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下
であるグリーンシートを用いること
を特徴としている。
【００２２】
グリーンシートとして、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有し、結晶化ガラスの割合が４５〜８０体積％の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２３】
また、請求項８の多層基板の製造方法は、前記結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にある結晶化ガラスを用いることを特徴としている。
【００２４】
結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２５】
また、請求項９の多層基板の製造方法は、前記グリーンシートとして、結晶化ガラスとセラミックスを含有し、かつ、前記結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることを特徴としている。
【００２６】
グリーンシートとして、結晶化ガラス、又は結晶化ガラスとセラミックスを含有し、かつ、結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２７】
また、請求項１０の多層基板の製造方法は、前記電極形成用の電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴としている。
【００２８】
本願発明においては、電極材料として種々の材料を用いることが可能であるが、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００２９】
また、請求項１１の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることを特徴としている。
【００３０】
Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることにより、低抵抗で、固着強度及びはんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。
【００３１】
また、請求項１２の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴としている。
【００３２】
Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００３３】
また、請求項１３の多層基板の製造方法は、前記積層圧着体を焼成するにあたって、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で焼成を行った後、前記拘束層を除去する方法（無収縮工法）を適用することを特徴としている。
【００３４】
積層圧着体を焼成するにあたって、上述の無収縮工法を適用することにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、はんだ付け性に優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００３５】
【発明の実施の形態】
以下、本願発明の実施形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、図１に示すような多層基板を例にとって説明する。
【００３６】
図１の多層基板２は、その上側主面に、厚膜抵抗体６、チップ型コンデンサ７、及び半導体デバイス８などが実装された構造を有する多層モジュール１に向けられるものである。この多層基板２は、図１に示すように、ガラス含有絶縁層（絶縁体層）９と電極（内部電極層）４が積屠された多層構造を有しており、各層の内部電極層４は、ガラス含有絶縁層（絶縁体層）９に設けられたビアホール３によって電気的に接続されている。
【００３７】
また、内部電極層４は、例えば、インダクタ、コンデンサなどの受動素子を構成する電極、あるいは、受動素子、グランド、内部の厚膜抵抗体６などを電気的に接続する配線の役割を果たしている。
【００３８】
また、多層基板２の上下両主面には、電極（表面導体層）５が形成されている。電極（表面導体層）５は、多層基板２の上側の主面では、チップ型コンデンサ７、半導体デバイス８などの実装部品と多層基板２とを接続するためのランドとして、あるいは厚膜抵抗体６を他の素子に接続するための配線として機能する。また、多層基板２の下側の主面では、多層基板２（多層モジュール１）をマザーボードなどに接続するための入出力端子としての機能を果たしている。
【００３９】
以下、図１に示す多層基板の製造方法について説明する。
［多層基板用のグリーンシートの作製］
まず、多層基板の製造に用いたグリーンシートの作製方法について以下に説明する。
【００４０】
(1)表１の番号１〜４に示すような、組成、結晶化前の粘度、及び結晶化開始温度を有する結晶化ガラス粉末を用意する。
なお、表１の番号１〜３の結晶化ガラス粉末（ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラス粉末）については、成分構成を同じとする一方、成分割合（組成）を調整して、結晶化前の粘度と結晶化開始温度を異ならせた。
なお、表１において、＊印を付した番号３の結晶化ガラス粉末は、結晶化前の粘度が１０6.2Ｐａ・ｓと、本願発明の範囲（１０6.0Ｐａ・ｓ）を超えたものである。
【００４１】
【表１】
【００４２】
表１の各ガラス粉末の、結晶化前のガラス粘度と、結晶化開始温度は、平行板加圧式粘度計により粉末ガラスの粘度測定方法を用いて測定したものであり、「結晶化前の粘度」は、結晶化前の最も低い粘度値を示しており、「結晶化開始温度」は、結晶化前の最も低い粘度値を示すときの温度を示している。なお、測定は、第４０回ガラス及びフォトニクス材料討論会（日本セラミックス協会）で報告されている「平行板法による粉末ガラスの粘度測定」に準じて行った。
【００４３】
(2)それから、表１の番号１〜４の各結晶化ガラスの粉末と、アルミナ（Ａｌ2Ｏ3）粉末を、表２に示すような含有率となるような割合で混合する。
【００４４】
(3)次に、配合された原料粉末（ガラス・セラミック系原料粉末）に、有機バインダー及びトルエン（溶媒）を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００４５】
(4)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００４６】
(5)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、多層基板製造用のグリーンシートを得る。
【００４７】
［拘束層用のグリーンシートの作製］
次に、無収縮工法に用いるための、拘束層用のグリーンシートの製造方法について説明する。
なお、拘束層用のグリーンシートとは、上述の多層基板用のグリーンシートの焼成工程では焼結しない無機系材料を主成分とするグリーンシートであり、多層基板を構成するグリーンシートの積層圧着体の両面又は片面に積層され、その状態で焼成を行った後、除去されることになる層として機能するものである。
【００４８】
(1)まず、Ａｌ2Ｏ3粉末を用意し、有機バインダー及びトルエン（溶媒）を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００４９】
(2)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００５０】
(3)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、拘束層用のグリーンシートを得る。
【００５１】
［多層基板の作製］
次に、多層基板の製造方法について説明する。
(1)まず、ガラス含有絶縁層（絶縁体層）用のグリーンシートにビアホール用の孔を形成し、孔に導体ペーストや導体粉を充填してビアホールを形成する。
【００５２】
(2)その後、各グリーンシート上に、インダクタ、キャパシタなどの受動素子を形成するための電極（ランド）や所定の配線パターンなどを形成するための電極ペースト（この実施形態ではＡｇを導電成分とする電極ペースト）をスクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。
なお、この実施形態では、電極ペーストとしてＡｇを導電成分とする電極ペーストを用いているが、電極ペーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡｇ／Ｐｄ粉末などを導電成分とする電極ペーストなど、種々の電極ペーストを用いることが可能である。
【００５３】
(3)そして、得られたグリーンシートをそれぞれ所定枚数積層するとともに、その積層体の上下両面側に、上述のようにして作製した拘束層用のグリーンシートを所定枚数積層した後、圧着し、積層圧着体を形成する。
【００５４】
(4)次に、上記積層圧着体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、例えば、８００〜１１００℃程度の温度条件で焼成する。その後、拘束層を除去することにより、図２に示すような多層基板２が得られる。なお、図２において、図１と同一符号を付した部分は、図１と同一の部分を示している。
【００５５】
(5)それから、多層基板２にチップコンデンサ７や半導体デバイス８などの実装部品を搭載することによって、図１に示すような多層モジュール１が得られる。
【００５６】
［特性評価用の試料の作製］
図３に示すように、基板用のグリーンシート１２に、はんだ付け性及び電極固着強度を測定するための、２mm□の電極（ランド）１１を形成し、このグリーンシート１２を表層に配置し、下層に電極（ランド）の形成されていない基板用のグリーンシートを複数枚積層し、圧着成形した後、成形体を４００℃までは１．５℃／ｍｉｎの速度で昇温し、４００℃〜９１０℃までは２０℃／ｍｉｎで昇温するとともに、９１０℃で１５ｍｉｎ保持して焼成を行った後、拘束層を除去することにより、特性評価用の試料を得た。
【００５７】
それから、得られた評価用の試料について、はんだ付け性及び電極固着強度を調べた。
その結果を表２に示す。
【００５８】
【表２】
【００５９】
表２において、試料番号に＊印を付したものは本願発明の範囲外のものである。
はんだ付け性は、２mm□のランドを溶融はんだ（Ｓｎ−Ｐｂはんだ）にディッピングすることにより評価した。
電極固着強度は、はんだ付け性を評価した２mm□ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後、引張り試験を行い、破壊するときの値を電極固着強度とした。
なお、上記電極固着強度の測定は、島津製オートグラフを用いて行った。
【００６０】
また、表２におけるはんだ付け性及び電極固着強度の判断基準は以下の通りである。
（はんだ付け性）
はんだ付け性については、ランドのはんだ濡れ面積がランド面積の９５％以上の場合を良好（○）、９５％未満の場合を不良（×）として評価した。
（電極固着強度）
また、電極固着強度については、ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後の引張り試験の破壊時の値が２０Ｎ／２mm□（５Ｎ／mm2）以上の場合を良好（○）、２０Ｎ／２mm□（５Ｎ／mm2）未満の場合を不良（×）として評価した。
【００６１】
表２より、本願発明の実施形態にかかる試料については、はんだ付け性及び電極固着強度のいずれについても良好な結果が得られることがわかる。すなわち、本願発明によれば、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制して、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００６２】
一方、結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓを超える、表１の番号３の結晶化ガラス粉末（ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系のガラスであって，結晶化前の粘度１０6.2Ｐａ・ｓ、結晶化開始温度８９０℃のガラス）を用いた場合（表２の試料番号３，７，１０）には、良好な固着強度を有する電極が得られないことがわかる。
【００６３】
なお、表２には示していないが、ガラス含有絶縁層の、焼成前のガラス成分含有量が８０体積％を超えるとはんだ付け性が低下する傾向があり、また、ガラス含有絶縁層の、焼成前のガラス成分含有量が４５体積％を下回ると、電極固着強度が低下する傾向がある。
さらに、結晶化ガラスの結晶化前の粘度が１０5.0Ｐａ・ｓ以下のガラスを用いた場合には、はんだ付け性が低下する傾向がある。
【００６４】
以上の結果から、本願発明において、結晶化ガラスの割合を、４５〜８０体積％の範囲とし、結晶化ガラスの結晶化前の粘度を、１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲とすることが望ましい。
【００６５】
なお、本願発明は、上記実施形態に限定されるものではなく、ガラス含有絶縁層を構成する材料の種類や組成、ガラス含有絶縁層中の結晶化ガラスの割合、電極を構成する導電成分の種類、具体的な焼成条件などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００６６】
【発明の効果】
上述のように、本願発明（請求項１）の多層基板は、ガラス含有絶縁層に、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含有させるようにしているので、焼成時に、ガラス含有絶縁層に含まれる結晶化ガラスが結晶化することによるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００６７】
また、ガラス含有絶縁層が、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有しているとともに、結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、ガラス含有絶縁層と電極が同時に焼成された構成としているので、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性の低下の防止することができるようになる。
【００６８】
また、請求項２の多層基板のように、結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極のはんだ付け性を良好に保つことが可能になる。
【００６９】
また、請求項３の多層基板のように、ガラス含有絶縁層を、結晶化ガラス、又は結晶化ガラスとセラミックスから構成するとともに、結晶化ガラスとして、結晶化開始温度が８００℃〜９００℃のものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極のはんだ付け性を良好に保つことが可能になる。
【００７０】
また、本願発明によれば、電極のガラス含有絶縁層への初期固着強度を向上させることが可能になるので、請求項４のように、引張り試験における、電極のガラス含有絶縁層への初期固着強度を、平均で５Ｎ／mm2以上とすることが可能になる。
【００７１】
また、本願発明においては、電極材料として種々の材料を用いることが可能であるが、請求項５のように、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００７２】
また、本願発明（請求項６）の多層基板の製造方法は、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、積層圧着体を焼成する工程を経て多層基板を製造するようにしているので、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７３】
また、請求項７の多層基板の製造方法のように、グリーンシートとして、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有し、結晶化ガラスの割合が４５〜８０体積％の範囲にあるグリーンシートを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００７４】
また、請求項８の多層基板の製造方法のように、結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７５】
また、請求項９の多層基板の製造方法のように、グリーンシートとして、結晶化ガラス、又は結晶化ガラスとセラミックスを含有し、かつ、結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７６】
また、本願発明においては、電極材料として種々の材料を用いることが可能であるが、請求項１０の多層基板の製造方法のように、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００７７】
また、請求項１１の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることにより、低抵抗で、固着強度及びはんだ付け性に優れた電極を形成することができるようになり、本願発明をより実効あらしめることができる。
【００７８】
また、請求項１２の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００７９】
また、請求項１３の多層基板の製造方法のように、積層圧着体を焼成するにあたって、無収縮工法を適用することにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、はんだ付け性に優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる多層基板を用いた多層モジュールの要部を示す断面図である。
【図２】 本願発明の一実施形態にかかる多層基板の要部を示す断面図である。
【図３】 電極固着強度評価用の電極ランドパターンを示す平面図である。
【符号の説明】
１ 多層モジュール
２ 多層基板
３ ビアホール
４ 電極（内部電極層）
５ 電極（表面導体層）
６ 厚膜抵抗体
７ チップ型コンデンサ
８ 半導体デバイス
９ ガラス含有絶縁層（絶縁体層）
１１ 電極（ランド）
１２ 基板用のセラミックグリーンシート
【発明の属する技術分野】
本願発明は、多層基板及びその製造方法に関し、詳しくは、低温焼成が可能なガラスセラミック材料を用いてなる多層基板及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の高機能化や小型化にともない、より多くの半導体ＩＣやその他の表面実装部品を回路基板上に実装することが必要になっている。そして、かかる要請に応えて、電極形成用の電極ペーストを塗布したセラミックグリーンシートを積層し、焼成することにより製造された種々のセラミック多層基板が開発され、広く実用されるに至っている。
【０００３】
また、近年、低温焼成が可能なガラス又はガラス含有材料（例えば、ガラス・セラミック系材料）を用いてなる多層基板（低温焼成多層基板）が開発され、広く用いられるようになっている。そして、これらの低温焼成が可能な多層基板においては、主たる成分として、機械的強度が不十分となりやすいガラス系材料を用いていることから、機械的強度を向上させるために、ガラス成分として、結晶化ガラスを用いたり、セラミック系材料を高い割合で配合したりすることが行われている。
【０００４】
【発明が解決しようとする課題】
ところで、多層基板を製造するにあたって、電極形成用の電極ペーストとしては、例えばＡｇペーストなどが広く用いられている。
【０００５】
しかしながら、高強度の基板を得るために、結晶化ガラスを用い、あるいは結晶化ガラスにセラミック系材料を高い割合で含有させた基板に、Ａｇ粉もしくはＡｇ粉とケミカルボンド材と称される酸化物で構成されているＡｇペーストを付与して同時焼成した場合、結晶化によるガラス粘度の上昇により、Ａｇ導体との濡れが促進されず、電極の基板への固着強度が不十分になりやすいという問題点がある。
【０００６】
また、十分な電極固着強度を得るために、Ａｇペースト中にガラス成分を添加して、基板との濡れ性を向上させることにより、電極の固着強度を向上させる方法も考えられるが、この方法の場合、ガラス成分が電極表面に浮き上がって、電極のはんだ付け性を低下させるという問題点がある。
【０００７】
本願発明は、上記問題点を解決するものであり、ガラス含有絶縁層への電極の固着強度が大きく、はんだ付け性が良好な多層基板及びその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の多層基板は、
表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板において、
(ａ)前記ガラス含有絶縁層が、結晶化ガラスとセラミックスを含有し、
(ｂ)前記ガラス含有絶縁層中の結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下であるとともに、
( ｃ ) 前記ガラス含有絶縁層が、表面に形成された電極と同時に焼成されていること
を特徴としている。
【０００９】
本願発明（請求項１）の多層基板は、( ａ ) 前記ガラス含有絶縁層が、結晶化ガラスとセラミックスを含有し、 ( ｂ ) 前記ガラス含有絶縁層中の結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、結晶化ガラスの結晶化前の粘度が１０ 6.0 Ｐａ・ｓ以下であるとともに、 ( ｃ ) 前記ガラス含有絶縁層が、表面に形成された電極と同時に焼成されていることを要件として備えており、ガラス含有絶縁層に、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含有させるようにしているので、焼成時に、ガラス含有絶縁層に含まれる結晶化ガラスの結晶化に伴うガラス粘度の上昇による、電極（電極ペースト）とガラス含有絶縁層との濡れ性の劣化を抑制することが可能になる。
したがって、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させておくことが不要になるため、はんだ付け性が低下することを防止できるようになる。
なお、本願発明において、実用的な電気的、機械的特性を確保しようとした場合には、ガラス含有絶縁層を構成する材料として、結晶化ガラスとセラミックスを含有する材料を用いることが望ましい。
【００１０】
本願請求項１の多層基板は、ガラス含有絶縁層が、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有しているとともに、結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、ガラス含有絶縁層と電極が同時に焼成された構成とすることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００１１】
また、請求項２の多層基板は、前記結晶化ガラスの結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあることを特徴としている。
【００１２】
結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になる。
【００１３】
また、請求項３の多層基板は、前記ガラス含有絶縁層中の結晶化ガラスの結晶化開始温度が８００℃〜９００℃の範囲にあることを特徴としている。
【００１４】
ガラス含有絶縁層中に含有される結晶化ガラスとして、結晶化開始温度が８００℃〜９００℃のものを用いることにより、比較的低い焼成温度で焼成を行う場合にも、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極のはんだ付け性の低下を招いたりすることなく、ガラス含有絶縁層への電極固着強度を向上させることが可能になる。
【００１５】
また、請求項４の多層基板は、引張り試験における、前記電極の前記ガラス含有絶縁層への初期固着強度が、平均で５Ｎ／mm2以上であることを特徴としている。
【００１６】
本願発明によれば、電極のガラス含有絶縁層への初期固着強度を向上させて、引張り試験における、電極のガラス含有絶縁層への初期固着強度を、平均で５Ｎ／mm2以上とすることが可能になる。
【００１７】
また、請求項５の多層基板は、前記電極が、Ａｇを主たる導電成分とする電極であることを特徴としている。
【００１８】
本願発明においては、電極材料として種々の材料を用いることが可能であるが、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００１９】
また、請求項６の多層基板の製造方法は、
表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板の製造方法であって、
結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を焼成する工程と
を具備することを特徴としている。
【００２０】
本願発明の多層基板の製造方法は、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、積層圧着体を焼成する工程を経て多層基板を製造するようにしているので、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２１】
また、請求項７の多層基板の製造方法は、
前記結晶化ガラスを含むグリーンシートとして、
(ａ)結晶化ガラスとセラミックスを含有し、
(ｂ)結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、
(ｃ)結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下
であるグリーンシートを用いること
を特徴としている。
【００２２】
グリーンシートとして、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有し、結晶化ガラスの割合が４５〜８０体積％の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２３】
また、請求項８の多層基板の製造方法は、前記結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にある結晶化ガラスを用いることを特徴としている。
【００２４】
結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２５】
また、請求項９の多層基板の製造方法は、前記グリーンシートとして、結晶化ガラスとセラミックスを含有し、かつ、前記結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることを特徴としている。
【００２６】
グリーンシートとして、結晶化ガラス、又は結晶化ガラスとセラミックスを含有し、かつ、結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００２７】
また、請求項１０の多層基板の製造方法は、前記電極形成用の電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴としている。
【００２８】
本願発明においては、電極材料として種々の材料を用いることが可能であるが、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００２９】
また、請求項１１の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることを特徴としている。
【００３０】
Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることにより、低抵抗で、固着強度及びはんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。
【００３１】
また、請求項１２の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴としている。
【００３２】
Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００３３】
また、請求項１３の多層基板の製造方法は、前記積層圧着体を焼成するにあたって、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で焼成を行った後、前記拘束層を除去する方法（無収縮工法）を適用することを特徴としている。
【００３４】
積層圧着体を焼成するにあたって、上述の無収縮工法を適用することにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、はんだ付け性に優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００３５】
【発明の実施の形態】
以下、本願発明の実施形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、図１に示すような多層基板を例にとって説明する。
【００３６】
図１の多層基板２は、その上側主面に、厚膜抵抗体６、チップ型コンデンサ７、及び半導体デバイス８などが実装された構造を有する多層モジュール１に向けられるものである。この多層基板２は、図１に示すように、ガラス含有絶縁層（絶縁体層）９と電極（内部電極層）４が積屠された多層構造を有しており、各層の内部電極層４は、ガラス含有絶縁層（絶縁体層）９に設けられたビアホール３によって電気的に接続されている。
【００３７】
また、内部電極層４は、例えば、インダクタ、コンデンサなどの受動素子を構成する電極、あるいは、受動素子、グランド、内部の厚膜抵抗体６などを電気的に接続する配線の役割を果たしている。
【００３８】
また、多層基板２の上下両主面には、電極（表面導体層）５が形成されている。電極（表面導体層）５は、多層基板２の上側の主面では、チップ型コンデンサ７、半導体デバイス８などの実装部品と多層基板２とを接続するためのランドとして、あるいは厚膜抵抗体６を他の素子に接続するための配線として機能する。また、多層基板２の下側の主面では、多層基板２（多層モジュール１）をマザーボードなどに接続するための入出力端子としての機能を果たしている。
【００３９】
以下、図１に示す多層基板の製造方法について説明する。
［多層基板用のグリーンシートの作製］
まず、多層基板の製造に用いたグリーンシートの作製方法について以下に説明する。
【００４０】
(1)表１の番号１〜４に示すような、組成、結晶化前の粘度、及び結晶化開始温度を有する結晶化ガラス粉末を用意する。
なお、表１の番号１〜３の結晶化ガラス粉末（ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラス粉末）については、成分構成を同じとする一方、成分割合（組成）を調整して、結晶化前の粘度と結晶化開始温度を異ならせた。
なお、表１において、＊印を付した番号３の結晶化ガラス粉末は、結晶化前の粘度が１０6.2Ｐａ・ｓと、本願発明の範囲（１０6.0Ｐａ・ｓ）を超えたものである。
【００４１】
【表１】
表１の各ガラス粉末の、結晶化前のガラス粘度と、結晶化開始温度は、平行板加圧式粘度計により粉末ガラスの粘度測定方法を用いて測定したものであり、「結晶化前の粘度」は、結晶化前の最も低い粘度値を示しており、「結晶化開始温度」は、結晶化前の最も低い粘度値を示すときの温度を示している。なお、測定は、第４０回ガラス及びフォトニクス材料討論会（日本セラミックス協会）で報告されている「平行板法による粉末ガラスの粘度測定」に準じて行った。
【００４３】
(2)それから、表１の番号１〜４の各結晶化ガラスの粉末と、アルミナ（Ａｌ2Ｏ3）粉末を、表２に示すような含有率となるような割合で混合する。
【００４４】
(3)次に、配合された原料粉末（ガラス・セラミック系原料粉末）に、有機バインダー及びトルエン（溶媒）を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００４５】
(4)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００４６】
(5)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、多層基板製造用のグリーンシートを得る。
【００４７】
［拘束層用のグリーンシートの作製］
次に、無収縮工法に用いるための、拘束層用のグリーンシートの製造方法について説明する。
なお、拘束層用のグリーンシートとは、上述の多層基板用のグリーンシートの焼成工程では焼結しない無機系材料を主成分とするグリーンシートであり、多層基板を構成するグリーンシートの積層圧着体の両面又は片面に積層され、その状態で焼成を行った後、除去されることになる層として機能するものである。
【００４８】
(1)まず、Ａｌ2Ｏ3粉末を用意し、有機バインダー及びトルエン（溶媒）を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００４９】
(2)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００５０】
(3)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、拘束層用のグリーンシートを得る。
【００５１】
［多層基板の作製］
次に、多層基板の製造方法について説明する。
(1)まず、ガラス含有絶縁層（絶縁体層）用のグリーンシートにビアホール用の孔を形成し、孔に導体ペーストや導体粉を充填してビアホールを形成する。
【００５２】
(2)その後、各グリーンシート上に、インダクタ、キャパシタなどの受動素子を形成するための電極（ランド）や所定の配線パターンなどを形成するための電極ペースト（この実施形態ではＡｇを導電成分とする電極ペースト）をスクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。
なお、この実施形態では、電極ペーストとしてＡｇを導電成分とする電極ペーストを用いているが、電極ペーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡｇ／Ｐｄ粉末などを導電成分とする電極ペーストなど、種々の電極ペーストを用いることが可能である。
【００５３】
(3)そして、得られたグリーンシートをそれぞれ所定枚数積層するとともに、その積層体の上下両面側に、上述のようにして作製した拘束層用のグリーンシートを所定枚数積層した後、圧着し、積層圧着体を形成する。
【００５４】
(4)次に、上記積層圧着体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、例えば、８００〜１１００℃程度の温度条件で焼成する。その後、拘束層を除去することにより、図２に示すような多層基板２が得られる。なお、図２において、図１と同一符号を付した部分は、図１と同一の部分を示している。
【００５５】
(5)それから、多層基板２にチップコンデンサ７や半導体デバイス８などの実装部品を搭載することによって、図１に示すような多層モジュール１が得られる。
【００５６】
［特性評価用の試料の作製］
図３に示すように、基板用のグリーンシート１２に、はんだ付け性及び電極固着強度を測定するための、２mm□の電極（ランド）１１を形成し、このグリーンシート１２を表層に配置し、下層に電極（ランド）の形成されていない基板用のグリーンシートを複数枚積層し、圧着成形した後、成形体を４００℃までは１．５℃／ｍｉｎの速度で昇温し、４００℃〜９１０℃までは２０℃／ｍｉｎで昇温するとともに、９１０℃で１５ｍｉｎ保持して焼成を行った後、拘束層を除去することにより、特性評価用の試料を得た。
【００５７】
それから、得られた評価用の試料について、はんだ付け性及び電極固着強度を調べた。
その結果を表２に示す。
【００５８】
【表２】
表２において、試料番号に＊印を付したものは本願発明の範囲外のものである。
はんだ付け性は、２mm□のランドを溶融はんだ（Ｓｎ−Ｐｂはんだ）にディッピングすることにより評価した。
電極固着強度は、はんだ付け性を評価した２mm□ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後、引張り試験を行い、破壊するときの値を電極固着強度とした。
なお、上記電極固着強度の測定は、島津製オートグラフを用いて行った。
【００６０】
また、表２におけるはんだ付け性及び電極固着強度の判断基準は以下の通りである。
（はんだ付け性）
はんだ付け性については、ランドのはんだ濡れ面積がランド面積の９５％以上の場合を良好（○）、９５％未満の場合を不良（×）として評価した。
（電極固着強度）
また、電極固着強度については、ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後の引張り試験の破壊時の値が２０Ｎ／２mm□（５Ｎ／mm2）以上の場合を良好（○）、２０Ｎ／２mm□（５Ｎ／mm2）未満の場合を不良（×）として評価した。
【００６１】
表２より、本願発明の実施形態にかかる試料については、はんだ付け性及び電極固着強度のいずれについても良好な結果が得られることがわかる。すなわち、本願発明によれば、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制して、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００６２】
一方、結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓを超える、表１の番号３の結晶化ガラス粉末（ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系のガラスであって，結晶化前の粘度１０6.2Ｐａ・ｓ、結晶化開始温度８９０℃のガラス）を用いた場合（表２の試料番号３，７，１０）には、良好な固着強度を有する電極が得られないことがわかる。
【００６３】
なお、表２には示していないが、ガラス含有絶縁層の、焼成前のガラス成分含有量が８０体積％を超えるとはんだ付け性が低下する傾向があり、また、ガラス含有絶縁層の、焼成前のガラス成分含有量が４５体積％を下回ると、電極固着強度が低下する傾向がある。
さらに、結晶化ガラスの結晶化前の粘度が１０5.0Ｐａ・ｓ以下のガラスを用いた場合には、はんだ付け性が低下する傾向がある。
【００６４】
以上の結果から、本願発明において、結晶化ガラスの割合を、４５〜８０体積％の範囲とし、結晶化ガラスの結晶化前の粘度を、１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲とすることが望ましい。
【００６５】
なお、本願発明は、上記実施形態に限定されるものではなく、ガラス含有絶縁層を構成する材料の種類や組成、ガラス含有絶縁層中の結晶化ガラスの割合、電極を構成する導電成分の種類、具体的な焼成条件などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００６６】
【発明の効果】
上述のように、本願発明（請求項１）の多層基板は、ガラス含有絶縁層に、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含有させるようにしているので、焼成時に、ガラス含有絶縁層に含まれる結晶化ガラスが結晶化することによるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性を良好に保つことが可能になる。
【００６７】
また、ガラス含有絶縁層が、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有しているとともに、結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、ガラス含有絶縁層と電極が同時に焼成された構成としているので、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極に多量のガラス成分を含有させる必要がなくなるため、電極のはんだ付け性の低下の防止することができるようになる。
【００６８】
また、請求項２の多層基板のように、結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極のはんだ付け性を良好に保つことが可能になる。
【００６９】
また、請求項３の多層基板のように、ガラス含有絶縁層を、結晶化ガラス、又は結晶化ガラスとセラミックスから構成するとともに、結晶化ガラスとして、結晶化開始温度が８００℃〜９００℃のものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極の、ガラス含有絶縁層への固着強度を向上させることが可能になるとともに、電極のはんだ付け性を良好に保つことが可能になる。
【００７０】
また、本願発明によれば、電極のガラス含有絶縁層への初期固着強度を向上させることが可能になるので、請求項４のように、引張り試験における、電極のガラス含有絶縁層への初期固着強度を、平均で５Ｎ／mm2以上とすることが可能になる。
【００７１】
また、本願発明においては、電極材料として種々の材料を用いることが可能であるが、請求項５のように、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００７２】
また、本願発明（請求項６）の多層基板の製造方法は、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、積層圧着体を焼成する工程を経て多層基板を製造するようにしているので、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７３】
また、請求項７の多層基板の製造方法のように、グリーンシートとして、結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスとセラミックスを含有し、結晶化ガラスの割合が４５〜８０体積％の範囲にあるグリーンシートを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇を抑制し、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することが可能になる。
【００７４】
また、請求項８の多層基板の製造方法のように、結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあるものを用いるようにした場合、結晶化ガラスの、結晶化によるガラス粘度の上昇をより確実に抑制することが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７５】
また、請求項９の多層基板の製造方法のように、グリーンシートとして、結晶化ガラス、又は結晶化ガラスとセラミックスを含有し、かつ、結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることにより、結晶化ガラスの、結晶化によるガラス粘度の上昇を確実に抑制して、電極とガラス含有絶縁層との濡れ性を向上させることが可能になり、ガラス含有絶縁層への固着強度に優れ、かつ、十分なはんだ付け性を有する電極を備えた多層基板を確実に製造することができるようになる。
【００７６】
また、本願発明においては、電極材料として種々の材料を用いることが可能であるが、請求項１０の多層基板の製造方法のように、電極材料としてＡｇを主たる導電成分とするものを用いるようにした場合、固着強度に優れた低抵抗の電極を形成することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００７７】
また、請求項１１の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることにより、低抵抗で、固着強度及びはんだ付け性に優れた電極を形成することができるようになり、本願発明をより実効あらしめることができる。
【００７８】
また、請求項１２の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００７９】
また、請求項１３の多層基板の製造方法のように、積層圧着体を焼成するにあたって、無収縮工法を適用することにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、はんだ付け性に優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる多層基板を用いた多層モジュールの要部を示す断面図である。
【図２】 本願発明の一実施形態にかかる多層基板の要部を示す断面図である。
【図３】 電極固着強度評価用の電極ランドパターンを示す平面図である。
【符号の説明】
１ 多層モジュール
２ 多層基板
３ ビアホール
４ 電極（内部電極層）
５ 電極（表面導体層）
６ 厚膜抵抗体
７ チップ型コンデンサ
８ 半導体デバイス
９ ガラス含有絶縁層（絶縁体層）
１１ 電極（ランド）
１２ 基板用のセラミックグリーンシート
Claims (13)
- 表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板において、
(ａ)前記ガラス含有絶縁層が、結晶化ガラスとセラミックスを含有し、
(ｂ)前記ガラス含有絶縁層中の結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下であるとともに、
( ｃ ) 前記ガラス含有絶縁層が、表面に形成された電極と同時に焼成されていること
を特徴とする多層基板。 - 前記結晶化ガラスの結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にあることを特徴とする請求項１記載の多層基板。
- 前記ガラス含有絶縁層中の結晶化ガラスの結晶化開始温度が８００℃〜９００℃の範囲にあることを特徴とする請求項１又は２記載の多層基板。
- 引張り試験における、前記電極の前記ガラス含有絶縁層への初期固着強度が、平均で５Ｎ／mm2以上であることを特徴とする請求項１〜３のいずれかに記載の多層基板。
- 前記電極が、Ａｇを主たる導電成分とする電極であることを特徴とする請求項１〜４のいずれかに記載の多層基板。
- 表面に電極が形成されたガラス含有絶縁層が積層された構造を有する多層基板の製造方法であって、
結晶化前の粘度が１０6.0Ｐａ・ｓ以下の結晶化ガラスを含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を焼成する工程と
を具備することを特徴とする多層基板の製造方法。 - 前記結晶化ガラスを含むグリーンシートとして、
(ａ)結晶化ガラスとセラミックスを含有し、
(ｂ)結晶化ガラスの割合が４５〜８０体積％の範囲にあり、かつ、
(ｃ)結晶化ガラスの結晶化前の粘度が１０6.0Ｐａ・ｓ以下
であるグリーンシートを用いること
を特徴とする請求項６記載の多層基板の製造方法。 - 前記結晶化ガラスとして、結晶化前の粘度が１０5.0Ｐａ・ｓ〜１０6.0Ｐａ・ｓの範囲にある結晶化ガラスを用いることを特徴とする請求項６又は７記載の多層基板の製造方法。
- 前記グリーンシートとして、結晶化ガラスとセラミックスを含有し、かつ、前記結晶化ガラスの結晶化開始温度が８００〜９００℃の範囲にあるグリーンシートを用いることを特徴とする請求項６〜８のいずれかに記載の多層基板の製造方法。
- 前記電極形成用の電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴とする請求項６〜９のいずれかに記載の多層基板の製造方法。
- 前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスが含まれていない電極ペーストを用いることを特徴とする請求項１０記載の多層基板の製造方法。
- 前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴とする請求項１０又は１１記載の多層基板の製造方法。
- 前記積層圧着体を焼成するにあたって、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で焼成を行った後、前記拘束層を除去する方法（無収縮工法）を適用することを特徴とする請求項６〜１２のいずれかに記載の多層基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220185A JP3785903B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板及びその製造方法 |
| EP01116441A EP1178714A2 (en) | 2000-07-21 | 2001-07-06 | Multilayer board and method for making the same |
| US09/903,039 US20020034614A1 (en) | 2000-07-21 | 2001-07-11 | Multilayer board and method for making the same |
| CN01124864A CN1335745A (zh) | 2000-07-21 | 2001-07-17 | 多层板及其制造方法 |
| KR1020010043769A KR20020009441A (ko) | 2000-07-21 | 2001-07-20 | 다층 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220185A JP3785903B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043757A JP2002043757A (ja) | 2002-02-08 |
| JP3785903B2 true JP3785903B2 (ja) | 2006-06-14 |
Family
ID=18714837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000220185A Expired - Lifetime JP3785903B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020034614A1 (ja) |
| EP (1) | EP1178714A2 (ja) |
| JP (1) | JP3785903B2 (ja) |
| KR (1) | KR20020009441A (ja) |
| CN (1) | CN1335745A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003246680A (ja) * | 2002-02-26 | 2003-09-02 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| US6776861B2 (en) * | 2002-06-04 | 2004-08-17 | E. I. Du Pont De Nemours And Company | Tape composition and process for internally constrained sintering of low temperature co-fired ceramic |
| JP2005203631A (ja) * | 2004-01-16 | 2005-07-28 | Ngk Spark Plug Co Ltd | 多層セラミック基板およびその製造方法 |
| DE602007011058D1 (de) | 2006-05-29 | 2011-01-20 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
| JP4869005B2 (ja) * | 2006-09-27 | 2012-02-01 | 京セラ株式会社 | 多層基板の製造方法 |
| JP2009234912A (ja) * | 2009-07-16 | 2009-10-15 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| WO2012132762A1 (ja) | 2011-03-28 | 2012-10-04 | 株式会社村田製作所 | ガラスセラミック基板およびその製造方法 |
| CN112750552A (zh) * | 2020-12-25 | 2021-05-04 | 邯郸学院 | 烧结银浆料及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62287658A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | セラミックス多層回路板 |
| JPH01128592A (ja) * | 1987-11-13 | 1989-05-22 | Nec Corp | セラミック多層配線基板の絶縁層の製造方法 |
| JP2906282B2 (ja) * | 1990-09-20 | 1999-06-14 | 富士通株式会社 | ガラスセラミック・グリーンシートと多層基板、及び、その製造方法 |
| JPH0918148A (ja) * | 1995-06-30 | 1997-01-17 | Kyocera Corp | 低温焼成セラミック多層回路基板の製造方法 |
| KR0173233B1 (ko) * | 1995-07-31 | 1999-05-01 | 이형도 | 저유전율 다층 세라믹 회로기판의 제조방법 |
| JP3420426B2 (ja) * | 1996-04-26 | 2003-06-23 | 京セラ株式会社 | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 |
-
2000
- 2000-07-21 JP JP2000220185A patent/JP3785903B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-06 EP EP01116441A patent/EP1178714A2/en not_active Withdrawn
- 2001-07-11 US US09/903,039 patent/US20020034614A1/en not_active Abandoned
- 2001-07-17 CN CN01124864A patent/CN1335745A/zh active Pending
- 2001-07-20 KR KR1020010043769A patent/KR20020009441A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043757A (ja) | 2002-02-08 |
| KR20020009441A (ko) | 2002-02-01 |
| CN1335745A (zh) | 2002-02-13 |
| EP1178714A2 (en) | 2002-02-06 |
| US20020034614A1 (en) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426551B1 (en) | Composite monolithic electronic component | |
| JP4817951B2 (ja) | 厚膜導体組成物ならびにｌｔｃｃ回路およびデバイスにおけるその使用 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JP3528037B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP2001243836A (ja) | 導電性ペースト及びそれを用いた印刷配線板 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| JP3785903B2 (ja) | 多層基板及びその製造方法 | |
| KR100617436B1 (ko) | Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물 | |
| JP3818030B2 (ja) | 多層基板の製造方法 | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP2006074008A (ja) | 高熱サイクル導体系 | |
| JP3119714B2 (ja) | 導体ペースト組成物および配線基板 | |
| JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
| JPH11284296A (ja) | 配線基板 | |
| JPH1116418A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| EP1184882A1 (en) | Conductor pattern built in multilayer board, multilayer board having built-in conductor pattern, and method of manufacturing multilayer board | |
| JPH04329691A (ja) | 導体ぺーストおよび配線基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JPH04328207A (ja) | 導体組成物および配線基板 | |
| JP2011029534A (ja) | 多層配線基板 | |
| JP3643264B2 (ja) | 導体ペーストおよびこれを用いた配線基板 | |
| JP4762564B2 (ja) | 導体組成物及びこれを用いた配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051230 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3785903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |