JP2005203631A - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2005203631A
JP2005203631A JP2004009582A JP2004009582A JP2005203631A JP 2005203631 A JP2005203631 A JP 2005203631A JP 2004009582 A JP2004009582 A JP 2004009582A JP 2004009582 A JP2004009582 A JP 2004009582A JP 2005203631 A JP2005203631 A JP 2005203631A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic substrate
conductor portion
substrate
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004009582A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
裕之 高橋
Hiroyuki Katagiri
弘至 片桐
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004009582A priority Critical patent/JP2005203631A/ja
Publication of JP2005203631A publication Critical patent/JP2005203631A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】平面方向に沿った寸法精度の高い多層セラミック基板および平面方向に沿った焼成収縮を抑制できる多層セラミック基板の製造方法を提供する。
【解決手段】複数のセラミック絶縁層z1〜z3を積層した基板本体hと、かかる基板本体hにおける表面1および裏面10に形成された表層導体部d1,d2と、上記基板本体hの表面1および裏面10に形成され且つ上記表層導体部d1,d2が形成されていない非導体部jと、を含み、かかる非導体部jは、上記基板本体hの表面1および裏面10の周辺部に沿って形成されている、多層セラミック基板K。上記非導体部jの幅は、上記表面1および裏面10において対向する一対の辺同士間の距離の1%以上である。
【選択図】 図8

Description

本発明は、平面方向に沿った寸法精度の高い多層セラミック基板および平面方向に沿った焼成収縮を抑制できる多層セラミック基板の製造方法に関する。
グリーンシートを焼成してセラミック基板を得るに際し、焼結に伴う焼成収縮を抑制して寸法精度の良いセラミック基板を製造する方法が種々提案されている。
例えば、複数枚のガラスセラミック・グリーンシートを積層したガラスセラミック・グリーンシート積層体の両面に、拘束グリーンシートをそれぞれ積層し、これらを焼成した後に未焼成の拘束シートを除去するプロセスにより、ガラスセラミック基板を製造する方法が提案されている(例えば、特許文献1参照)。
上記拘束グリーンシートに含まれるガラス成分は、焼成時におけるガラスセラミック・グリーンシートと当該拘束グリーンシートとの結合力を高め、且つかかる拘束グリーンシートの焼成収縮を抑制可能な含有量とすることで、焼成後において寸法精度の高いガラスセラミック基板を製造可能としている。
特開2001−158670号公報(第1〜7頁、図1)
しかし、上記ガラスセラミック基板の製造方法では、焼成の後で、前記拘束グリーンシートを除去する際に、それに含まれていたガラス成分の結合力が強過ぎるため、当該拘束グリーンシートのみをきれいに除去できず、ガラスセラミック基板の表面および裏面を損傷することがある、という問題があった。
また、複数のガラスセラミック・グリーンシートを積層した積層体の両面に難焼結性無機材料およびガラスを含む拘束グリーンシートを積層し且つ上記積層体の側面を拘束し、かかる積層体から有機成分を除去し且つ焼成して、ガラスセラミック基板を作製した後、かかる基板から拘束グリーンシートを除去するガラスセラミック基板の製造方法も提案されている(例えば、特許文献2参照)。
特開2001−302358号公報(第1〜10頁、図1)
通常、複数のガラスセラミック・グリーンシートを積層した前記積層体の両面のみを前記拘束グリーンシートで拘束して平面(X−Y)方向の焼成収縮を抑制すべく焼成すると、平面方向に収縮しないため、厚み方向の焼成収縮が大きくなって、緻密化が達成される。
しかしながら、前記ガラスセラミック基板の製造方法では、前記積層体の厚み方向の焼成収縮も抑制されるため、かかる積層体の側面部分の焼成後における密度が上がらず、十分な緻密化が達成できなくなる。しかも、焼成後のガラスセラミック基板において、側面部分では厚肉で且つ基板の中央部分では薄肉となり、かかる基板全体の厚みにバラツキが生じるため、歪んだ基板となる。
本発明は、以上において説明した背景技術の問題点を解決し、平面方向に沿った寸法精度の高い多層セラミック基板および平面方向に沿った焼成収縮を抑制できる多層セラミック基板の製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、上記課題を解決するため、複数のグリーンシートを積層した積層体を焼成する際に、かかる積層体の表面および裏面を確実に拘束する、ことに着想して成されたものである。
即ち、本発明の多層セラミック基板(請求項1)は、複数のセラミック絶縁層を積層した基板本体と、かかる基板本体における表面および裏面の少なくとも一方に形成された表層導体部と、上記基板本体の表面および裏面に個別に形成され且つ上記表層導体部が形成されていない非導体部と、を含む多層セラミック基板であって、上記非導体部は、少なくとも上記基板本体の表面および裏面におけるそれぞれの周辺部に沿って形成されている、ことを特徴とする。
これによれば、非導体部が基板本体の表面および裏面の少なくとも周辺部に沿って形成されているため、かかる非導体部を介して複数のグリーンシートを焼成する際に焼成収縮抑制グリーンシートによる拘束によって、平面(X−Y)方向の焼成収縮が確実に抑制されている。一方、基板本体の側面は、上記焼成収縮抑制グリーンシートの拘束を受けず、厚み方向に沿って相応に焼成収縮しているため、緻密な基板本体となっている。従って、基板本体の表面および裏面に形成された表層導体部や内部配線などの位置精度が高いため、導通や絶縁などの電気的特性が向上した多層セラミック基板となる。
尚、前記セラミック絶縁層は、その厚み方向に沿った平面視において、例えば正方形または長方形を含む矩形を呈する。また、前記表層導体部は、基板本体の表面および裏面の少なくとも一方に形成されていれば良く、その形態には、ベタ状の電極、平面視が正方形や長方形や円形などからなる多数の電極を格子模様または市松模様などの配置した電極群、あるいは異形形状の電極や接続端子のランダムな組合せなどが含まれる。更に、前記非導体部は、基板本体の表面および裏面自体の一方の一部からなり、且つ導体が形成されていない面を指す。
また、本発明には、前記非導体部は、前記基板本体の周辺部に沿い且つかかる基板本体の表面および裏面の一方において対向する一対の辺同士間の距離の1%以上の幅に相当する部分に、形成されている、多層セラミック基板(請求項2)も含まれる。
これによれば、非導体部を介して複数のグリーンシートを焼成する際に焼成収縮抑制グリーンシートにより平面方向の焼成収縮が一層確実に抑制されている多層セラミック基板となる。
尚、非導体部の上記幅の割合(百分率、以下同じ)が、上記距離の1%未満になると、上述した焼成収縮抑制グリーンシートによる拘束が不十分となるため、かかる範囲を除いたものである。上記距離に対する望ましい上記幅の割合は、3%以上であるが、表層導体部の面積を確保するため、2%以下が推奨される。
更に、本発明には、前記基板本体の表面および裏面において、かかる表面または裏面に形成された前記表層導体部に対する前記非導体部の面積割合は、2%以上である、多層セラミック基板(請求項3)も含まれる。
これによれば、上記表層導体部に対する非導体部の面積割合2%以上であるため、かかる非導体部の前記基板本体の表面および裏面の少なくとも周辺部における前記非導体部を形成するための幅およびかかる非導体部の面積が確実に確保されている。従って、かかる非導体部を介して複数のグリーンシートを焼成する際に焼成収縮抑制グリーンシートにより平面方向の焼成収縮が一層確実に抑制された多層セラミック基板となる。
尚、上記面積割合が2%未満になると、上述した焼成収縮抑制グリーンシートによる拘束が不十分となるため、かかる範囲を除いたものであり、望ましい上記面積割合は、10%以上であるが、表層導体部の面積を確保するため、5%以下が推奨される。
また、本発明には、前記多層セラミック基板は、当該多層セラミック基板を切断して得られる複数の単位セラミック基板の集合体である、多層セラミック基板(請求項4)も含まれる。これによれば、多層セラミック基板は、複数の単位セラミック基板を含み、個別の単位セラミック基板の基板本体の表面および裏面において、前記表層導体部および非導体部が形成されている。従って、セラミック絶縁層の焼成収縮が抑制され且つ安価な多層セラミック基板となる。
更に、本発明には、前記多層セラミック基板を複数の単位セラミック基板に切断するための切断予定線のうち、最外の切断予定線に囲まれた領域内における前記表層導体部に対する前記非導体部の面積割合は、1%以上である、多層セラミック基板(請求項5)も含まれる。
これによれば、製品単位である個別の単位セラミック基板において、上記表層導体部に対する非導体部の面積割合が%1以上であるため、かかる非導体部の面積が十分に確保されている。従って、焼成収縮が抑制され且つ量産による安価な多層セラミック基板となる。
一方、本発明の多層セラミック基板の製造方法(請求項6)は、複数のグリーンシートのうち、焼成後の基板本体における表面および裏面の少なくとも一方に導電性ペーストからなる表層導体部をそれぞれ形成するに際し、上記基板本体の周辺部に沿い且つかかる基板本体の表面および裏面の一方の周辺部において対向する一対の辺同士間の距離における1%以上の幅を有する上記非導体部を除いて表層導体部を、上記グリーンシートの表面および裏面の少なくとも一方に形成する工程と、上記複数のグリーンシートを積層して積層体を形成する工程と、かかる積層体の表面および裏面に上記グリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層して複合積層体を形成する工程と、かかる複合積層体を上記グリーンシートの焼成温度で焼成する工程と、焼成後の上記複合積層体から未焼成の焼成収縮抑制グリーンシートを除去する工程と、を含む、ことを特徴とする。
これによれば、非導体部が焼成後の基板本体の表面および裏面を形成するグリーンシートの少なくとも周辺部に沿ってそれぞれ形成されている。このため、かかる非導体部を介して複数のグリーンシートを焼成する工程において、焼成収縮抑制グリーンシートによる拘束により、上記グリーンシートの平面(X−Y)方向の焼成収縮が確実に抑制される。しかも、積層体の側面は、上記焼成収縮抑制グリーンシートの拘束を受けず、厚み方向に沿って相応に焼成収縮しているため、緻密な基板本体を形成できる。従って、焼成後に得られる基板本体の表面および裏面に形成された表層導体部や内部配線などの位置精度が高い多層セラミック基板を確実に製造することができる。
尚、前記グリーンシートは、その厚み方向に沿った平面視において、例えば正方形または長方形を含む矩形を呈する。また、前記複数の単位セラミック基板の集合体である上記多層セラミック基板を得るためには、周辺部の耳部を有するいわゆる大判のグリーンシートが用いられる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明の多層セラミック基板の製造方法に用いるグリーンシートsの断面を示す。かかるグリーンシートsは、ガラス粉末、アルミナ粉末、およびバインダ樹脂などを混合して得たセラミックスラリをドクターブレード法により、約150μmの厚みのシート状に成形したものである。
図2に示すように、上記グリーンシートsと同じ3枚のグリーンシートs1,s2,s3を用意し、プレスによる打ち抜き加工などを施す。
その結果、図2の右側に示すように、グリーンシートs1,s2,s3の表面1,5,9と裏面3,7,10との間を貫通する内径約100μmのスルーホールhが所定の位置に複数形成される。
次いで、図2の左側および中央に示すように、上記複数のスルーホールh内に、図示しないメタルマスクおよびスキージを用いて、Ag粉末を含む導電性ペーストを充填することにより、円柱形のビア導体vを個別に形成する。
更に、図3に示すように、グリーンシートs1,s2,s3の表面1,5,9およびグリーンシートs3の裏面10に、上記同様の導電性ペーストを公知のスリーン印刷する。これにより、厚さ約15μmの上記導電性ペーストからなるベタ状の電極2a,8aからなる表層導体部d1,d2、または所定パターンの配線層4,6が形成される(表層導体部を形成する工程)。
ベタ状の電極2a(8a)は、図4の部分平面図で例示するように、厚さ方向に沿った平面視が正方形のグリーンシートs1(s3)の表面1(裏面10)における周辺に沿って配置した非導体部jに囲まれた平面視で正方形を呈する。かかる非導体部jは、グリーンシートs1(s3)の表面1(裏面10)における周辺部から基板中央部に向かって、かかる周辺部に沿い且つ当該表面1(裏面10)における対向する一対の辺同士間の距離の1%以上の幅を有する。かかる非導体部jの電極2a(8a)からなる表層導体部d1(d2)に対する面積割合は、2%以上となるように設定されている。また、上記幅および面積割合は、焼成後においても維持できるように配慮されている。
尚、図5の部分平面図で例示するように、表層導体部d1(d2)には、グリーンシートs1(s3)の表面1(裏面10)の周辺に沿って配置した非導体部jに囲まれ、平面視が正方形である多数の電極2b(8b)を格子模様に配置した形態も含まれる。かかる電極2b(8b)同士の間にも非導体部jが形成され、絶縁性を確保するために表面1(裏面10)の一部の表面1a(一部の裏面10a)が格子状に位置している。即ち、表層導体部d1(d2)とは、電極2b(8b)のような導体が形成された部分を示し、非導体部とはそれ以外の部分(j,1aなど)を示す。
次に、前記図3の表層導体部を形成する工程の後は、図6に示すように、前記ビア導体v、電極2a,8aからなる表層導体部d1,d2、および配線層4,6が形成されたグリーンシートs1,s2,s3を厚み方向に積層して熱圧着することにより、3層構造の積層体Sを形成する(積層体を形成する工程)。
次いで、図7に示すように、積層体Sの表面1および裏面10に焼成収縮抑制グリーンシートy1,y2を積層し且つ熱圧着することにより、複合積層体FSを形成する(複合積層体を形成する工程)。
尚、上記焼成収縮抑制グリーンシートy1,y2は、アルミナを主成分とし且つガラスを含まず、グリーンシートs1〜s3の厚みよりも厚肉である。
更に、前記複合積層体FSを図示しない焼成炉に挿入した後、前記グリーンシートs1〜s3の焼成温度(約850℃)に加熱して約2時間にわたって焼成する(焼成工程)。同時に、焼成に伴って積層体Sにおけるグリーンシートs1〜s3中のガラス成分の一部が、表面1および裏面10を介して焼成収縮抑制グリーンシートy1,y2に僅かに浸透する。
この際、焼成収縮抑制グリーンシートy1,y2は、導体部d1,d2の周囲に位置する非導体部jと密着するため、積層体Sの表面1および裏面10を介して積層体Sの平面方向に沿った焼成収縮を強固に抑制する。同時に、焼成収縮抑制グリーンシートy1,y2は、積層体Sの側面を拘束しないため、厚み方向に沿って相応の焼成収縮を行わしめ、緻密化を可能とする。
焼成後において、複合積層体FSのうち、グリーンシートs1〜s3は、セラミック絶縁層(z1〜z3)となり、積層体Sの表面1および裏面10に未焼成の焼成収縮抑制グリーンシートy1,y2が残っている。かかる焼成収縮抑制グリーンシートy1,y2は、ガラス成分を殆ど含まず且つ未焼成である。
そして、セラミック絶縁層(z1,z3)の表面1および裏面10から、焼成収縮抑制グリーンシートy1,y2を除去する(除去工程)。この際、かかる焼成収縮抑制グリーンシートy1,y2は、ガラス成分を殆ど含まず且つ未焼成であるため、物理的な引き剥がしや熱的衝撃などにより容易に除去することができる。
その結果、図8に示すように、焼成されたセラミック絶縁層z1〜z3が一体化して積層された焼成済みの基板本体h、電極2a,8aからなる表層導体部d1,d2、その周囲の非導体部j、配線層4,6、およびビア導体vを備えた多層セラミック基板Kを得ることができる。
かかる多層セラミック基板Kにおいて、非導体部jの幅は、基板本体hの表面1および裏面10における対向する一対の辺同士間の距離の1%以上であり、非導体部jの表層導体部d1,d2に対する面積割合は、2%以上である。
図9は、大判のグリーンシートbs1(bs3)の厚み方向に沿った平面図を例示する。平面視が正方形の大判のグリーンシートbs1(bs3)は、図9に示すように、焼成後に製品単位の多層セラミック基板(単位セラミック基板)となる領域kを縦・横3個ずつ合計9個有する。また、かかるグリーンシートbs1(bs3)には、図9中で最外の一点鎖線の切断予定線BLで示す製品領域よりも外側の周辺部に、正方形の枠形を呈する耳部mが幅約0.5mmで形成されている。
また、個別の多層セラミック基板となる各領域kの表面1(裏面10)には、その周辺部に沿って前記幅を有し、且つ前記面積割合である非導体部jが正方形枠状に位置し、これに囲まれて平面視が正方形であるベタ状の電極2a(8a)からなる表層導体部d1,d2が形成されている。隣接する領域k,k間には、それぞれの非導体部j,jが位置し、かかる非導体部j,j間には、図9中の破線で示す切断予定線BLが位置している。
尚、上記電極2a(8a)に替えて、前記図5で示した多数の電極2b(8b)からなる表層導体部d1,d2を形成したり、図10に示すように、円形、正方形、および長方形を呈する電極群2c,8cからなる表層導体部d1,d2を形成しても良い。これらの形態では、電極2b,2b間などや電極群2c,8cの間にも、非導体部jが位置する。
次に、図11に示すように、前記電極2a(8a)が形成された大判の前記グリーンシートbs1〜bs3を積層し且つ熱圧着することにより、積層体BSを形成する(積層体を形成する工程)。
次いで、積層体BSの表面1および裏面10にほぼ同じ面積の焼成収縮抑制グリーンシートy1,y2を積層し且つ熱圧着することにより、図12に示すように、複合積層体BFSを形成する(複合積層体を形成する工程)。
更に、上記複合積層体BFSを図示しない焼成炉に挿入し、前記グリーンシートbs1〜bs3の焼成温度(約850℃)に加熱して約2時間にわたって焼成する(焼成工程)。
そして、図12中の破線および一点鎖線で示す切断予定線BLに沿って、上記複合積層体BFSをダイシングなどによって切断することにより、耳部mを除去すると共に、単位セラミック基板の領域kごとに分割する。
その結果、図13に示すように、表面1や裏面10に電極2a,8aを有する基板本体hからなる複数個(縦・横3個ずつ合計9個)の多層セラミック基板Kを得ることができる。
以上のような大判のグリーンシートbs1〜bs3を用いて複数個の製品単位である多層セラミック基板K(単位セラミック基板)を製造する方法によれば、最外の切断予定線BLで囲まれる領域内の電極2a,8aの周辺部ごとに、所定面積の非導体部jが形成されている。この結果、上記表面1および裏面10に電極2a,8aからなる表層導体部d1,d2が形成されていても、焼成工程において焼成収縮抑制グリーンシートy1,y2が上記非導体部jに密着するため、得られる基板本体hの平面(X−Y)方向の焼成収縮が確実に抑制される。従って、電気的特性に優れた電極2a,8a、配線層4,6、およびビア導体vを有する多層セラミック基板Kを効率良く安価に製造することが可能となる。
尚、単位セラミック基板の領域kごとに形成する表層導体部d1,d2は、前記図5で示した多数の電極2b,8bからなる形態や、前記図10で示した円形、正方形、および長方形を呈する電極群2c,8cからなる形態としても良い。
ここで、本発明の具体的な実施例を比較例と併せて説明する。
先ず、グリーンシートs1〜s3を得るため、これに用いるガラス粉末を用意した。SiO、B、Al、CaO、およびZnOの各粉末を混合してガラス原料粉末を調合した。得られた原料粉末を加熱して溶解した後、水中に投入して急冷し且つ水砕して、ガラスフリットを得た。かかるガラスフリットをボールミル中で更に粉砕することで、平均粒径3μmのガラス粉末を得た。
次に、上記ガラス粉末と、平均粒径3μmで且つ比表面積が1.0m/gのアルミナ粉末とを、重量比1:1で総重量1kgとなるよう秤量して、アルミナ製ポット中に投入した。かかるポット中に、バインダのアクリル樹脂:120gと、所要のスラリ粘度およびシート強度を得るために必要な量の溶剤(MEK)および可塑剤(DOP:フタル酸−2−エチルヘキシル)と、を投入し且つ5時間混合することで、セラミックスラリを得た。かかるセラミックスラリをドクターブレード法により、縦・横が50mmずつで且つ厚みが0.15mmのグリーンシートs1〜s3,bs1〜bs3を各組5個ずつ合計10個ずつで6組形成した。
一方、前記と同じアルミナ粉末を用い且つ前記と同様な方法によって、縦・横が50mmずつで且つ厚みが0.25mmの焼成収縮抑制グリーンシートy1,y2を各組10個ずつで6組形成した。
6組のグリーンシートs1(bs1),s3(bs3)の表面1と裏面10とに、Ag粉末を含む導電性ペーストからなる電極2a,8aを、周辺部に位置する非導体部jの幅を表1に示すように変化させて、スクリーン印刷により形成した。尚、グリーンシートs1〜s3,bs1〜bs3には、前記ビア導体vや配線層4,6を形成していない。
前記製造方法と同様にして、6組のグリーンシートs1〜s3,bs1〜bs3を積層し且つ熱圧着して、6組の積層体S,BSを得た。
更に、6組の積層体S,BSの表面1および裏面10に前記焼成収縮抑制グリーンシートy1,y2を個別に積層し圧着することで、6組の複合積層体FS,BFSを得た。
かかる6組(各組10個ずつ)の複合積層体FS,BFSを850℃×2時間で焼成した後、未焼成の焼成収縮抑制グリーンシートy1,y2を除去し、更に複合積層体BFSの焼成体は切断して、実施例1〜3および比較例1〜3の複数の多層セラミック基板Kを得た。
実施例1〜3および比較例1〜3の多層セラミック基板Kにおける基板本体hの平面(X−Y)方向の焼成収縮率を個別に測定し、その平均値を表1に示した。また、焼成工程における各例の焼成収縮抑制グリーンシートy1,y2の剥がれを生じた割合と、基板本体hの反りおよび変形の有無とを個別に測定し、それらの結果も表1に示した。上記反りは、各例の基板本体hが厚み方向に0.15mm以上反ったものが1個でもあったものを「有り」とし、上記変形は、測長機により各例の基板本体hの寸法を測定し、平面(X−Y)方向で0.5%以上の収縮が1箇所でも確認されたものを「有り」とした。
尚、表1には、各例ごとに、対向する一対の辺同士間の距離に対する非導体部の幅の割合、表層導体部d1,d2の面積に対する非導体部jの面積割合、および最外の切断予定線BLで囲まれる領域内における表層導体部d1,d2の面積に対する非導体部jの面積割合を併記した。
Figure 2005203631
表1によれば、前記製造方法により製造した実施例1〜3の多層セラミック基板Kは、何れも焼成収縮率が0.20%以下と微小で、焼成収縮抑制グリーンシートy1,y2の剥がれがなく、反りおよび変形もなかった。これは、一対の辺同士間の距離に対する非導体部jの幅の割合が1%以上で、表層導体部d1,d2の面積に対する非導体部jの面積割合が2%以上であると共に、最外の切断予定線BLで囲まれる領域内における表層導体部d1,d2の面積に対する非導体部jの面積割合が1%以上であったことに起因する。
一方、比較例1〜3の多層セラミック基板は、焼成収縮率が0.60%以上と顕著であった。即ち、比較例1〜3の多層セラミック基板では、電極2a,8aからなる導電部d1,d2の周囲に形成した非導電部jの幅および面積割合が過少であるか、あるいは形成されなかった。そのため、非導電部jと焼成収縮抑制グリーンシートy1,y2との間に、隙間が顕著に形成されたことに起因して、焼成時の焼成収縮率が上記値となったものと推定される。
以上のような実施例1〜3の結果により、本願の発明の効果が裏付けられたことが容易に理解することができる。
本発明は、以上において説明した実施の形態および実施例に限定されない。
例えば、前記積層体Sや基板本体hは、2層のみ、あるいは4層以上のグリーンシートまたはセラミック絶縁層によって形成しても良い。
また、前記積層体Sまたは基板本体hは、表面1寄りに位置する単数または複数のグリーンシートまたはセラミック絶縁層に上向きに開口するキャビティを有する形態とすることも可能である。
更に、同じ積層体Sの表面1と裏面10とには、一方を前記電極2a,8とし、他方を電極とした異なるパターンの導電部d1,d2を形成しても良い。
尚、前記導電性ペーストは、前記Ag粉末のほか、W、Mo、Cu粉末、あるいは、Ag−Cu、Ag−Pd、Ag−Pt、Cu−W合金の粉末を含んでいても良い。
本発明の製造方法に用いるグリーンシートを示す断面図。 上記製造方法における1工程を示す概略図。 図2に続く工程を示す概略図。 図3のグリーンシートの表面における導体部を示す部分平面図。 上記と異なるパターン導体部を示す部分平面図。 図3に続く工程を示す概略図。 図6に続く工程を示す概略図。 図7に続く工程および得られた本発明の多層セラミック基板を示す概略図。 異なる製造方法におけるグリーンシートの表面の導体部を示す平面図。 上記グリーンシートの表面での異なる形態の導体部を示す平面図。 図9に続く工程を示す概略図。 図11に続く工程を示す概略図。 図12に続く工程および得られた複数の多層セラミック基板を示す概略図。
符号の説明
1…………………………………表面
2a〜2c,8a〜8c………電極
10………………………………裏面
d1,d2………………………表層導体部
j…………………………………非導体部
s1〜s3,bs1〜bs3…グリーンシート
S,BS…………………………積層体
y1,y2………………………焼成収縮抑制グリーンシート
FS,BFS……………………複合積層体
k…………………………………単位セラミック基板の領域
h…………………………………基板本体
z1〜z3………………………セラミック絶縁層
BL………………………………切断予定線
K…………………………………多層セラミック基板

Claims (6)

  1. 複数のセラミック絶縁層を積層した基板本体と、
    上記基板本体における表面および裏面の少なくとも一方に形成された表層導体部と、
    上記基板本体の表面および裏面に個別に形成され且つ上記表層導体部が形成されていない非導体部と、を含む多層セラミック基板であって、
    上記非導体部は、少なくとも上記基板本体の表面および裏面におけるそれぞれの周辺部に沿って形成されている、
    ことを特徴とする多層セラミック基板。
  2. 前記非導体部は、前記基板本体の周辺部に沿い且つかかる基板本体の表面および裏面の一方において対向する一対の辺同士間の距離の1%以上の幅に相当する部分に、形成されている、
    ことを特徴とする請求項1に記載の多層セラミック基板。
  3. 前記基板本体の表面および裏面において、かかる表面または裏面に形成された前記表層導体部に対する前記非導体部の面積割合は、2%以上である、
    ことを特徴とする請求項1または2に記載の多層セラミック基板。
  4. 前記多層セラミック基板は、当該多層セラミック基板を切断して得られる複数の単位セラミック基板の集合体である、
    ことを特徴とする請求項1乃至3の何れか一項に記載の多層セラミック基板。
  5. 前記多層セラミック基板を複数の単位セラミック基板に切断するための切断予定線のうち、最外の切断予定線に囲まれた領域内における前記表層導体部に対する前記非導体部の面積割合は、1%以上である、
    ことを特徴とする請求項1乃至4の何れか一項に記載の多層セラミック基板。
  6. 複数のグリーンシートのうち、焼成後の基板本体における表面および裏面の少なくとも一方に導電性ペーストからなる表層導体部をそれぞれ形成するに際し、上記基板本体の周辺部に沿い且つかかる基板本体の表面および裏面の一方の周辺部において対向する一対の辺同士間の距離における1%以上の幅を有する上記非導体部を除いて表層導体部を、上記グリーンシートの表面および裏面の少なくとも一方に形成する工程と、
    上記複数のグリーンシートを積層して積層体を形成する工程と、
    上記積層体の表面および裏面に上記グリーンシートの焼成温度よりも高い焼成温度の焼成収縮抑制グリーンシートを積層して複合積層体を形成する工程と、
    上記複合積層体を上記グリーンシートの焼成温度で焼成する工程と、
    焼成後の上記複合積層体から未焼成の焼成収縮抑制グリーンシートを除去する工程と、を含む、
    ことを特徴とする多層セラミック基板の製造方法。
JP2004009582A 2004-01-16 2004-01-16 多層セラミック基板およびその製造方法 Pending JP2005203631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004009582A JP2005203631A (ja) 2004-01-16 2004-01-16 多層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004009582A JP2005203631A (ja) 2004-01-16 2004-01-16 多層セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005203631A true JP2005203631A (ja) 2005-07-28

Family

ID=34822577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004009582A Pending JP2005203631A (ja) 2004-01-16 2004-01-16 多層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005203631A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477727A (zh) * 2011-03-28 2013-12-25 株式会社村田制作所 玻璃陶瓷基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043757A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd 多層基板及びその製造方法
JP2002185136A (ja) * 2000-12-19 2002-06-28 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2002290040A (ja) * 2001-03-23 2002-10-04 Kyocera Corp セラミック基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043757A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd 多層基板及びその製造方法
JP2002185136A (ja) * 2000-12-19 2002-06-28 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2002290040A (ja) * 2001-03-23 2002-10-04 Kyocera Corp セラミック基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477727A (zh) * 2011-03-28 2013-12-25 株式会社村田制作所 玻璃陶瓷基板及其制造方法
US9466425B2 (en) 2011-03-28 2016-10-11 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same

Similar Documents

Publication Publication Date Title
KR100989342B1 (ko) 세라믹 다층기판의 제조 방법
US7736544B2 (en) Electrically conductive composition for via-holes
WO2008018227A1 (fr) Procédé de production d'un substrat céramique multicouche
KR20080014032A (ko) 세라믹 전자 부품 및 그 제조 방법
JPH09260844A (ja) セラミック多層基板の製造方法
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2005203631A (ja) 多層セラミック基板およびその製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP2007258264A (ja) 集合基板および個別基板の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP2005039164A (ja) ガラスセラミック配線基板の製造方法
JP2005179097A (ja) 多層セラミック基板の製造方法およびこれにより得られた多層セラミック基板
JP4311090B2 (ja) 多層セラミック基板およびその製造方法
JP5201903B2 (ja) 多層配線基板およびその製造方法、並びにビアホール導体用組成物
JP4645962B2 (ja) 多層セラミック基板
JP5517840B2 (ja) グリーンシート積層体の製造方法および絶縁基板の製造方法
JP2011018783A (ja) 多層セラミック基板の製造方法
JP2005093961A (ja) キャビティ付き多層セラミック基板の製造方法
JP2008270756A (ja) 多層セラミック基板及びその製造方法
JP2007165565A (ja) 多層セラミック基板の製造方法
JP2005159038A (ja) 低温焼成セラミック基板の製造方法
JP2005183522A (ja) 多層セラミック基板およびその製造方法
JP2004342683A (ja) 多層セラミック基板の製造方法
JP5046099B2 (ja) 多層セラミックス基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061201

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A02 Decision of refusal

Effective date: 20100810

Free format text: JAPANESE INTERMEDIATE CODE: A02