JP4888564B2 - キャビティ付きセラミック多層基板の製造方法 - Google Patents

キャビティ付きセラミック多層基板の製造方法 Download PDF

Info

Publication number
JP4888564B2
JP4888564B2 JP2009538012A JP2009538012A JP4888564B2 JP 4888564 B2 JP4888564 B2 JP 4888564B2 JP 2009538012 A JP2009538012 A JP 2009538012A JP 2009538012 A JP2009538012 A JP 2009538012A JP 4888564 B2 JP4888564 B2 JP 4888564B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
cavity
multilayer substrate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009538012A
Other languages
English (en)
Other versions
JPWO2009050974A1 (ja
Inventor
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009538012A priority Critical patent/JP4888564B2/ja
Publication of JPWO2009050974A1 publication Critical patent/JPWO2009050974A1/ja
Application granted granted Critical
Publication of JP4888564B2 publication Critical patent/JP4888564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、キャビティ付きセラミック多層基板の製造方法に関し、詳しくは、セラミック多層基板にキャビティを形成する技術に関する。
複数のセラミック基材層が積層されたセラミック多層基板に、キャビティと呼ばれる凹部を形成する方法として、キャビティに相当する部分が空間になったセラミックグリーンシートを積層して焼成する方法がある（例えば、特許文献１参照）。
この方法では、セラミックグリーンシートに空間を形成するために、打ち抜き加工用の金型が必要となり、製造コストが増大する。また、セラミック多層基板の品種毎に、金型を用意する必要がある。レーザー加工により空間を形成する場合には、金型は必要ないが、工数が増え、製造コストが増大する。
また、セラミックグリーンシートを積層し、圧着する際に、キャビティ空間が変形し、形状精度が低下する。この対策として、例えば図１２に示すように、キャリアフィルムを残したまたレーザー加工でキャビティ形状に切断したセラミックグリーンシート２を積層圧着するとともに、セラミックグリーンシート２のキャビティ底に、セラミックの焼成温度よりも低い温度で焼失する性質を有する焼失材層８を挿入しておくことが提案されている（例えば、特許文献２参照）。
特開２００３−７８２２４号公報 特開２００３−２７３２６７号公報
図１２の方法は、セラミックグリーンシートにキャビティ形状に対応してレーザー加工する必要があるため、製造コストが増大する。
さらに、収縮抑制層がセラミックグリーンシートに接した状態で焼成を行い、収縮抑制層によってセラミックグリーンシートの面方向の収縮を抑制する、いわゆる無収縮焼成法でセラミック多層基板を作製する場合には、焼失材層８が焼失してしまうと、キャビティ底の部分は焼成時の収縮が抑制されず、セラミック多層基板を所望形状に焼成することが難しくなる。
本発明は、かかる実情に鑑み、キャビティを形成するための製造コストを低減することができる、キャビティ付きセラミック多層基板の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したキャビティ付きセラミック多層基板の製造方法を提供する。
キャビティ付きセラミック多層基板の製造方法は、（１）複数の未焼成のセラミック基材層が積層され、収縮抑制層が少なくとも１層の未焼成の前記セラミック基材層の主面に接している複合積層体を形成する第１の工程と、（２）前記複合積層体を、前記収縮抑制層により面方向の収縮を抑制しながら焼成して、未焼成の前記セラミック基材層を焼結させる第２の工程と、（３）焼成後の前記複合積層体から、キャビティが形成された１個又は２個以上のセラミック多層基板を取り出す第３の工程とを備える。前記セラミック多層基板の前記キャビティは、（ａ）前記第１の工程において、未焼成の前記セラミック基材層に、前記キャビティの底面になるべき部分の少なくとも一部に剥離層を形成し、かつ、前記セラミック基材層を介して厚み方向に隣接して、少なくとも前記キャビティの側面になるべき部分の近傍部分に空隙形成層を形成し、（ｂ）前記第２の工程において、前記空隙形成層により、前記セラミック基材層に隣接して複数の空隙が形成され、前記セラミック基材層に前記空隙間を繋ぐ空間が形成され、（ｃ）前記第３の工程において、焼成後の前記複合積層体から、前記空間及び前記剥離層を境界として、前記キャビティの内部に残っている部分を取り除くことにより形成される。
上記方法において、第１の工程で形成する複合積層体は、未焼成のセラミック基材層の間に収縮抑制層が配置されても、未焼成のセラミック基材層の外側に、すなわち未焼成のセラミック基材層が積層されたセラミック積層体の一方又は両方の主面に、収縮抑制層が配置されてもよい。
収縮抑制層は、例えば、第２の工程の焼成の際に実質的に焼結しないセラミックからなる材料を用いて形成する。未焼成のセラミック基材層の外側に収縮抑制層を配置して複合積層体を形成する場合には、第３の工程において、焼結していない収縮抑制層を除去することによって、セラミック多層基板を容易に取り出すことができる。未焼成のセラミック基材層の間に収縮抑制層が配置された複合積層体を形成する場合には、収縮抑制層は、完成したセラミック多層基板の内部に残る。
空隙形成層は、第２の工程において、例えば、それ自体が消失することにより、あるいは空隙形成層とセラミック基材層との焼成挙動が異なることにより、複合積層体内に空隙を形成する。
上記方法によれば、第２の工程において、空隙形成層により空隙が形成されると、セラミック基材層は、空隙形成層に接していた部分に拘束力が作用しなくなり、空隙の近傍部分は３次元的に自由に焼成収縮可能となる。一方、その周囲の部分は、面方向の収縮が抑制されたままである。そのため、空隙近傍部分の面方向の収縮によりセラミック基材層に亀裂が生じ、亀裂が進展すると、セラミック基材層を貫通し空隙間を繋ぐ空間が形成される。空間がキャビティ側面に沿って形成されるように予め空隙形成層を形成しておくことで、焼成時に形成される空間により、セラミック基材層がキャビティの内部と外部とに分断され、キャビティ側面が形成されるようにすることできる。
また、キャビティ底面に予め剥離層を設けておくことで、セラミック基材層のうちキャビティ内部に残される部分を、焼成後に剥離層で分離して取り除き、セラミック多層基板にキャビティを形成することができる。
剥離層は、第２の工程において面方向の拘束力を有するようにすれば、焼成収縮を均一化し、セラミック多層基板の反りやうねりを防ぐことができるので、好ましい。
上記方法によれば、未焼成のセラミック基材層に、キャビティ空間やキャビティを区画するための切込みを予め形成しておく必要がないため、打ち抜きやレーザー加工を不要とすることができ、製造コストを低減することができる。
上記方法において、剥離層や空隙形成層は、未焼成のセラミック基材層の内部に形成しておくことも可能である。
好ましくは、前記第１の工程において、未焼成の前記セラミック基材層の主面に、前記剥離層及び前記空隙形成層の少なくとも一方が形成される。
この場合、未焼成のセラミック基材層の内部に剥離層や空隙形成層を形成する場合よりも、製造コストを低減することができる。
より好ましくは、前記第１の工程において、前記剥離層及び前記空隙形成層の少なくとも一方は、ペースト状の材料を未焼成の前記セラミック基材層の前記主面に印刷することにより形成される。
この場合、セラミック基材層の主面に形成される内部配線パターン等と同様のスクリーン印刷等の手法を用いて、剥離層や空隙形成層を容易に形成することができる。
好ましくは、前記剥離層は、未焼成の前記セラミック基材層が焼結する温度では実質的に焼結しない未焼結セラミック材料を主成分とする。前記第２の工程における焼成温度は、前記剥離層が焼結する温度よりも低い。
この場合、第２の工程において、セラミック基材層の面方向の焼成収縮を抑制することができ、第３の工程において、セラミック基材層のうちキャビティ内に残っている部分を容易に取り除くことができる。
好ましくは、前記空隙形成層は、前記第２の工程において、未焼成の前記セラミック基材層が焼成収縮を開始するときに前記空隙を形成する。
この場合、第２の工程において、セラミック基材層に確実に空間が形成されるようにすることができ、効率よくセラミック多層基板を作製することができる。
好ましくは、前記空隙形成層は、カーボンを含む材料を用いて形成される。
この場合、空隙形成層により、第２の工程において、未焼成のセラミック基材層が焼成収縮を開始するときに空隙を形成するようにできる。また、カーボンは、第２の工程において焼失する際に、セラミック基材層と化学反応して悪影響を生じることがない。
また、本発明は、以下のように構成したキャビティ付きセラミック多層基板を提供する。
キャビティ付きセラミック多層基板は、複数のセラミック基材層が積層され、キャビティが形成されている。前記キャビティの側面は、前記セラミック基材層の焼成時の収縮で分断された破断面を含む。
上記構成によれば、キャビティの内部と外部との間が連続している未焼成のセラミック基材層を積層し、焼成時の収縮を利用して、セラミック基材層をキャビティの内部と外部に分断し、焼成後にキャビティ内部に残っている部分を取り除くことによって、キャビティ付セラミック多層基板を形成することができる。
本発明によれば、セラミック多層基板にキャビティを形成するための製造コストを低減することができる。
セラミック多層基板に表面実装部品を実装した状態を示す断面図である。（実施例１） セラミック多層基板の製造工程を示す断面図である。（実施例１） セラミック多層基板の製造工程を示す断面図である。（実施例１） セラミック多層基板の製造工程を示す断面図である。（実施例１） セラミック多層基板の製造工程を示す断面図である。（実施例１） セラミック多層基板の製造工程を示す断面図である。（実施例１） セラミック多層基板の要部拡大断面図である。（実施例１） 未焼成複合積層体の断面図である。（実施例２） 未焼成複合積層体の断面図である。（実施例３） セラミック多層基板の断面図である。（実施例３） 未焼成複合積層体の断面図である。（実施例４） 未焼成複合積層体の断面図である。（従来例）
符号の説明
１０，１０ｓ セラミック多層基板
１１，１１ｓ 複合積層体
１２ セラミックグリーンシート（セラミック基材層）
１３ セラミック積層体
１５ キャビティ
１５ｓ 側面
１５ｔ 底面
１６，１６ａ，１６ｂ、１６ｘ、１６ｙ 空隙形成層
１８，１８ｘ，１８ｙ 剥離層
１９ 空間
３０ セラミック基材層
３１ 複合積層体
３２ 収縮抑制層
３６ 空隙形成層
３８ 剥離層
以下、本発明の実施の形態について、図１〜図１１を参照しながら説明する。
＜実施例１＞ 実施例１のセラミック多層基板について、図１〜図７を参照しながら、説明する。
図１の断面図に示すように、実施例１のセラミック多層基板１０は、下面１０ｂ側の中央にキャビティ１５が形成されている。セラミック多層基板１０は、複数層のセラミック基材層を積層して焼成することにより形成される。
セラミック多層基板１０の内部には、セラミック基材層間に配置される面内導体１４ａや、セラミックグリーシートを貫通する貫通孔（ビア）に充填されるビアホール導体１４ｂなどにより、内蔵回路の一部となる内部電極パターンが形成されている。例えば、コンデンサやインダクタなどの受動素子パターン、グランドパターン、引き回し用配線パターン等の内部電極パターンが形成されている。
セラミック多層基板１０の上面１０ａと下面１０ｂには、内蔵回路に電気的に接続された端子電極１１ａ，１１ｂが形成されている。また、下面１０ｂには、キャビティ１５の開口が形成されている。キャビティ１５の側面１５ｓは、詳しくは後述するように、セラミック基材層の焼成時の収縮で分断された破断面を含む。
セラミック多層基板１０には、内蔵回路の一部として、キャビティ１５の底面１５ｔに、例えば、ボンディングワイヤ４２を介してＩＣチップ４０が実装される。また、上面１０ａの端子電極１１ａに、例えば、はんだ５２を介してチップ型積層セラミックコンデンサ５０が実装され、はんだボール６２を介して半導体デバイス６０が実装される。
セラミック多層基板１０は、このように上面１０ａやキャビティ１５内に表面実装部品４０，５０，６０が実装された状態で、つまり、モジュールの状態で、下面１０ｂの端子電極１１ｂを介して、プリント基板等の外部回路基板（マザーボード）に実装される。
次に、セラミック多層基板１０の製造方法について、図２〜図７を参照しながら説明する。図２〜図６は、セラミック多層基板の製造工程を示す断面図である。図７は拡大断面図である。
図２に示すように、複数枚の未焼成のセラミック基材層１２と、収縮抑制層用グリーンシート２０，２２とを準備して所定順に積層し、図３に示すように、未焼成セラミック積層体１３の両面に収縮抑制層用グリーンシート２０，２２を密着させた複合積層体１１を形成する。未焼成セラミック積層体１３には、セラミック多層基板となる部分が含まれている。
図２に示すように、所定順序で積層するセラミック基材層１２には、キャビティの区画を形成するように、すなわちキャビティの境界線となるべき部分を含むように、空隙形成層１６を予め形成しておく。空隙形成層１６は、セラミック基材層１２の焼成温度よりも低い温度で、好ましくは未焼成のセラミック基材層１２が焼成収縮を開始する温度よりも１０〜２００℃程度低い温度で焼失する焼失材、例えば樹脂、カーボン等を用いて形成する。空隙形成層１６は、キャビティの形状に対応して、所定の幅のラインを枠状に形成する。
また、キャビティ底面となるべき部分に、アルミナペーストなどを用いて剥離層１８を予め形成しておく。剥離層１８は、キャビティ底面となるべき部分全体に面状に形成することが好ましい。
図２に示すように、最も下の空隙形成層１６ｋは、剥離層１８上に形成することが好ましい。空隙形成層１６ｋが焼失しても、剥離層１８の下のセラミック基材層１２に亀裂が進展しにくいからである。
図２では図示していないが、未焼成のセラミック基材層１２に、セラミック多層基板の内部電極、内部配線、内蔵素子などになる面内導体パターンや、セラミック基材層１２を貫通し、面内導体パターンに接続されたビアホール導体等の貫通導体パターンを予め形成しておく。
セラミック基材層１２には、例えば、１０５０℃以下の焼成温度で焼結可能である低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料を用いる。比抵抗の小さな銀（Ａｇ）、銅（Ｃｕ）等と同時焼成が可能であるため、高周波用途のセラミック多層基板に好適な材料である。低温焼結セラミック材料（以下、「ＬＴＣＣ材料」という。）としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。
剥離層１８は、セラミック基材層１２の収縮を抑制し、キャビティ底面の平坦性を確保できるように、焼成時に消失しないことが好ましく、例えば、アルミナやジルコニアのように、剥離層１８に収縮抑制層用グリーンシート２０，２２と同じ材料を用いる。もっとも、剥離層１８は、焼成後に取り除く部分を剥離することができるようにすることを最小限の目的とする層であり、焼成時に消失し得る材料を用いても構わない。
空隙形成層１６は、後述するように焼成時に空隙を形成し得る材料であればよく、焼成時に消失し得る材料（例えば、樹脂、カーボン）や、セラミック基材層１２とは焼成挙動が異なる材料（例えば、銀ペースト）などを用いて形成する。
空隙形成層１６は、セラミック基材層１２が焼成収縮を開始するときに空隙を形成する材料が好ましい。空隙の形成タイミングが早すぎると、焼成時にセラミック基材層の焼結によって空隙がつぶれてしまう可能性があり、空隙の形成タイミングが遅すぎると、単に空隙ができるだけで、セラミック基材層１２に亀裂が生じず、キャビティ内部を分断できない可能性がある。通常の樹脂材料（ペーストやスラリー作成用の樹脂）では空隙形成のタイミングが早すぎるため、空隙形成層１６には、樹脂材料に比べ焼失温度が高く、粒径などで焼失温度をコントロールしやすいカーボンを含むカーボンペーストを用いることが好ましい。
次いで、未焼成のセラミック積層体１３は焼結するが、収縮抑制層用グリーンシート２０，２２は焼結しない条件（例えば９００℃）で、複合積層体１１を焼成する。このとき、未焼成セラミック積層体１３は、収縮抑制層用グリーンシート２０，２２の拘束作用によって面方向の収縮が抑制されるため、図４に示すように、焼成によって、例えば４０〜６０％程度、面直角方向、すなわち実質的に厚み方向（図において上下方向）にのみ大きく収縮する。
焼成過程において、図７の拡大断面図に示すように、焼成のため温度が上昇すると、空隙形成層１６があった部分には、鎖線で示す空隙１７がたとえば７００℃くらいで生じ、セラミック基材層１２には収縮抑制層による拘束力が及ばなくなる。そのため、セラミック基材層１２は、空隙１７の近傍部分が３次元的に自由に収縮することができ、面方向の収縮も可能になる。一方、セラミック基材層１２のそれ以外の部分は、面方向の収縮が抑制された状態のままである。
そのため、セラミック基材層１２の焼成が始まると、セラミック基材層１２には、空隙１７の近傍部分に、その部分の面方向の焼成収縮によって亀裂が発生し、焼成収縮の進行に伴って亀裂が進展して、上下の空隙１７間を繋ぐ空間１９ができる。この空間１９により、セラミック積層体１３は、キャビティ１５の内部になる部分１３ｂと、それ以外の本体部分１３ａとに分断され、キャビティ１５の側面１５ｓが形成される。
一方、剥離層１８は、収縮抑制層２０と同じ材料を用いた場合には、焼成中も消失せずに残り、剥離層１８が接するセラミック基材層１２との接合状態を保持し、面方向の拘束力を及ぼす。そのため、セラミック積層体１３は、キャビティ１５の内部になる部分１３ｂにも面方向の拘束が及び、空間１９が形成されても、セラミック積層体１３は全体的に厚み方向に均一に変形する。したがって、焼結済みセラミック多層基板１０には、反りやうねり、キャビティ１５の周囲を取り囲む桟部の倒れやゆがみ等が生じない。
空隙形成層１６が連続していなくても、亀裂が繋がってセラミック積層体１３を分断する空間１９を形成することは可能であるが、空隙形成層１６が連続していると、セラミック積層体１３を確実に分断することができる。
次いで、図５に示すように、収縮抑制層２０，２２を除去して、焼結済みセラミック積層体１３を取り出す。
次いで、焼結済みセラミック積層体１３を反転して軽く振動を加えるなどして、キャビティ内部に配置されている部分１３ｂを分離し、図６に示すように、キャビティ１５の側面１５ｓと底面１５ｔとを露出させる。なお、部分１３ｂの分離は、例えば超音波振動等を用いることにより、収縮抑制層の除去と同時に行うこともできる。
完成したセラミック多層基板１０には、図１に示したように、表面実装部品４０，５０，６０を実装する。
次に、セラミック多層基板の作製例について説明する。
まず、セラミック材料を含むセラミックグリーンシートを用意する。
セラミックグリーンシートとして、具体的には、ＣａＯ（１０〜５５ｗｔ％）、ＳｉＯ２（４５〜７０ｗｔ％）、Ａｌ２Ｏ３（０〜３０ｗｔ％）、不純物（０〜１０ｗｔ％）、Ｂ２Ｏ３（０〜２０ｗｔ％）からなる組成のガラス粉末５０〜６５ｗｔ％と、Ａｌ２Ｏ３粉末３５〜５０ｗｔ％とからなる混合物を、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させ、スラリーを調製し、次いで、得られたスラリーをドクターブレード法やキャスティング法でシート状に成形し、未焼結ガラスセラミックグリーンシートを作製する。
セラミック多層基板１０に用いる未焼成のセラミック基材層１２には、上述したシート成形法により形成したガラスセラミックグリーンシートであることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層であってもよい。また、セラミック粉末は上述した絶縁体材料のほか、フェライト等の磁性体材料、チタン酸バリウム等の誘電体材料を使用することもできるが、セラミックグリーンシートとしては、１０５０℃以下の温度で焼結する低温焼結セラミックグリーンシートが好ましく、このため、上述したガラス粉末は７５０℃以下の軟化点を有するものであることが好ましい。
次いで、パンチング加工等により前記末焼結ガラスセラミック層に貫通孔を形成し、そこに導電材料粉末をペースト化した導体ペーストを充填する。面内導体パターンを形成するには、例えば導体材料粉末をペースト化したものをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法が挙げられる。
前記導体材料としては、低抵抗で難酸化性材料のＡｇを主成分としたものが好ましい。また、主成分のＡｇ以外に特にセラミックとの接合強度が必要な場合は、Ａｌ２Ｏ３等の添加物を少なくとも１種類以上添加しても構わない。
導体ペーストは、上記の主成分粉末に対して、所定の割合で有機ビヒクルを所定量加え、攪拌、混練することにより作製することができる。ただし、主成分粉末、添加成分粉末、有機ビヒクルなどの配合の順序には特に制約はない。
また、有機ビヒクルはバインダー樹脂と溶剤を混合したものであり、バインダー樹脂としては、例えば、エチルセルロース、アクリル樹脂、ボリビニルブチラール、メタクリル樹脂などを使用することが可能である。
また、溶剤としては、例えば、ターピネオール、ジヒドロターピネオール、ジヒドロターピネオールアセテート、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類などを使用することが可能である。
また、必要に応じて、各種の分散剤、可塑剤、活性剤などを添加してもよい。
また、導体ペーストの粘度は、印刷性を考慮して、５０〜７００Ｐａ・ｓとすることが望ましい。
なお、表面の導体パターンには、上下の層間の導体パターン同士を接続するためのビアホール導体やスルーホール導体等の貫通導体パターンが表面に露出した部分も含まれる。これらの貫通導体パターンは、パンチング加工等によりガラスセラミックグリーンシートに形成した貫通孔に、上記ペーストを印刷により埋め込む等の手段によって形成される。
空隙形成層１６を形成するために用いるキャビティ区画形成用ペーストは、カーボン粉に上記導体ペーストに含まれる有機ビークルを混練して得られる。これを、上記導体ペーストと同様に、セラミックグリーンシートに印刷することにより、空隙形成層１６を形成する。
剥離層１８を形成すため用いるキャビティ底部形成用ペーストは、後述する収縮抑制層に用いるアルミナ粉に上記導体ペーストに含まれる有機ビークルを混練して得られる。これを上記導体ペーストと同様にセラミックグリーンシートに印刷することにより、剥離層１８を形成する。キャビティ底部形成用ペーストは、キャビティ区画形成用ペーストと同じものを使ってもよいが、キャビティ１５内には半導体ＩＣなどの部品４０が搭載されるので、平坦性の点で、このペーストの方がよい。
キャビティ底部形成用ペーストを用いて形成する剥離層１８の厚みは、１０〜１００μｍが好ましい。剥離層１８の厚みが１０μｍより小さいと、セラミック基材層１２から進入してきたガラス成分等により、剥離層１８が隣接するセラミック基材層１２に固着してしまうことがある。剥離層１８の厚みが１００μｍより大きいと、セラミック積層体１３が部分的に厚くなるので、圧着やプレス時の内部応力が焼成後も残留し、焼結後のセラミック多層基板１０のうねりや反り等の原因となる。
収縮抑制層用グリーンシート２０，２２は、上記の未焼結ガラスセラミックグリーンシートの焼成温度では実質的に焼結しないアルミナ等のセラミック粉末を、有機バインダー、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させてスラリーを調製し、得られたスラリーをドクターブレード法やキャスティング法等に基づいてシート状に成形して、作製する。収縮抑制層用グリーンシート２０，２２の焼結温度は、例えば１４００〜１６００℃であり、未焼結ガラスセラミックグリーンシートの焼結温度では実質的に焼結しない。
なお、この収縮抑制層用グリーンシート２０，２２は、一枚で構成しても、複数枚を積層することにより構成してもよい。ここで、収縮抑制層用グリーンシート２０，２２に用いるセラミック粉末の平均粒径は０．１〜５．０μｍが好ましい。セラミック粉末の平均粒径が０．１μｍ未満であると、未焼結ガラスセラミックグリーンシートの表層近傍に含有しているガラスと焼成中に激しく反応して、焼成後にガラスセラミックグリーンシートと収縮抑制層用グリーンシートとが密着して収縮抑制層用グリーンシートの除去ができなくなることがある。また、小粒径のためにシート中のバインダー等有機成分が焼成中に分解飛散しにくく基板中にデラミネーションが発生することがある。セラミック粉末の平均粒径が５．０μｍを超えると、焼成収縮の抑制力が小さくなって焼結後のセラミック多層基板１０が必要以上に面方向に収縮したりうねったりする傾向にある。
また、収縮抑制層用グリーンシート２０，２２を構成するセラミック粉末は、未焼結ガラスセラミックグリーンシートの焼成温度では実質的に焼結しないセラミック粉末であればよく、アルミナのほか、ジルコニアやマグネシア等のセラミック粉末も使用できる。ただし、未焼結ガラスセラミックグリーンシートの表層領域にガラスを多く存在させるためには表層と収縮抑制層用グリーンシートの接触している境界で表層のガラスが収縮抑制層用グリーンシートに対して好適に濡れる必要があるので、未焼結ガラスセラミックグリーンシートを構成するセラミック粉末と同種のセラミック粉末であることが好ましい。
次いで、区画パターン１６、剥離層１８、面内導体パターン、貫通導体パターン等が形成されたセラミックグリーンシートを積層して未焼成のセラミック積層体１３を形成し、未焼成のセラミック積層体１３の一方主面、他方主面に、収縮抑制層用グリーンシート２０，２２をそれぞれ重ね合わせ、例えば５〜２００ＭＰａの圧力下にて、静水圧プレス等に基づき、圧着することにより、セラミック積層体１３の両主面に収縮抑制層用グリーンシート２０，２２を有する複合積層体１１を作製する。
なお、収縮抑制層用グリーンシート２０，２２の厚みは、２５〜５００μｍが好ましい。収縮抑制層用グリーンシート２０，２２の厚みが２５μｍ未満であると、焼成収縮の抑制力が小さくなって、焼結後のセラミック多層基板１０が必要以上に面方向に収縮したりうねったりすることがある。他方、５００μｍを超えると、シート中のバインダー等の有機成分が焼成中に分解飛散しにくく、焼結後のセラミック多層基板１０中にデラミネーションが発生する傾向にある。
次いで、この複合積層体を、周知のベルト炉やバッチ炉で、未焼成のセラミック積層体１３のセラミックグリーンシートの焼成温度、例えば８５０〜９５０℃で焼成して、未焼成のセラミック積層体１３を焼結させる。このとき、未焼成のセラミック積層体１３は、収縮抑制層用グリーンシート２０，２２の拘束作用により、面方向に実質的に収縮しないかわりに、面直角方向、すなわち厚み方向には大きく収縮する。
次いで、焼成後の複合積層体から収縮抑制層用グリーンシート２０，２２を除去することによって、焼結済みのガラスセラミック層、つまり、セラミック多層基板１０を取り出すことができる。
なお、焼成後の複合積層体において、収縮抑制層用グリーンシート２０，２２は実質的に焼結しておらず、また、焼成前に含まれていた有機成分が飛散し、多孔質の状態になっているため、サンドブラスト法、ウェットブラスト法、超音波振動法等により、容易に除去することができる。また、その際、キャビティ１５内部のガラスセラミック層は、空間１９と剥離層１８とによって、簡単に分離して容易に取り除くことができる。
以上のように、セラミック基材層には、焼成中の亀裂により、キャビティ側面が形成される。キャビティ底面は、挿入された剥離層により収縮が抑制され、その上下間での基板の焼成時の密着は防止できる。これらの効果により、焼成時に自動的にキャビティ内部を基板本体から分離することができる。この方法によって、無収縮焼成ＬＴＣＣ基板のキャビティ形成を、パンチング等を用いず、スクリーン印刷のみによって行うことが可能となる。
また、通常の平板構造の基板作製と同じかつ無収縮焼成工法を用いているため、平坦度が高いキャビティ付きセラミック多層基板を形成することができる。
＜実施例２＞ 実施例２のセラミック多層基板について、図８を参照しながら説明する。
実施例２は、実施例１と略同様である。以下では、実施例１との相違点を中心に説明し、実施例１と同じ構成部分には同じ符号を用いる。
図８は、未焼成の複合積層体の断面図である。図８に示すように、実施例２では、空隙形成層１６ａと剥離層１８とを同じ形状にする。
この場合、空隙形成層１６ａがあった部分に空隙が形成されると、セラミック基材層は、空隙形成層１６ａに接していた部分には拘束力が作用せず、空隙の近傍部分が３次元方向に自由に収縮することができ、面方向に収縮可能となる。一方、その周囲の部分は、面方向の収縮が抑制されている。このとき、空隙形成層１６ａに接していた部分のうち、中央部分は３次元方向に自由に収縮することができるが、周囲との境界近傍部分は複雑な応力状態となる。そのため、境界近傍部分に亀裂が形成され、焼成収縮の進行に伴って亀裂が進展して、キャビティの側面に沿って空間が形成される。
したがって、実施例１と同様、焼成後に、キャビティ内部に配置されている部分を分離して、セラミック多層基板にキャビティを形成することができる。
＜実施例３＞ 実施例３のセラミック多層基板１０ｓについて、図９及び図１０を参照しながら説明する。
図９は、未焼成複合積層体１１ｓの断面図である。図９に示すように、セラミック基材層１２の表面に、キャビティ上段用の空隙形成層１６ｘ及び剥離層１８ｘと、キャビティ下段用の空隙形成層１６ｙ及び剥離層１８ｙとを、面方向の位置や大きさ変えて形成して、実施例１と同様に、積層、焼成する。
これによって、図１０の断面図に示すように、焼結済みセラミック多層基板１０ｓには、上段１５ｘが下段のャビティ１５ｙよりも大きい段付きのキャビティ１５ｓを形成することができる。
＜実施例４＞ 実施例４のセラミック多層基板について、図１１を参照しながら説明する。
図１１は、未焼成複合積層体３１の断面図である。図１１に示すように、未焼成セラミックグリーンシートのセラミック基材層３０の間に収縮抑制層３２が配置された複合体を形成し、これを焼成する。
実施例１と同様に、セラミック基材層３０又は収縮抑制層３２には、キャビティの境界線に沿って、空隙形成層３６をカーボンペーストの印刷等により予め形成しておき、また、キャビティ底面となる部分に、セラミック基材層３０に比べて十分に薄い剥離層３８を形成しておく。
この未焼成複合積層体３１を焼成すると、焼成中に、セラミック基材層３０中のガラス成分が収縮抑制層３２に浸透し、セラミック基材層３０と収縮抑制層３２とが一体化する。そのため、収縮抑制層３２は焼成後に除去しない。
収縮抑制層３２には、焼成中に収縮しない、あるいは焼成中の収縮量が小さい材料を用いる。これによって、収縮抑制層３２に接するセラミック基材層３０の面方向の収縮が抑制される。なお、収縮抑制層３２にガラス等の焼結助剤を加えてある場合は、収縮抑制層自体が焼結することがある。この場合、セラミック基材層と収縮抑制層の焼成収縮挙動が異なれば、収縮抑制層は、セラミック基材層に対する拘束力を有する。
この場合も、実施例１と同様に、空隙形成層３６により空隙が形成され、空隙形成層３６に接していたセラミック基材層３０に拘束力が作用しなくなり、セラミック基材層３０に亀裂が生じる。セラミック基材層３０の焼成収縮に伴って亀裂が進展し、キャビティ側面に沿って、セラミック基材層３０と収縮抑制層３２とを貫通する空間が形成され、複合積層体３１は、キャビティ内部と本体とに分断される。焼成後、複合積層体３１の本体からキャビティ内部を分離することにより、キャビティ付きセラミック多層基板が得られる。なお、本例の場合、空隙形成層３６直下の収縮抑制層３２により空隙の進展が妨げられることがあるので、その直下には収縮抑制層３２を配置しない方が好ましい。
＜まとめ＞ 以上のように、予めキャビティ形状に切断したセラミックグリーンシートを用いるのではなく、キャビティ形状に、セラミックグリーンシートの焼成温度より低い温度で焼失する焼失材ペーストを印刷することで、焼成時に空隙が生じ、その部分だけ拘束力が及ばなくなり、焼失材印刷部上下間で亀裂が入ることを利用し空間を形成し、焼成と同時にキャビティ側面を形成する。また、キャビティ底面には、焼成中に面方向の収縮を抑制する一方、焼成後は面直角方向に容易に剥離する剥離層を、予め形成しておく。焼成後にキャビティ内部に残った部分を取り除くことにより、キャビティ付きセラミック多層基板を形成することができる。
セラミック多層基板にキャビティを形成するため、焼失材ペーストを印刷するだけでよく、メカパンチやレーザー等によりセラミックグリーンシートを予めキャビティ形状に切断する場合よりも、製造コストを低減することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、本発明は、表面実装型電子部品が搭載されるモジュール（複合機能部品）のセラミック多層基板の製造に限らず、積層コンデンサ、積層インダクタ、ＬＣチップなど、セラミック多層基板に他の部品が搭載されないデバイス（単機能部品）のセラミック多層基板の製造にも適用することができる。

Claims (7)

  1. 複数の未焼成のセラミック基材層が積層され、収縮抑制層が少なくとも１層の未焼成の前記セラミック基材層の主面に接している複合積層体を形成する第１の工程と、
    前記複合積層体を、前記収縮抑制層により面方向の収縮を抑制しながら焼成して、未焼成の前記セラミック基材層を焼結させる第２の工程と、
    焼成後の前記複合積層体から、キャビティが形成された１個又は２個以上のセラミック多層基板を取り出す第３の工程と、
    を備えた、キャビティ付きセラミック多層基板の製造方法において、
    前記セラミック多層基板の前記キャビティは、
    前記第１の工程において、未焼成の前記セラミック基材層に、前記キャビティの底面になるべき部分の少なくとも一部に剥離層を形成し、かつ、前記セラミック基材層を介して厚み方向に隣接して、少なくとも前記キャビティの側面になるべき部分の近傍部分に空隙形成層を形成し、
    前記第２の工程において、前記空隙形成層により、前記セラミック基材層に隣接して複数の空隙が形成され、前記セラミック基材層に前記空隙間を繋ぐ空間が形成され、
    前記第３の工程において、焼成後の前記複合積層体から、前記空間及び前記剥離層を境界として、前記キャビティの内部に残っている部分を取り除く、
    ことにより形成されることを特徴とする、キャビティ付きセラミック多層基板の製造方法。
  2. 前記第１の工程において、未焼成の前記セラミック基材層の主面に、前記剥離層及び前記空隙形成層の少なくとも一方が形成されることを特徴とする、請求項１に記載のキャビティ付きセラミック多層基板の製造方法。
  3. 前記第１の工程において、前記剥離層及び前記空隙形成層の少なくとも一方は、ペースト状の材料を未焼成の前記セラミック基材層の前記主面に印刷することにより形成されることを特徴とする、請求項２に記載のキャビティ付きセラミック多層基板の製造方法。
  4. 前記剥離層は、未焼成の前記セラミック基材層が焼結する温度では実質的に焼結しない未焼結セラミック材料を主成分とし、
    前記第２の工程における焼成温度は、前記剥離層が焼結する温度よりも低いことを特徴とする、請求項１、２又は３に記載のキャビティ付きセラミック多層基板の製造方法。
  5. 前記空隙形成層は、前記第２の工程において、未焼成の前記セラミック基材層が焼成収縮を開始するときに前記空隙を形成することを特徴とする、請求項１〜４のいずれか一つに記載のキャビティ付きセラミック多層基板の製造方法。
  6. 前記空隙形成層は、カーボンを含む材料を用いて形成されることを特徴とする、請求項１〜５のいずれか一つに記載のキャビティ付きセラミック多層基板の製造方法。
  7. 複数のセラミック基材層が積層され、キャビティが形成された、キャビティ付きセラミック多層基板であって、
    前記キャビティの側面は、前記セラミック基材層の焼成時の収縮で分断された破断面を含むことを特徴とする、キャビティ付きセラミック多層基板。
JP2009538012A 2007-10-17 2008-09-17 キャビティ付きセラミック多層基板の製造方法 Active JP4888564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009538012A JP4888564B2 (ja) 2007-10-17 2008-09-17 キャビティ付きセラミック多層基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007270612 2007-10-17
JP2007270612 2007-10-17
PCT/JP2008/066692 WO2009050974A1 (ja) 2007-10-17 2008-09-17 キャビティ付きセラミック多層基板の製造方法
JP2009538012A JP4888564B2 (ja) 2007-10-17 2008-09-17 キャビティ付きセラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009050974A1 JPWO2009050974A1 (ja) 2011-03-03
JP4888564B2 true JP4888564B2 (ja) 2012-02-29

Family

ID=40567250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538012A Active JP4888564B2 (ja) 2007-10-17 2008-09-17 キャビティ付きセラミック多層基板の製造方法

Country Status (2)

Country Link
JP (1) JP4888564B2 (ja)
WO (1) WO2009050974A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387182B2 (en) * 2018-01-29 2022-07-12 Anhui Anuki Technologies Co., Ltd. Module structure and method for manufacturing the module structure
CN115707194A (zh) * 2021-08-04 2023-02-17 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089973B2 (ja) * 1995-03-07 2000-09-18 住友金属工業株式会社 ガラスセラミックス積層体の焼結方法
JP2007059863A (ja) * 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
ATE492147T1 (de) * 2006-08-07 2011-01-15 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats

Also Published As

Publication number Publication date
WO2009050974A1 (ja) 2009-04-23
JPWO2009050974A1 (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
KR101011196B1 (ko) 세라믹 다층 기판의 제조 방법
JP4803185B2 (ja) セラミック多層基板の製造方法及びセラミック多層基板の集合基板
JP2008004514A (ja) 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP2007059863A (ja) 多層セラミック基板及びその製造方法
WO2008133612A1 (en) Electrically conductive composition for via-holes
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP2007043050A (ja) 多層セラミック基板及びその製造方法
JP5229316B2 (ja) セラミック基板の製造方法
JP4967668B2 (ja) 多層セラミック基板の製造方法
JP2001339166A (ja) 多層配線基板及びその製造方法
JP5019106B2 (ja) 多層セラミックス基板の製造方法
JP2007059862A (ja) 多層セラミック基板及びその製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2007095862A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP2008135523A (ja) 多層基板およびその製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2004095753A (ja) 多層セラミック基板の製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2007201276A (ja) 配線基板
JP2004296721A (ja) 複数個取り用大型基板
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JP2007123448A (ja) セラミック基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3