JP4803185B2 - セラミック多層基板の製造方法及びセラミック多層基板の集合基板 - Google Patents

セラミック多層基板の製造方法及びセラミック多層基板の集合基板 Download PDF

Info

Publication number
JP4803185B2
JP4803185B2 JP2007556188A JP2007556188A JP4803185B2 JP 4803185 B2 JP4803185 B2 JP 4803185B2 JP 2007556188 A JP2007556188 A JP 2007556188A JP 2007556188 A JP2007556188 A JP 2007556188A JP 4803185 B2 JP4803185 B2 JP 4803185B2
Authority
JP
Japan
Prior art keywords
ceramic
unfired
boundary
laminate
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007556188A
Other languages
English (en)
Other versions
JPWO2007138826A1 (ja
Inventor
明義 川村
孝之 築澤
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007556188A priority Critical patent/JP4803185B2/ja
Publication of JPWO2007138826A1 publication Critical patent/JPWO2007138826A1/ja
Application granted granted Critical
Publication of JP4803185B2 publication Critical patent/JP4803185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09163Slotted edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/16Two dimensionally sectional layer
    • Y10T428/163Next to unitary web or sheet of equal or greater extent
    • Y10T428/164Continuous two dimensionally sectional layer
    • Y10T428/166Glass, ceramic, or metal sections [e.g., floor or wall tile, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Laminated Bodies (AREA)

Description

本発明はセラミック多層基板の製造方法及びセラミック多層基板の集合基板に関し、詳しくは、複数のセラミック層が積層されたセラミック多層基板の製造方法及びセラミック多層基板の集合基板に関する。
複数のセラミック層が積層されたセラミック多層基板は、複数個分のセラミック多層基板となる部分を含む集合基板の状態で同時に焼成し、焼成後に1個ずつのセラミック多層基板に分割することにより、効率よく製造することができる。
例えば特許文献1には、分割線を施した生セラミックシートを転写積層して積層体を形成し、積層体を熱処理した後に、分割線にCOレーザーを照射するなどして分割溝を形成し、分割することにより、多数の基板を得ることが開示されている。
また、特許文献2には、予め生セラミックシートの圧着体の表裏面の両方あるいは片方に分割溝を形成しておき、熱処理後に基板を撓ませることにより分割溝から亀裂を進行させて分割し、多数の基板を得ることが開示されている。
実開平4−38071号公報 特開平5−75262号公報
しかし、特許文献1の方法では、大掛かり、かつ高価なCOレーザー照射装置が必要となる。また、レーザー照射には長時間を要し、切断加工中に熱ひずみによって基板が破損する場合や、レーザーによる熱で切断面付近が変形・変質する場合がある。
また、特許文献2の方法では、分割溝を形成した後の圧着体は、搬送時に、分割溝から変形したり破損するなどの不具合が発生することがある。また、熱処理後の基板を撓ませたときに、分割溝から外れた意図しない位置で割れて、不良品が発生することがある。分割溝に沿って分割できた場合でも、切断面が不規則な形状となり、規格から外れる場合がある。
本発明は、かかる実情に鑑み、正確にかつ容易にセラミック多層基板を製造することができる、セラミック多層基板の製造方法及びセラミック多層基板の集合基板を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板の製造方法を提供する。
セラミック多層基板の製造方法は、(1)複数の未焼成のセラミック層を積層してなる未焼成セラミック積層体を形成する第1の工程と、(2)前記未焼成セラミック積層体を焼成して、未焼成の前記セラミック層を焼結させる第2の工程と、(3)前記未焼成セラミック積層体の焼成により形成された焼結済みセラミック積層体を複数の部分片に分割する第3の工程とを備える。前記第1の工程において形成される前記未焼成セラミック積層体は、少なくとも一つの未焼成の前記セラミック層の一方主面に、前記第3の工程において分割される前記焼結済みセラミック積層体の前記部分片間の境界に相当する部分に沿って配置された、隣接する未焼成セラミック層と焼成収縮挙動が異なる未焼成の境界配置厚膜パターンを前記未焼成セラミック積層体の内部に含む。前記第2の工程において、前記境界配置厚膜パターンと前記境界配置厚膜パターンに接する前記セラミック層との焼成収縮挙動の相違により、前記セラミック層の積層方向から見たとき前記境界配置厚膜パターンの外縁の少なくとも一部に隣接して、空隙を前記焼結済みセラミック積層体の内部に形成する。前記第3の工程において、前記空隙に沿って、前記焼結済みセラミック積層体を複数の前記部分片に分割する。
上記方法によれば、焼結済みセラミック積層体には、セラミック層の焼成収縮挙動と境界配置厚膜パターンの焼成収縮挙動との違い、例えば焼成収縮開始温度、焼成収縮終了温度、焼成収縮率などの違いにより、焼結済み境界配置厚膜パターンの側部に空隙が形成される。焼結済みセラミック積層体は、切断面が空隙を通るようにして、部分片に分割することができる。焼結済みセラミック積層体を分割して形成される部分片は、最終製品に対応して分割された1個ずつの個片であっても、さらに後の工程で分割される複数個の個片を含む中間製品であってもよい。未焼成のセラミック層は、セラミック粉末をシート状に成型したセラミックグリーンシートであってもよいし、セラミック粉末を含むペーストを層状に印刷した厚膜印刷層であってもよい。
好ましい一態様としては、未焼成の前記境界配置厚膜パターンの焼成収縮開始温度は、前記境界配置厚膜パターンが接する未焼成の前記セラミック層の焼成収縮開始温度よりも低い。
この場合、第2の工程において、焼成温度の上昇に伴って、境界配置厚膜パターンは、その周囲のセラミック層よりも先に収縮が開始するため、境界配置厚膜パターンの側部に空隙が形成される。
好ましい他の態様としては、未焼成の前記境界配置厚膜パターンの焼成収縮率は、前記境界配置厚膜パターンが接する前記セラミック層の焼成収縮率よりも大きい。
この場合、第2の工程により焼成されるとき、境界配置厚膜パターンの収縮量は、その周囲のセラミック層の収縮量より大きいため、境界配置厚膜パターンの側部に空隙が形成される。
好ましくは、前記未焼成セラミック積層体は、未焼成の前記セラミック層の異なる層間に配置され、かつ、それぞれの外縁の少なくとも一部が、未焼成の前記セラミック層の積層方向に延在する共通の仮想平面に沿って配置されている、複数の前記境界配置厚膜パターンを有する。
この場合、積層方向に延在する複数の空隙に共通の仮想平面を境界として、焼結済みのセラミック積層体を分割することができる。複数の境界配置厚膜パターンは、共通の仮想平面に関して片側のみに配置されていても、両側に配置されていてもよい。
好ましくは、前記第1の工程において、前記未焼成セラミック積層体の少なくとも一方主面に、前記未焼成の前記セラミック層の焼成温度では実質的に焼結しない未焼成の収縮抑制用層を密着する工程を含む。前記第2の工程において、前記収縮抑制用層が密着された前記未焼成セラミック積層体を、前記セラミック層の焼結温度以上、かつ、前記収縮抑制用層が実質的に焼結しない温度で、焼成する。前記第2の工程と第3の工程との間に、前記焼結済みセラミック積層体に密着している未焼成の前記収縮抑制用層を除去する工程をさらに備える。
この場合、未焼成セラミック積層体は、積層方向に垂直方向(すなわち、未焼成セラミック積層体の主面方向)の焼成収縮が収縮抑制用層によって抑制され、未焼成セラミック積層体はその厚み方向に大きく焼成収縮するため、境界配置厚膜パターンの側部に空隙が発生しやすい。
好ましくは、前記未焼成の境界配置厚膜パターンは、導体材料を含む未焼成の境界配置導体パターンである。
好ましくは、前記焼結済みセラミック積層体の前記セラミック層の層間には、内蔵素子を構成する内部回路導体パターンを有する。前記内部回路導体パターンと前記境界配置導体パターンとは、電気的に互いに離れていることが好ましい。
この場合、内部回路導体パターンは、焼成後に、キャパシタ、インダクタ、配線ライン、グランド等の内蔵素子を構成する。内部回路導体パターンと境界配置導体パターンとは、互いに電気的に独立しているので、それぞれに異なる材料を用いることができる。すなわち、境界配置導体パターンには、境界配置導体パターンの外縁に隣接して空隙が形成される材料を用い、内部回路導体パターンには、内部回路導体パターン(内蔵素子)の外縁に隣接して空隙が形成されない材料を用いることができ、材料選択の自由度が高い。
好ましくは、前記境界配置導体パターンの少なくとも一部により、前記焼結済みセラミック積層体の前記セラミック層の層間に内蔵素子が形成される。
この場合、境界配置導体パターンは、内蔵素子を構成する内部回路導体パターンの少なくとも一部を兼ねることができる。境界配置導体パターンと内部回路導体パターンとに同一材料を用いることができるので、工程を簡略化することができる。また、境界配置導体パターンと内部回路導体パターンとの間に間隔を設ける必要がないので、セラミック多層基板の小型化が可能となる。さらには、焼結済みセラミック積層体の切断面に露出する境界配置導体パターンを利用して、内部素子と外部とを電気的に接続することができる。
好ましくは、前記焼結済みセラミック積層体を複数の部分片に分割する前もしくは後に、前記積層体に表面実装型電子部品を搭載する工程を備える。
また、本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板の集合基板を提供する。
セラミック多層基板の集合基板は、互いに接合された複数のセラミック層と前記セラミック層間の少なくとも一つに配置された導体パターンとを備え、複数個のセラミック多層基板となる部分を含むタイプの集合基板である。前記集合基板を前記セラミック層の積層方向から見たとき、前記セラミック多層基板間の境界に、前記導体パターンの外縁の少なくとも一部に隣接して、複数の空隙が前記集合基板の内部において前記積層方向に並んで形成されている。
上記構成によれば、集合基板は、切断面が空隙を通るようにして、1又は2以上のセラミック多層基板を含む部分片に分割することができる。
本発明によれば、未焼成セラミック層と未焼成境界配置厚膜パターンとの焼成収縮挙動の差異によって形成した空隙を利用して、焼結済み積層体を分割するので、正確にかつ容易にセラミック多層基板を製造することができる。
すなわち、焼結済みのセラミック積層体の切断面は、空隙を通るため、位置ずれや形状のばらつきがほとんど生じない。そのため、意図しない位置で分割されたり、切断時に破損したり、切断面がばらついたりすることがない。
また、未焼成セラミック積層体の所望の場所に、導体パターンと同様に、厚膜パターンを形成するだけでよい。焼成することで、はじめて空隙が形成されるので、未焼成セラミック多層基板の搬送時に、空隙から変形や破損が発生することはない。焼結済みのセラミック積層体は、空隙付近に応力を加えることにより、簡単に切断することができ、たとえばCOレーザー照射装置のような大掛かりで高価な装置は特には不要である。切断時に熱を加えなくてもよいので、切断面付近の熱による変形・変質を抑制できる。
セラミック多層基板の製造工程を示す断面図である。(実施例1) 境界配置導体パターンを示す平面図である。(実施例1) セラミック多層基板の切断面を示す斜視図である。(実施例1) 収縮率のグラフである。(実施例1) セラミック多層基板の断面図である。(変形例1) 境界配置導体パターンを示す平面図である。(変形例2) セラミック多層基板の製造工程を示す断面図である。(実施例2)
符号の説明
10 セラミック多層基板
11 切断面
11a セラミック層破断部
11b 空隙分割部
12a 未焼成セラミック積層体
12b 焼結済みセラミック積層体
14 面内導体パターン(導体パターン)
15 貫通導体パターン(導体パターン)
16,16a,16b 境界配置導体パターン(導体パターン)
18a,18b 空隙
20,22 収縮抑制用グリーンシート
50 未焼結セラミック積層体
52 焼結済みセラミック積層体
52a,52b 部分
54 面内導体パターン(境界配置導体パターン)
56 空隙
58a,58b 切断面
以下、本発明の実施の形態について、図1〜図8を参照しながら説明する。
<実施例1> 実施例1のセラミック多層基板の製造方法について、図1〜図4を参照しながら、説明する。
まず、セラミック多層基板の製造方法の概要について、図1の断面図を参照しながら説明する。
図1(a)に示すように、複数個分のセラミック多層基板となる部分を含む未焼成セラミック積層体12aの両面に収縮抑制用グリーンシート20,22を密着させた状態で、焼成を行う。
未焼成セラミック積層体12aは、積層された複数枚の未焼成のセラミックグリーンシート13の層間に、セラミック多層基板の内部電極、内部配線、内蔵素子などになる面内導体パターン14と、セラミック多層基板の境界に沿って配置された境界配置導体パターン16とが形成されている。境界配置導体パターン16は、セラミックグリーンシート13の積層方向から見た図2の平面図に示すように、格子状に配置されたセラミック多層基板となる部分の境界に沿って、縦方向に延在する部分16aと横方向に延在する部分16bとが配置されている。
また、セラミックグリーンシート13には、セラミックグリーンシートを貫通し、面内導体パターン14に接続された貫通導体パターン15が形成されている。
焼成によってセラミック層間に空隙が発生しないように、セラミックグリーンシート13の収縮挙動と面内導体パターン14の収縮挙動とを合わせるようにするが、境界配置導体パターン16については、未焼成セラミック積層体12aを焼成したときの焼結挙動が、セラミックグリーンシート13の焼結挙動と大きく異なる材料を用いる。なお、境界配置厚膜パターンは、AgやCuのような導体材料を主成分とする導体パターンであることが好ましいが、セラミックやガラスのような絶縁材料を主成分とする絶縁パターンであってもよい。
これにより、図1(b)に模式的に示すように、焼成後のセラミック積層体12bには、境界配置導体パターン16の側部に空隙18a,18bが形成される。すなわち、境界配置導体パターン16を挟む上下のセラミック層は、境界配置導体パターン16との接合により境界配置導体パターン16の外縁近傍部分において引けが生じ、他方のセラミック層との間に空隙18a,18bが形成される。なお、図1(b)は、収縮抑制層を除去した後の状態を示す図である。
例えば、境界配置導体パターン16には、加熱焼結時の収縮率が、セラミックグリーンシート13の収縮率よりも大きいAgペーストを用いる。これにより、境界配置導体パターン16の収縮量が、その周囲のセラミックグリーンシートの収縮量より大きいため、境界配置導体パターン16の側部に空隙18a,18bが形成される。
あるいは、境界配置導体パターン16には、焼結開始温度がセラミックグリーンシート13の焼結開始温度よりも低いAgペーストを用いる。この場合、境界配置導体パターン16は、その周囲のセラミックグリーンシートよりも先に収縮が開始するため、境界配置導体パターン16の側部に空隙18a,18bが形成される。
焼成後のセラミック積層体12bは、折り曲げると、空隙18a,18bを通る切断面で分割することができ、図1(c)に模式的に示すように、セラミック多層基板となる部分片10a,10b,10cに分割することができる。
このとき、部分片10a,10b,10cの切断面11には、図3に示すように、空隙18a,18bが分割された凹状の空隙分割部11bと、セラミック層が破断したほぼ平坦なセラミック層破断部11aとが露出する。なお、セラミック層を形成するセラミック粒子には、空隙分割部11bでは粒界破断のみが生じており、セラミック層破断部11aでは粒界破断と粒内破断が生じている。
なお、分割の開始を促進するために、未焼成セラミック積層体12aのいずれか一方又は両方の主面に、セラミック多層基板となる部分の境界に沿って溝を形成しておいてもよい。
次に、セラミック多層基板の作製例について説明する。
まず、セラミック材料を含むセラミックグリーンシートを用意する。
セラミックグリーンシートは、具体的には、CaO(10〜55%)、SiO(45〜70%)、Al(0〜30wt%)、不純物(0〜10wt%)、B(0〜20wt%)からなる組成のガラス粉末50〜65wt%と、不純物が0〜10wt%のAl粉末35〜50wt%とからなる混合物を、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させ、スラリーを調製する。次いで、得られたスラリーをドクターブレード法やキャスティング法でシート状に成形し、未焼結ガラスセラミック層(セラミックグリーンシート)を作製する。
未焼結ガラスセラミック層(セラミックグリーンシート)は、上述したシート成形法により形成したセラミックグリーンシートであることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層であってもよい。また、セラミック粉末は上述した絶縁体材料のほか、フェライト等の磁性体材料、チタン酸バリウム等の誘電体材料を使用することもできるが、セラミックグリーンシートとしては、1050℃以下の温度で焼結する低温焼結セラミックグリーンシートが好ましく、このため、上述したガラス粉末は750℃以下の軟化点を有するものである。
次いで、パンチング加工等により前記未焼結ガラスセラミック層にビア加工する。面内導体パターン14を形成するには、例えば導体材料粉末をペースト化したものをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法が挙げられる。
前記導体材料としては、低抵抗で難酸化性材料のAgを主成分としたものが好ましい。また、主成分のAg以外に特にセラミックとの接合強度が必要な場合は、Al等の添加物を少なくとも1種類以上添加しても構わない。
導体ペーストは、上記の主成分粉末に対して、所定の割合で有機ビヒクルを所定量加え、攪拌、混練することにより作製することができる。ただし、主成分粉末、添加成分粉末、有機ビヒクルなどの配合の順序には特に制約はない。
また、有機ビヒクルはバインダー樹脂と溶剤を混合したものであり、バインダー樹脂としては、例えば、エチルセルロース、アクリル樹脂、ボリビニルブチラール、メタクリル樹脂などを使用することが可能である。
また、溶剤としては、例えば、ターピネオール、ジヒドロターピネオール、ジヒドロターピネオールアセテート、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類などを使用することが可能である。
また、必要に応じて、各種の分散剤、可塑剤、活性剤などを添加してもよい。
また、導体ペーストの粘度は、印刷性を考慮して、50〜700Pa・sとすることが望ましい。
なお、表面の導体パターンには、上下の層間の導体パターン同士を接続するためのビアホール導体やスルーホール導体等の貫通導体パターン15が表面に露出した部分も含まれる。貫通導体パターン15は、パンチング加工等によりガラスセラミックグリーンシートに形成した貫通孔に、上記ペーストを印刷により埋め込む等の手段によって形成される。
境界配置導体パターン16に用いるペーストは、面内導体パターン14のペーストと同様に作製・印刷されるものであるが、使用するペーストの主成分粉末であるAg粉末は、粗大粉末や極端な凝集粉末がなく、導体ペーストとした後の最大粗粒の粒径が5μm以下になるようにすることが望ましい。
他方、上記の未焼結ガラスセラミック層(セラミックグリーンシート)の焼成温度では実質的に焼結しないアルミナ等のセラミック粉末を、有機バインダー、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させてスラリーを調製し、得られたスラリーをドクターブレード法やキャスティング法等に基づいてシート状に成形して、収縮抑制用グリーンシートを作製する。収縮抑制用グリーンシートの焼結温度は、例えば1400〜1600℃であり、未焼結ガラスセラミック層(セラミックグリーンシート)の焼結温度では実質的に焼結しない。
なお、この収縮抑制用グリーンシートは、一枚で構成しても、複数枚を積層することにより構成してもよい。ここで、収縮抑制用グリーンシートに用いるセラミック粉末の平均粒径は0.1〜5.0μmが好ましい。セラミック粉末の平均粒径が0.1μm未満であると、未焼結ガラスセラミック層の表層近傍に含有しているガラスと焼成中に激しく反応して、焼成後にガラスセラミック層と収縮抑制用グリーンシートとが密着して収縮抑制用グリーンシートの除去ができなくなったり、小粒径のためにシート中のバインダー等有機成分が焼成中に分解飛散しにくく基板中にデラミネーションが発生することがあり、他方、5.0μmを超えると焼成収縮の抑制力が小さくなって基板が必要以上にx,y方向に収縮したりうねったりする傾向にある。
また、収縮抑制用グリーンシートを構成するセラミック粉末は、未焼結ガラスセラミック層の焼成温度では実質的に焼結しないセラミック粉末であればよく、アルミナのほか、ジルコニアやマグネシア等のセラミック粉末も使用できる。ただし、未焼結ガラスセラミック層の表層領域にガラスを多く存在させるためには表層と収縮抑制用グリーンシートの接触している境界で表層のガラスが収縮抑制用グリーンシートに対して好適に濡れる必要があるので、未焼結ガラスセラミック層を構成するセラミック粉末と同種のセラミック粉末であることが好ましい。
次いで、面内導体パターン、貫通導体パターン及び境界配置導体パターンが形成されたセラミックグリーンシートを積層して未焼成のセラミック積層体を形成し、未焼成のセラミック積層体の一方主面、他方主面に、収縮抑制用グリーンシートをそれぞれ重ね合わせ、例えば5〜200MPaの圧力下にて、静水圧プレス等に基づき、圧着することにより、セラミック積層体の両主面に収縮抑制用グリーンシートを有する複合積層体を作製する。
なお、収縮抑制用グリーンシートの厚みは、25〜500μmが好ましい。収縮抑制用グリーンシートの厚みが25μm未満であると、焼成収縮の抑制力が小さくなって、基板が必要以上にxy方向に収縮したりうねったりすることがある。他方、500μmを超えると,シート中のバインダー等の有機成分が焼成中に分解飛散しにくく,基板中にデラミネーションが発生する傾向にある。
次いで、この複合積層体を、周知のベルト炉やバッチ炉で、セラミック積層体のセラミックグリーンシートの焼成温度、例えば850〜950℃で焼成して、セラミック積層体を焼結させる。このとき、未焼成のセラミック積層体は、収縮抑制層用グリーンシートの拘束作用により、平面方向に実質的に収縮しないかわりに、厚み方向には大きく収縮する。
次いで、焼成後の複合積層体から収縮抑制用グリーンシートを除去することによって、複数のセラミック多層基板となる部分を含む焼結済みセラミック積層体を取り出す。
なお、焼成後の複合積層体において、収縮抑制用グリーンシートは実質的に焼結しておらず、また、焼成前に含まれていた有機成分が飛散し、多孔質の状態になっているため、サンドブラスト法、ウェットブラスト法、超音波振動法等により、容易に除去することができる。
収縮抑制用グリーンシートを除去して得られたセラミック積層体を、セラミック多層基板の境界に沿って分割することにより、セラミック多層基板の部分片が得られる。
セラミック積層体を分割する際には、セラミック多層基板の境界に沿って形成された空隙近傍に応力が集中して亀裂が進行し、希望寸法通りで滑らかな切断面を持つセラミック多層基板が得られる。切断面は、バレル研磨等の平滑化処理によって、さらに滑らかにしてもよい。
図4は、セラミックグリーンシートに用いるガラスセラミック母材と、境界配置導体パターンに使用するAgペーストのTMA測定結果を示すグラフである。Agの粒径により収縮のタイミングや収縮率に大きな差が明白に認められる。
実線で示すガラスセラミック母材の収縮カーブは、Ag粒径が3μmと6μmのAgペーストに対して中間的な位置にある。鎖線で示す粒径3μmのAgペーストは、実線で示すガラスセラミック母材よりも、収縮開始温度が低い上、破線で示す粒径6μmのAgペーストよりも収縮率が大きい。
粒径3μmのAgペーストを境界配置導体パターンに用いた場合には、焼成後に境界配置導体パターンとセラミック層との界面近傍に空隙が生じる。一方、粒径6μmのAgペーストを境界配置導体パターンに用いた場合には、焼成後に境界配置導体パターンとセラミック層の界面近傍に空隙は生じない。このことから、境界配置導体パターンに用いるAgペーストは、粒径が4〜5μm以下のものを用いることが好ましいことが分かる。
一方、Agペーストの収縮挙動は、含まれるAgの粒径だけによらず変化する。例えば、Agのペースト中の含有率、Ag以外の不純物含有率によっても変動する。具体的には、Ag含有率85wt%以下のペーストであること、あるいは、不純物として例えばAlを0.5wt%以上含有するペーストであることがこれに相当する。
境界配置厚膜パターンとセラミックグリーンシートの収縮開始温度の差、収縮終了温度の差、収縮率の差によって、境界配置導体パターンの側部の空隙の有無やサイズをコントロールできる。例えば、境界配置導体パターンに用いるAgペースト中のAgの粒径、粒度分布、形状(球形、扁平など)、比表面積や、添加物の粒径、粒度分布、形状、比表面積、材料種、その他、コーティングの有無(Agの表面状態)、バインダー、溶剤などを適宜に選択することによって、境界配置導体パターンの側部の空隙の有無やサイズをコントロールできる。
<変形例1> セラミック積層体は、境界配置導体パターンの両側の側部に形成される空隙のどちらかを通る切断面で分割される。より正確に切断面が形成されるようにしたい場合には、図5の断面図に示すように、境界配置導体パターン16p,16q,16r,16sのいずれか一方の側部17p,17q,17r,17sのみが、セラミック多層基板間の境界に沿って位置が直線上に揃うように、境界配置導体パターン16p,16q,16r,16s位置や幅が異なるようにすればよい。これによって、焼成後のセラミック積層体は、境界配置導体パターン16p,16q,16r,16sの側部のうち、積層方向から見たときに直線上に揃っている一方の側部17p,17q,17r,17sに形成された空隙18を通る切断面11sで、切断することができる。
なお、境界配置導体パターンは、切断面に関して両側に配置するようにしてもよい。また、境界配置導体パターンが、面内導体パターンに重なっていてもよい。
<変形例2> 図6に示すように、境界配置導体パターン16s,16tを、間欠的に形成してもよい。
<変形例3> 図2や図6のように、格子状に境界配置導体パターン16a,16b;16s,16tを形成する代わりに、境界の一部にのみ境界配置導体パターンを形成してもよい。例えば、縦方向又は横方向のいずれか一方向のみに境界配置導体パターンを形成してもよい。この場合、集合基板は、短冊状に分割することができる。
<実施例2> 図7の断面図に示したように、境界配置導体パターンが、内部電極、配線、内蔵素子などを形成する面内導体パターンを兼ねるように形成してもよい。
この場合、未焼成セラミック積層体50は、図7(a)に示すように、セラミックグリーンシート51の層間に配置される面内導体パターン54(例えば、コンデンサの内部電極)のそれぞれの側部55がセラミック多層基板の境界に沿って揃うように形成する。このとき、面内導体パターン54には、実施例1と同様に、セラミックグリーンシート51とは焼成収縮挙動が異なる材料を用いる。未焼成セラミック積層体50の両面には、実施例1と同様に、収縮抑制用グリーンシート20,22を密着させる。
次いで、セラミックグリーンシート51は焼結するが、収縮抑制用グリーンシート20,22は実質的に焼結しない温度で焼成することにより、図7(b)に示すように、焼結済みセラミック積層体52の内部には、揃えて配置された面内導体パターン54の側部55に隣接して、空隙56が形成される。
次いで、図7(c)に示すように、収縮抑制用グリーンシート20,22を除去して、焼結済みセラミック積層体52(集合基板)を取り出す。
次いで、焼結済みセラミック積層体52(集合基板)を折り曲げることにより、図7(d)に示すように、空隙56を通る切断面58a,58bを有する部分52a,52bに分割する。なお、側面に露出した面内導体パターンの端面に接続するように外部電極を設けてもよい。また、外部電極が必要ない場合、絶縁保護膜を形成してもよい。
<まとめ> 以上のように、セラミックグリーンシートに印刷された境界配置導体パターンの焼成時の焼結収縮挙動がセラミックグリーンシートと異なるようにすると、焼成後のセラミック積層体の境界配置導体パターンの縁に隣接して空隙が形成される。予め焼成前のセラミックグリーンシート積層体に溝や空洞を形成することなく、また、焼成後のセラミック積層体に分割溝を追加加工することなく、セラミック多層基板の内部に空隙を形成することができる。セラミック多層基板の表面又は裏面に境界配置導体パターンが形成された場合には、境界配置導体パターンの縁に隣接して、セラミック多層基板の表面又は裏面に溝が形成される。
集合基板を折り曲げると、断面が減少している空隙や溝を通る亀裂が進展し、切断面が空隙や溝を通るように形成される。したがって、正確かつ容易に個別基板に分割することが可能となり、一つの基板から多数の配線基板を得ることができる。
境界配置導体パターンは、セラミックグリーンシート上に内部電極や配線パターンなどの導体パターンを形成する工程の一部として、セラミックグリーンシート上に形成することができ、焼成前のセラミックグリーンシートに、あるいは焼成前のセラミック積層体に、溝や空隙を予め形成する必要がない。焼成後には、セラミック積層体を折り曲げることで切断できるので、硬いセラミック積層体を切断するため特別な切断装置(レーザー加工機、ダイサーなど)を用いて加工することが不要となり、工程を簡略化することができる。
また、積層するセラミック層の数が増えた場合でも、積層方向に空隙が並ぶようにすれば、切断面を精度良く形成することができ、正確かつ容易に寸法精度が高いセラミック多層基板を作製することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。

Claims (10)

  1. 複数の未焼成のセラミック層を積層してなる未焼成セラミック積層体を形成する第1の工程と、
    前記未焼成セラミック積層体を焼成して、未焼成の前記セラミック層を焼結させる第2の工程と、
    前記未焼成セラミック積層体の焼成により形成された焼結済みセラミック積層体を複数の部分片に分割する第3の工程と、
    を備えた、セラミック多層基板の製造方法において、
    前記第1の工程において形成される前記未焼成セラミック積層体は、少なくとも一つの未焼成の前記セラミック層の一方主面に、前記第3の工程において分割される前記焼結済みセラミック積層体の前記部分片間の境界に相当する部分に沿って配置された、隣接する未焼成セラミック層と焼成挙動が異なる未焼成の境界配置厚膜パターンを前記未焼成セラミック積層体の内部に含み、
    前記第2の工程において、前記境界配置厚膜パターンと前記境界配置厚膜パターンに接する前記セラミック層との焼成収縮挙動の相違により、前記セラミック層の積層方向から見たとき前記境界配置厚膜パターンの外縁の少なくとも一部に隣接して、空隙を前記焼結済みセラミック積層体の内部に形成し、
    前記第3の工程において、前記空隙に沿って、前記焼結済みセラミック積層体を複数の前記部分片に分割することを特徴とする、セラミック多層基板の製造方法。
  2. 未焼成の前記境界配置厚膜パターンの焼成収縮開始温度は、前記境界配置厚膜パターンに接する未焼成の前記セラミック層の焼成収縮開始温度よりも低いことを特徴とする、請求項1に記載のセラミック多層基板の製造方法。
  3. 未焼成の前記境界配置厚膜パターンの焼成収縮率は、前記境界配置厚膜パターンが接する前記セラミック層の焼成収縮率よりも大きいことを特徴とする、請求項1または2に記載のセラミック多層基板の製造方法。
  4. 前記未焼成セラミック積層体は、
    未焼成の前記セラミック層の異なる層間に配置され、かつ、それぞれの外縁の少なくとも一部が、未焼成の前記セラミック層の積層方向に延在する共通の仮想平面に沿って配置されている、複数の前記境界配置厚膜パターンを有することを特徴とする、請求項1、2又は3に記載のセラミック多層基板の製造方法。
  5. 前記第1の工程において、前記未焼成セラミック積層体の少なくとも一方主面に、前記未焼成の前記セラミック層の焼成温度では実質的に焼結しない未焼成の収縮抑制用層を密着する工程を含み、
    前記第2の工程において、前記収縮抑制用層が密着された前記未焼成セラミック積層体を、前記セラミック層の焼結温度以上、かつ、前記収縮抑制用層が実質的に焼結しない温度で、焼成し、
    前記第2の工程と第3の工程との間に、前記焼結済みセラミック積層体に密着している未焼成の前記収縮抑制用層を除去する工程をさらに備えることを特徴とする、請求項1〜4のいずれか一項に記載の、セラミック多層基板の製造方法。
  6. 前記未焼成の境界配置厚膜パターンは、導体材料を含む未焼成の境界配置導体パターンであることを特徴とする、請求項1〜5のいずれか一項に記載の、セラミック多層基板の製造方法。
  7. 前記焼結済みセラミック積層体の前記セラミック層の層間に内蔵素子を構成する内部回路導体パターンを有し、
    前記内部回路導体パターンと前記境界配置導体パターンとは、互いに電気的に離れていることを特徴とする、請求項6に記載のセラミック多層基板の製造方法。
  8. 前記境界配置導体パターンの少なくとも一部により、前記焼結済みセラミック積層体の前記セラミック層の層間に内蔵素子が形成されることを特徴とする、請求項6に記載のセラミック多層基板の製造方法。
  9. 前記焼結済みセラミック積層体を複数の部分片に分割する前もしくは後に、前記積層体に表面実装型電子部品を搭載する工程を備えることを特徴とする、請求項1〜8のいずれか一項に記載のセラミック多層基板の製造方法。
  10. 互いに接合された複数のセラミック層と前記セラミック層間の少なくとも一つに配置された導体パターンとを備え、複数個のセラミック多層基板となる部分を含む、セラミック多層基板の集合基板であって、
    前記集合基板を前記セラミック層の積層方向から見たとき、前記セラミック多層基板間の境界に、前記導体パターンの外縁の少なくとも一部に隣接して、複数の空隙が前記集合基板の内部において前記積層方向に並んで形成されていることを特徴とする、セラミック多層基板の集合基板。
JP2007556188A 2006-05-29 2007-05-09 セラミック多層基板の製造方法及びセラミック多層基板の集合基板 Expired - Fee Related JP4803185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007556188A JP4803185B2 (ja) 2006-05-29 2007-05-09 セラミック多層基板の製造方法及びセラミック多層基板の集合基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006148246 2006-05-29
JP2006148246 2006-05-29
JP2007556188A JP4803185B2 (ja) 2006-05-29 2007-05-09 セラミック多層基板の製造方法及びセラミック多層基板の集合基板
PCT/JP2007/059612 WO2007138826A1 (ja) 2006-05-29 2007-05-09 セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007138826A1 JPWO2007138826A1 (ja) 2009-10-01
JP4803185B2 true JP4803185B2 (ja) 2011-10-26

Family

ID=38778346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556188A Expired - Fee Related JP4803185B2 (ja) 2006-05-29 2007-05-09 セラミック多層基板の製造方法及びセラミック多層基板の集合基板

Country Status (8)

Country Link
US (1) US8105453B2 (ja)
EP (1) EP2023701B1 (ja)
JP (1) JP4803185B2 (ja)
KR (1) KR100989342B1 (ja)
CN (1) CN101341808B (ja)
AT (1) ATE491327T1 (ja)
DE (1) DE602007011058D1 (ja)
WO (1) WO2007138826A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
KR100887127B1 (ko) * 2007-11-23 2009-03-04 삼성전기주식회사 적층 세라믹 기판의 제조방법
CN101683010B (zh) * 2008-02-19 2012-05-09 株式会社村田制作所 层叠型陶瓷电子元器件的制造方法
KR101018102B1 (ko) * 2008-08-25 2011-02-25 삼성전기주식회사 다층 ltcc 기판 및 그 제조방법
DE102008046336A1 (de) * 2008-09-09 2010-03-11 Osram Gesellschaft mit beschränkter Haftung LTCC-Schichtstapel
JP2010245088A (ja) * 2009-04-01 2010-10-28 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP5673064B2 (ja) * 2010-12-15 2015-02-18 株式会社村田製作所 コイル内蔵基板の製造方法
EP2658944A4 (en) 2010-12-30 2017-08-02 Saint-Gobain Abrasives, Inc. Coated abrasive aggregates and products containg same
JP5921074B2 (ja) * 2011-03-17 2016-05-24 株式会社村田製作所 積層基板の製造方法
JP5945099B2 (ja) * 2011-04-20 2016-07-05 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
WO2013049526A2 (en) 2011-09-29 2013-04-04 Saint-Gobain Abrasives, Inc. Abrasive products and methods for finishing hard surfaces
JP6132769B2 (ja) * 2011-10-21 2017-05-24 パナソニック株式会社 半導体装置
JP4999029B1 (ja) * 2011-11-11 2012-08-15 株式会社Maruwa 裁断焼結セラミックシート及びその製造方法
JP5682548B2 (ja) * 2011-12-14 2015-03-11 株式会社村田製作所 積層型インダクタ素子およびその製造方法
US9321947B2 (en) 2012-01-10 2016-04-26 Saint-Gobain Abrasives, Inc. Abrasive products and methods for finishing coated surfaces
US9138867B2 (en) 2012-03-16 2015-09-22 Saint-Gobain Abrasives, Inc. Abrasive products and methods for finishing surfaces
US8968435B2 (en) 2012-03-30 2015-03-03 Saint-Gobain Abrasives, Inc. Abrasive products and methods for fine polishing of ophthalmic lenses
TW201440983A (zh) * 2013-04-24 2014-11-01 Spirox Corp 微型被動元件之製造方法
KR101490760B1 (ko) * 2013-07-04 2015-02-11 에스케이씨 주식회사 재단 적층 시트 및 그 제조방법
KR20150121567A (ko) 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
CN105098300A (zh) * 2015-09-11 2015-11-25 禾邦电子(中国)有限公司 共模滤波器及其制造方法
JP6781258B2 (ja) * 2016-07-21 2020-11-04 日本碍子株式会社 センサ素子の製造方法
JP7180619B2 (ja) 2020-01-10 2022-11-30 Tdk株式会社 電子部品及びその製造方法
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252917A (ja) * 1985-08-30 1987-03-07 株式会社村田製作所 単板コンデンサの製造方法
JP2001044599A (ja) * 1999-07-29 2001-02-16 Kyocera Corp 多数個取りセラミック配線基板の製造方法
JP2001332857A (ja) * 2000-05-22 2001-11-30 Kyocera Corp 配線基板の製造方法
JP2002016359A (ja) * 2000-06-27 2002-01-18 Kyocera Corp 配線基板の製造方法
JP2002270459A (ja) * 2001-03-06 2002-09-20 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JP2005150669A (ja) * 2003-10-24 2005-06-09 Hitachi Metals Ltd 多層セラミック基板の製造方法および多層セラミック基板
JP2005229135A (ja) * 2005-04-22 2005-08-25 Ngk Spark Plug Co Ltd セラミック製配線基板及びその製造方法
JP2005277008A (ja) * 2004-03-24 2005-10-06 Tdk Corp 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2006245592A (ja) * 2006-03-20 2006-09-14 Kyocera Corp 配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353957A (en) * 1973-09-24 1982-10-12 Tam Ceramics Inc. Ceramic matrices for electronic devices and process for forming same
JPH0438071U (ja) 1990-07-27 1992-03-31
JPH0575262A (ja) 1991-09-11 1993-03-26 Matsushita Electric Ind Co Ltd セラミツク多層配線基板の製造方法
SG48955A1 (en) * 1992-07-27 1998-05-18 Murata Manufacturing Co Multilayer electronic component method of manufacturing the same and method of measuring characteristics thereof
JPH0685460A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd 多層セラミック基板の製造方法
JP3785903B2 (ja) 2000-07-21 2006-06-14 株式会社村田製作所 多層基板及びその製造方法
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003246680A (ja) * 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
KR20060112591A (ko) 2003-10-17 2006-11-01 히타치 긴조쿠 가부시키가이샤 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
JP3908715B2 (ja) * 2003-10-24 2007-04-25 Tdk株式会社 積層セラミックコンデンサ
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252917A (ja) * 1985-08-30 1987-03-07 株式会社村田製作所 単板コンデンサの製造方法
JP2001044599A (ja) * 1999-07-29 2001-02-16 Kyocera Corp 多数個取りセラミック配線基板の製造方法
JP2001332857A (ja) * 2000-05-22 2001-11-30 Kyocera Corp 配線基板の製造方法
JP2002016359A (ja) * 2000-06-27 2002-01-18 Kyocera Corp 配線基板の製造方法
JP2002270459A (ja) * 2001-03-06 2002-09-20 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JP2005150669A (ja) * 2003-10-24 2005-06-09 Hitachi Metals Ltd 多層セラミック基板の製造方法および多層セラミック基板
JP2005277008A (ja) * 2004-03-24 2005-10-06 Tdk Corp 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2005229135A (ja) * 2005-04-22 2005-08-25 Ngk Spark Plug Co Ltd セラミック製配線基板及びその製造方法
JP2006245592A (ja) * 2006-03-20 2006-09-14 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
CN101341808A (zh) 2009-01-07
EP2023701A1 (en) 2009-02-11
CN101341808B (zh) 2010-06-23
JPWO2007138826A1 (ja) 2009-10-01
DE602007011058D1 (de) 2011-01-20
EP2023701B1 (en) 2010-12-08
WO2007138826A1 (ja) 2007-12-06
EP2023701A4 (en) 2009-05-20
US8105453B2 (en) 2012-01-31
KR20080033996A (ko) 2008-04-17
US20080135155A1 (en) 2008-06-12
ATE491327T1 (de) 2010-12-15
KR100989342B1 (ko) 2010-10-25

Similar Documents

Publication Publication Date Title
JP4803185B2 (ja) セラミック多層基板の製造方法及びセラミック多層基板の集合基板
JP5090185B2 (ja) セラミック多層基板の製造方法
JP3716832B2 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
JP6402829B2 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP2008004514A (ja) 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
KR20090127440A (ko) 적층형 세라믹 전자부품의 제조방법
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4967668B2 (ja) 多層セラミック基板の製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP3173412B2 (ja) ガラスセラミックス基板の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP4645962B2 (ja) 多層セラミック基板
JP4311090B2 (ja) 多層セラミック基板およびその製造方法
JP2004296721A (ja) 複数個取り用大型基板
WO2009087838A1 (ja) セラミック成形体の製造方法
JP5563036B2 (ja) 多層セラミック基板及びその製造方法
JP2006093567A (ja) 電子部品の製造方法
JP2005183522A (ja) 多層セラミック基板およびその製造方法
JP2008124108A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
JP2008198904A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4803185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees