JP5563036B2 - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP5563036B2
JP5563036B2 JP2012220192A JP2012220192A JP5563036B2 JP 5563036 B2 JP5563036 B2 JP 5563036B2 JP 2012220192 A JP2012220192 A JP 2012220192A JP 2012220192 A JP2012220192 A JP 2012220192A JP 5563036 B2 JP5563036 B2 JP 5563036B2
Authority
JP
Japan
Prior art keywords
surface electrode
ceramic laminate
organic layer
ceramic
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012220192A
Other languages
English (en)
Other versions
JP2013080927A (ja
Inventor
チェ・ボム・ジュン
キム・ジン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013080927A publication Critical patent/JP2013080927A/ja
Application granted granted Critical
Publication of JP5563036B2 publication Critical patent/JP5563036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Description

本発明は、多層セラミック基板及びその製造方法に関する。
セラミック基板または多層セラミック基板は、耐熱性、耐摩耗性及び優秀な電気的特性を有し、既存のPCB(Printed CirCuit Board)の代替品として多用されており、その需要は、段々に増加している実情である。
ガラス-セラミックを用いる多層セラミック基板は、3次元構造の回路を具現すると共に空洞(cavity)を形成して、設計自由度を高めて多様な機能素子を組み込むことができる。
一般に、多層セラミック基板は、セラミックグリーンシートに導電性電極として回路パターンやビア(via)を形成し、設計によって所望の厚さで整列して積層した後、焼成して製作される。この過程で、セラミック基板は、約35〜50%程度の体積収縮が発生し、この場合、横方向に横縦で各々約12〜17%の収縮が生じることになる。
このような横方向の収縮は、均一に制御しにくく、製作次数別では、勿論で、同一製作次数でも0.5%程度の寸法誤差が発生するようになる。
多層セラミック基板の構造が複合化及び精密化されるにつれて、内部パターン及びビア構造の設計マージンが徐々に減っているため、このような程度の寸法誤差は、高精密及び高機能製品の製作に大きな障害要因になる。
そのため、近来には、多層セラミック基板の横方向収縮を抑制する無収縮焼成工程が要求されている。このために、多層セラミック基板の片面または両面にセラミック基板材料の焼成温度では、焼成されない素材からなる可撓性拘束層を接合して、x−y方向の収縮を抑制する方法、焼成時基板に大きな荷重を与えて収縮を抑制する方法、またはこれらの両方法を並行する方法などが提案されている。
可撓性拘束層の接合方法による無収縮焼結工程の場合、使用が簡便で、付加的な設備が必要ではなく、一般に用いられる無収縮方式である。
しかし、基板が無収縮焼成される時、該基板上に設けられた電極パターンも平面方向に収縮が抑制されるという問題がある。すなわち、収縮焼成時には、基板に設けられた電極が平面方向に15〜20%収縮して最初に設けられた線幅より細くなるが、無収縮焼成時には、電極の平面方向の収縮がなく、焼成前に設けられた線幅が焼成後にもそのまま維持されて、微細パターンを具現するのに困難さがある。
そのため、無収縮焼成工程を適用したセラミック基板製作時、工程費用が安価なスクリーン印刷法を適用しつつ線幅を微細化することができる方法が求められる。
図1は、従来の焼成前の無収縮セラミック基板構造の一例を示す断面図である。図1を参照して、内部に電極回路パターン30及びビア31の設けられたガラスセラミック基板21〜29の上下面の各々に、ガラスセラミックの焼成温度では、焼結されない難焼結性拘束層シート60を接合して、無収縮焼成を実施する。焼成体から未焼結シートを剥離した後、該焼成体の表面を研磨して難焼結性拘束層シートの残留粒子を取り除いてからガラスセラミック基板の焼結温度以下に加熱する。このような工程を経ったガラスセラミック基板の表面に電極ペーストを塗布した後焼結して、外部に表面電極(図示せず)を形成する。
韓国公開特許第10−2009−0065801号公報
このような方法の場合、基板の上下面に設けられた難焼結性拘束層シートによって、セラミック基板及び内部の電極回路パターンが同時に拘束焼成されるため、該電極回路パターンの線幅が細く収縮されにくくなる。
また、外部表面電極も焼成されたセラミック基板上に直接接触して形成されるため、電極焼成時、電極が既に焼成されたセラミック基板に拘束されて平面方向に収縮することができないという問題がある。
そのため、微細な電極パターンが求められる最近の市場要求に応じるセラミック基板が要求されているが、まだこれに対する研究は、充分でない実情である。
本発明は、上記の問題に鑑みて成されたものであって、従来の無収縮多層セラミック基板を製造するにおいて、セラミック基板と電極パターン(外部表面電極及び内部電極回路パターン)とが全て無収縮されて、微細な電極パターンの形成が難しいという問題を解決することにある。
このため、本発明の目的は、無収縮焼成法を用いて、セラミック基板は、収縮されず、電極パターンは、水平方向に自由に収縮されて、微細な線幅及びパターン位置の精密度の両方を満足する多層セラミック基板及びその製造方法を提供することにある。
上記目的を解決するために、本発明の一形態による多層セラミック基板は、内部電極回路パターンの設けられたセラミック積層体と、前記セラミック積層体の外部に設けられた表面電極とを含み、前記表面電極は、有機層を含むことを特徴とする。
前記有機層は、前記表面電極の上部及び下部に形成される。
前記有機層は、前記表面電極が焼結される間に残存して前記セラミック積層体と表面電極とが接触されないようにし、前記セラミック積層体の焼結時、熱分解されて除去される。
前記表面電極は、水平方向に10%以上収縮可能な特徴を有する。
前記セラミック積層体は、収縮されない無収縮セラミック積層体である。
前記有機層は、350〜500℃で耐熱性付き材料で形成されることが望ましい。
前記材料は、芳香族ポリアミド、芳香族ポリアミドイミド、フェノール樹脂、ポリフェニレンオキサイド、芳香族ポリサルフォン及びポリベンゾイミダゾールよりなる群から選ばれる少なくとも一つである。
前記表面電極は、望ましくは、銀(Ag)または銅(Cu)の金属が挙げられる。
前記金属粒子の大きさは、望ましくは、1μm未満である。
一形態によれば、前記内部電極回路パターンの上部及び下部に有機層が設けられる。
前記有機層は、前記内部電極回路パターンが焼結される間に残存して前記セラミック積層体と内部電極回路パターンとが接触されないようにして、前記セラミック積層体の焼結時に熱分解されて除去される。
したがって、前記内部電極回路パターンは、水平方向に10%以上収縮可能な特徴を有する。
また、一形態によれば、前記セラミック積層体の上部及び下面には、難焼結性拘束層が設けられる。
また、上記目的を解決するために、本発明の他の形態による多層セラミック基板の製造方法は、内部電極回路パターンの設けられたセラミック積層体を製造するステップと、前記セラミック積層体の外部に有機層を形成するステップと、前記有機層上に表面電極を形成するステップと、前記有機層及び前記表面電極の設けられたセラミック積層体を焼結させるステップとを含む。
前記セラミック積層体の焼結時、前記セラミック積層体と表面電極とは同時に焼結される。
前記表面電極の焼結時、前記表面電極の上部及び下部に設けられた有機層によって、前記表面電極とセラミック積層体とは接触しないで分離された状態で維持されるのが望ましい。
一形態によれば、前記内部電極回路パターンの上部及び下部に有機層を形成するステップを、さらに含む。
前記有機層は、前記表面電極及び前記内部電極回路パターンに形成されるか、または前記表面電極及び前記内部電極回路パターンの設けられたセラミック積層体の全面に形成される。
前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンとセラミック積層体とは接触しないで分離された状態で維持される。
一形態によれば、前記セラミック積層体の上部及び下部に難焼結性拘束層を形成するステップをさらに含む。
前記難焼結性拘束層は、前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成されるか、または前記有機層及び前記表面電極の設けられたセラミック積層体の上部及び下部に形成される。
前記難焼結性拘束層が前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成される場合、前記拘束層は、セラミック積層体と焼成されてセラミック積層体の無収縮焼成を誘導する。
前記有機層は、前記表面電極が焼結される温度区間では、残存し、セラミック積層体が焼結される温度区間では、熱分解されて除去される。
本発明によれば、セラミック基板と外部表面電極との接触を防止するために、または、選択的にセラミック基板と内部電極回路パターンとの接触を防止するために、表面電極及び前記内部電極回路パターンに有機層を形成し、セラミック基板の無収縮焼成時にも、内部及び外部電極パターンは水平方向に自由に収縮することができるため、パターン位置の精密度及び微細線幅の両方が同時に確保された多層セラミック基板を具現することができる。
従来の焼成前の無収縮セラミック基板構造の一例を示す図面である。 本発明の一実施形態による多層セラミック基板の外部表面電極焼成前の構造を示す図面である。 本発明の一実施形態による多層セラミック基板の外部表面電極焼成前の構造を示す図面である。 本発明の他の実施形態による多層セラミック基板の焼成前の構造を示す図面である。 本発明の他の実施形態による多層セラミック基板の焼成前の構造を示す図面である。 本発明の実施形態による多層セラミック基板の製造過程を示す図面である。 本発明の実施形態による多層セラミック基板の製造過程を示す図面である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実摘形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。
本発明は、無収縮多層セラミック基板及びその製造方法に関する。
本発明の一実施形態による多層セラミック基板100の外部表面電極焼成前の構造は、図2に示すようである。内部電極回路パターン130の設けられたセラミック積層体110と、このセラミック積層体110の外部に設けられた表面電極150とを含む。前記表面電極150には、前記セラミック積層体110との接触を防止するための有機層140が形成されている。
一実施形態によれば、前記セラミック積層体110は、予め焼成された多層セラミック基板であって、打抜き、ビアホール形成、電極パターン印刷、積層、焼成などの一般的なセラミック工程によって製作される。該製作されたセラミック基板は、外部表面電極を形成する前にラッピング(lapping)工程などで表面処理ができるため、既存のセラミックパッケージに比べて基板の平坦度の確保に有利である。
前記セラミック積層体110は、可撓性拘束層による方法や加圧焼成などによって無収縮基板で製作されることができる。
前記セラミック積層体110の外部に表面電極を形成する前に、表面電極150と前記セラミック積層体110との間の特定時間や工程中に互いに接触しないようにするために有機層140を形成する。
前記有機層140は、前記セラミック積層体110に拘束層がない場合(図2)には、前記表面電極150の下部に有機層140を形成して前記表面電極150とセラミック積層体110とが接触されないようにする。
また、前記セラミック積層体110に難焼結性拘束層がある場合(図3)には、前記表面電極150の上下部の両方に形成されるようにして、表面電極150が前記難焼結性拘束層とセラミック積層体110とが接触されないようにする。
本発明による有機層140は、溶液状態で表面電極150が形成される位置のみにスクリーン印刷などの方法で塗布されてもよく(図2)、図3のように、フィルム形態で前記セラミック積層体110の全面に付着してもよい。
前記有機層140は、前記表面電極150が焼結される間に残存して前記セラミック積層体110と表面電極150とが接触されないようにして、前記セラミック積層体の焼結時に熱分解されて除去される。
本発明の一実施形態によれば、前記有機層は、350〜500℃で耐熱性付き材料で形成されることが望ましい。前記耐熱性付き材料は、芳香族ポリアミド、芳香族ポリアミドイミド、フェノール樹脂、ポリフェニレンオキサイド、芳香族ポリサルフォン及びポリベンゾイミダゾールよりなる群から選ばれる少なくとも一つであってもよく、ここに限定することではない。
本発明による有機層140の厚さは、1〜20μmで、望ましくは、5〜15μmであってもよい。前記有機層140の厚さが過度に薄いと、表面電極の焼結時に表面電極とセラミック基板との間の接触防止の効果が低下され、20μmを超えて過度に厚いと、表面電極の焼結が完了された後に表面電極とセラミック基板との間の接合が邪魔されて固着力が低下されることになる。
続いて、前記積層体110の上下面に各々表面電極150を形成する。この表面電極150は、セラミック基板上に実装される各種部品などが電気的に基板と接合される。
本発明によれば、前記表面電極150は、その上部及び/または下部に設けられた有機層140によって、焼結過程でセラミック積層体110によって拘束されることなく平面方向に収縮可能になり、焼結後には、焼成前よりさらに薄い線幅を得ることができる。詳しくは、前記表面電極は、水平方向に約10%以上収縮可能な特徴を有する。
本発明によれば、前記有機層140が熱分解されて除去される前に、表面電極150が焼結されなければならないので、このために、表面電極150の材料として低融点金属である銀(Ag)や銅(Cu)を用いるのが望ましい。詳しくは、約500℃以下の温度で焼結が起きるように、前記表面電極150として用いる金属粒子の大きさを1μm未満で調節して用いるのが望ましい。
前記表面電極150は、前記セラミック積層体110を焼成させた後に別に塗布し、セラミック積層体110の焼結温度より低い温度で焼結させて形成してもよい。また、セラミック積層体110に有機層140及び表面電極150を形成した後、該セラミック積層体と同時に焼結させてもよい。
また、本発明の他の実施形態による多層セラミック基板200の構造は、図4に示す。未焼結セラミック積層体210に有機層240を形成し、該有機層240上に表面電極250を形成する。この表面電極250の上部に有機層240を形成する。最後に、基板全体の無収縮焼成のために、前記セラミック積層体210の上部及び下部に難焼結性拘束層260を接合する。すなわち、セラミック積層体210の上部及び下部に難焼結性拘束層260を設ける場合、前記表面電極250が難焼結性拘束層260と接触されないように、前記表面電極250の上部及び下部の両方に有機層240を形成することが望ましい。
このような構造を有するセラミック基板200をセラミック積層体210と表面電極250とを同時に焼成すると、難焼結性拘束層260によってセラミック基板の全体は、水平方向に無収縮焼成されて精密度を確保することができ、表面電極250は、その上下部に設けられた有機層240によって水平方向に自由に収縮されて微細パターンを具現することができる。
続いて、グラインディングやエッチングによって、前記難焼結性拘束層260を取り除いて、表面電極250が外部へ露出した多層セラミック基板200を完成する。
また、図5に示すように、本発明の他の実施形態によれば、有機層340は、図2〜図4の表面電極だけではなく、無収縮セラミック基板の内部電極回路パターン330で微細パターンが要求される時にも適用されることができる。すなわち、セラミック積層体310の内部電極回路パターン330の形成時、同じ方法で電極回路パターン330の上下部に有機層340を形成してもよい。
前記内部電極回路パターン330に有機層340を形成する場合、該内部電極回路パターン330の全体に形成してもよく、一部のみに選択的に有機層340を形成してもよい。
前記内部電極回路パターン330に形成される有機層340は、前記表面電極に形成されることと同様に、溶液状態で内部電極回路パターン330が形成される位置のみにスクリーン印刷などの方法で塗布してもよく、フィルム形態で前記内部電極回路パターン330の全面に付着してもよい。
したがって、有機層を含む内部電極回路パターン330の設けられたセラミック積層体310を焼成すると、セラミック積層体310と内部電極回路パターン330とが有機層340によって分離されているため、セラミック積層体310は、無収縮焼成時に内部電極回路パターン330が水平方向に収縮焼成されて微細パターンを形成することができる。詳しくは、前記内部電極回路パターン330は、水平方向に約10%以上収縮可能な特徴を有する。
以下、本発明の多層セラミック基板の製造方法について詳記する。
図6には、内部電極回路パターン130の設けられたセラミック積層体110に、難焼結性拘束層160を先に形成し、該セラミック積層体の無収縮焼成を行うと共に焼結過程で難焼結性拘束層160を取り除き、ここに有機層140及び表面電極150を順次に形成した後、該表面電極150を焼結して製造する方法が示されている。すなわち、セラミック積層体と表面電極とを個別に焼結する方法が示されている。
詳しくは、第1のステップは、内部電極回路パターン130の設けられたセラミック積層体110と難焼結性拘束層160用のグリーンシートとを製造した後、これらを熱圧着して一体化された積層体を製造する。難焼結性拘束層160は、前記セラミック積層体が厚さ方向だけに収縮が生じ、長さ及び幅方向には、収縮が生じないような無収縮工程で用いられる。
続いて、前記セラミック積層体110に含まれたバインダを取り除いて、前記一体化された積層体を焼結して無収縮セラミック積層体を製造する。この過程で、前記難焼結性拘束層160が除去される。
続いて、第2のステップが行われる。この第2のステップでは、前記焼結されたセラミック積層体110に有機層140を形成する。この有機層140は、フィルム形態で作って前記セラミック積層体の全面に付着してもよく、前記有機層形成材料を溶液状態で製造して後で形成される表面電極150のパターン領域のみにスクリーン印刷などの方法で塗布してもよい。
続いて、前記有機層140が形成した後、その上に表面電極150を形成して焼結する。前記表面電極150の焼結時、前記表面電極の下部に設けられた有機層140によって、前記表面電極150とセラミック積層体110とは接触されなくなり、該表面電極150は水平方向に自由に収縮して微細なパターンを形成する。前記表面電極150の焼結が完了すると、温度をさらに高めて前記有機層140を取り除く。
次に、図7を参照して、本発明の実施形態による多層セラミック積層体の製造方法について詳記する。内部電極回路パターン130の設けられたセラミック積層体110に、有機層140及び表面電極150の両方を形成した後、前記セラミック積層体110及び表面電極150を焼結する。
第1のステップは、内部電極回路パターン130の設けられたセラミック積層体110を製造する。
続いて、該セラミック積層体110の外部に有機層140を形成する。本発明の一実施形態によれば、前記有機層140は、前記セラミック積層体110の全面に形成するか、または後で形成される表面電極150のパターン位置のみに形成してもよい。望ましくは、セラミック積層体110と表面電極150との間の接触を防止するために、表面電極150のパターンを取り囲むことができる程度に形成する。
前記有機層140は、表面電極150が焼結される温度区間では残存し、前記セラミック積層体が焼結される温度区間では熱分解されて除去される。よって、前記有機層140は、表面電極150が焼結される温度で耐えることができる耐熱性付き材料からならなければならない。
続いて、前記有機層140上に表面電極150を形成する。この表面電極150は、前記有機層140が熱分解されないように表面電極150に用いられる金属粒子の大きさを1μm未満で調節し、前記表面電極150の温度を調節するのが望ましい。
最後に、前記セラミック積層体を焼結する。
一実施形態によれば、表面電極150の焼結時、該表面電極150の上部及び下部に設けられた有機層140によって、前記表面電極150とセラミック積層体110とは接触しないで分離された状態で維持される。よって、前記表面電極150は水平方向に自由に収縮が起きて微細なパターン形成が可能である。また、表面電極150の焼結が完了した後、セラミック積層体110の焼結時に前記有機層140は熱分解されて除去され、最後にセラミック積層体110の外部に表面電極150だけ残るようになる。
一実施形態によれば、多層セラミック基板の製造時に、前記セラミック積層体110の上部及び下部に難焼結性拘束層160を形成するステップをさらに含む。
前記難焼結性拘束層は、有機層及び表面電極の設けられたセラミック積層体の上部及び下部に形成される。
一実施形態によれば、多層セラミック基板の製造方法は、前記内部電極回路パターンの上部及び下部に有機層を形成するステップをさらに含む。すなわち、表面電極のパターンだけではなく、内部電極回路パターンも水平方向に自由に収縮される。
本発明の一実施形態によれば、前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンとセラミック積層体とは接触しないで分離された状態で維持される。
<実施例1>
1)セラミック積層体の製作
ガラス-セラミック粉末100重量%に、アクリル系バインダを15重量%、分散剤を0.5重量%、及びトルエンとエタノールとの混合溶媒を添加した後、ボールミルを用いて分散した。こうして得たスラリをフィルタで濾過した後脱泡して、ドクターブレード法を用いて80μm厚さのグリーンシートを成形した。このグリーンシートを一定な大きさで裁断し、所定の電極パターンをスクリーン印刷で形成した後、20層を圧着積層して、一体化された未焼結多層セラミック積層体を製作した。
2)難焼結性拘束層用グリーンシートの製作
密度が3.95g/cmで、平均粒径が4.0μmであるAl粉末を使った。この粉末100重量%に対して、アクリル系バインダ15重量%、分散剤0.5重量%及びトルエンとエタノールとの混合溶媒を添加した後、ボールミルを用いて分散した。こうして得たスラリをフィルタで濾過した後脱泡し、ドクターブレード法を用いて150μm厚さのグリーンシートを成形した。
3)セラミック基板と拘束用グリーンシートとの接合
未焼結セラミック基板と同じ面積で裁断した150μm厚さの上記2)での難焼結性拘束層用グリーンシートを、上記1)での未焼結セラミック基板の両周面に各々2枚ずつ付着して、300Kgf/cm、85℃の条件で熱圧着して、一体化された積層体を製作した。
4)脱バインダ及び焼結
常温で有機物分解が行われる420℃までは、時間当り60℃の速度で昇温させ、十分な脱バインダの時間を確保するために、420℃で2時間間維持した。脱バインダ期間後には、時間当り300℃で昇温して焼成温度である870℃に到達させた後、870℃で30分間維持して焼結が行われるようにした。焼結完了後、室温まで炉冷させて焼結体を得た。
5)有機層の形成
ポリイミドとポリビニールブチラール(PVB)バインダとを7:3で混合し、有機溶剤であるジメチルアセトアミド(Dimethylacetamide)と交ぜて、粘度300cpsの溶液を製造した。この溶液をドクターブレード法を用いて厚さ10μmの高分子フィルムで各々成形した。
該製造された高分子フィルムを、前記セラミック積層体に熱圧着して有機層を形成した。
6)表面電極の塗布及び焼結
スクリーン印刷法で前記高分子フィルムの設けられたセラミック積層体上に100μm幅の表面電極を塗布した。このセラミック積層体を450℃で30分間保持して表面電極が焼結されるようにした。該表面電極焼結後、固着力の測定のためにめっきを実施して、最終の多層セラミック基板を製造した。
<比較例1>
実施例1で、高分子フィルムからなった有機層を形成するステップを備えなく多層セラミック基板を製造した。
<実験例1>
表面電極の線幅及び固着力の測定
実施例1及び比較例1から得られた焼結体から、表面電極の線幅及び固着力を測定した。固着力の測定のために、25mm×25mm大きさで切ったケプトンテープ(Kepton Tape)をパターンに接着した後、剥離して、パターンの浮びや破損などを評価して、その結果を下記<表1>に示した。
Figure 0005563036
<表1>から分かるように、高分子有機層が適用されない比較例1は、焼成過程で電極の水平方向への収縮が抑制され、焼成後に線幅が焼成前と同様な程度に維持された。
一方、実施例1では、表面電極とセラミック基板との間の高分子有機層によって、電極が水平方向に比較的自由に収縮し、焼成後に線幅が焼成前に比べて約14〜15%程度減少し、該高分子有機層による表面電極とセラミック基板との間の固着力の低下は現われなかった。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
11〜19、110、210、310 セラミック積層体
30、130、230 内部電極回路パターン
31 ビア
140、240 有機層
150、250 外部表面電極
60、160、260 難焼結性拘束層

Claims (9)

  1. 内部電極回路パターンの設けられたセラミック積層体を製造するステップと、
    前記セラミック積層体の外部に有機層を形成するステップと、
    前記有機層上に表面電極を形成するステップと、
    前記有機層及び前記表面電極の設けられたセラミック積層体を焼結するステップと
    を含み、
    前記表面電極の焼結時、前記表面電極の下部に設けられた有機層によって、前記表面電極と前記セラミック積層体とは接触しないで分離された状態で維持される、無収縮セラミック基板の製造方法。
  2. 前記セラミック積層体の焼結時、前記セラミック積層体と表面電極とが同時に焼結される請求項に記載の無収縮セラミック基板の製造方法。
  3. 前記内部電極回路パターンの上部及び下部に前記有機層を形成するステップを、さらに含む請求項に記載の無収縮セラミック基板の製造方法。
  4. 前記有機層は、前記表面電極回路パターンに形成されるかまたは前記表面電極の設けられたセラミック積層体の全面に形成される請求項に記載の無収縮セラミック基板の製造方法。
  5. 前記有機層は、前記内部電極回路パターンに形成されるかまたは前記内部電極回路パターンの設けられたセラミック積層体の全面に形成される請求項3に記載の無収縮セラミック基板の製造方法。
  6. 前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンと前記セラミック積層体とは接触しないで分離された状態で維持される請求項に記載の無収縮セラミック基板の製造方法。
  7. 前記セラミック積層体の上部及び下部に難焼結性拘束層を形成するステップを、さらに含む請求項に記載の無収縮セラミック基板の製造方法。
  8. 前記難焼結性拘束層は、前記内部電極回路パターンの設けられた前記セラミック積層体の上部及び下部に形成されるかまたは前記有機層及び前記表面電極の設けられた前記セラミック積層体の上部及び下部に形成される請求項に記載の無収縮セラミック基板の製造方法。
  9. 前記難焼結性拘束層が前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成される場合、前記拘束層は、前記セラミック積層体と焼結されて該セラミック積層体の無収縮焼結を誘導する請求項に記載の無収縮セラミック基板の製造方法。
JP2012220192A 2011-10-04 2012-10-02 多層セラミック基板及びその製造方法 Expired - Fee Related JP5563036B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0100717 2011-10-04
KR1020110100717A KR101214691B1 (ko) 2011-10-04 2011-10-04 다층 세라믹 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2013080927A JP2013080927A (ja) 2013-05-02
JP5563036B2 true JP5563036B2 (ja) 2014-07-30

Family

ID=47908112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220192A Expired - Fee Related JP5563036B2 (ja) 2011-10-04 2012-10-02 多層セラミック基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP5563036B2 (ja)
KR (1) KR101214691B1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267742A (ja) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JP2002127117A (ja) * 2000-10-30 2002-05-08 Kyocera Corp グリーンシートの製法および電子部品の製法
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Tdk株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
JP2002329970A (ja) * 2001-04-27 2002-11-15 Kyocera Corp 多層配線基板の製造方法
JP2002359465A (ja) * 2001-05-30 2002-12-13 Kyocera Corp 多層配線基板の製造方法
JP4126698B2 (ja) * 2003-10-10 2008-07-30 田中貴金属工業株式会社 導電性ペースト
JP2005197332A (ja) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
JP2005210031A (ja) * 2004-01-26 2005-08-04 Kyocera Corp 配線基板
JP4697600B2 (ja) * 2006-06-01 2011-06-08 Tdk株式会社 複合配線基板の製造方法
JP2008227204A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd ビア充填用導電性ペースト
JP5024064B2 (ja) 2008-01-15 2012-09-12 株式会社村田製作所 多層セラミック基板およびその製造方法

Also Published As

Publication number Publication date
KR101214691B1 (ko) 2012-12-21
JP2013080927A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
JP4803185B2 (ja) セラミック多層基板の製造方法及びセラミック多層基板の集合基板
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JPWO2009069398A1 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
WO2017154692A1 (ja) 複合基板及び複合基板の製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP2021176202A (ja) セラミック基板及び電子部品内蔵モジュール
WO2018163982A1 (ja) 多層基板
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP5563036B2 (ja) 多層セラミック基板及びその製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
US8241449B2 (en) Method for producing ceramic body
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2006173240A (ja) セラミック基板の製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
TW200911072A (en) Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof
JP4645962B2 (ja) 多層セラミック基板
JP2004146701A (ja) ガラスセラミック基板の製造方法
JP2012186327A (ja) セラミック基板、及び、そのセラミック基板の製造方法
WO2018003262A1 (ja) 複合基板及び複合基板の製造方法
JP2008159726A (ja) 多層配線基板
JP2005056977A (ja) 積層セラミック基板の製造方法および誘電体積層デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5563036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees