JP4793447B2 - 多層セラミック基板およびその製造方法ならびに電子部品 - Google Patents

多層セラミック基板およびその製造方法ならびに電子部品 Download PDF

Info

Publication number
JP4793447B2
JP4793447B2 JP2008534799A JP2008534799A JP4793447B2 JP 4793447 B2 JP4793447 B2 JP 4793447B2 JP 2008534799 A JP2008534799 A JP 2008534799A JP 2008534799 A JP2008534799 A JP 2008534799A JP 4793447 B2 JP4793447 B2 JP 4793447B2
Authority
JP
Japan
Prior art keywords
inner layer
layer portion
glass
ceramic substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008534799A
Other languages
English (en)
Other versions
JPWO2008132913A1 (ja
Inventor
安隆 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008534799A priority Critical patent/JP4793447B2/ja
Publication of JPWO2008132913A1 publication Critical patent/JPWO2008132913A1/ja
Application granted granted Critical
Publication of JP4793447B2 publication Critical patent/JP4793447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dispersion Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、多層セラミック基板およびその製造方法ならびに多層セラミック基板を備える電子部品に関するもので、特に、表層部と内層部とからなる積層構造を有し、表層部の熱膨張係数が内層部の熱膨張係数より小さくされることによって、強度向上が図られた、多層セラミック基板に関するものである。
この発明にとって興味ある多層セラミック基板が、たとえば特開平6−29664号公報(特許文献1)に記載されている。特許文献1には、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板であって、その表層部の熱膨張係数を内層部の熱膨張係数より小さくし、かつ表裏の表層部の厚みの合計を内層部の厚みより小さくしたものが記載されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の表層部に圧縮応力が生じるため、多層セラミック基板の抗折強度が向上するとされている。
本件特許出願人は、上述のような多層セラミック基板における表層部を構成する材料として、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とアルミナ粉末とを含むガラスセラミック材料を用いることにより、優れた電気的特性を得ながら、抗折強度を向上させることができることを見出した。
しかしながら、多層セラミック基板には、導体パターンが形成され、このような導体パターンの中には、表層部を貫通するように設けられるビア導体も含まれており、表層部を貫通するように設けられるビア導体において導通抵抗の小さいAg系材料を用いながら、表層部においてガラスセラミック材料を用いると、Agが表層部に拡散して、ビア導体の周りに空隙が生じてしまうという問題に遭遇することがあった。特に、ガラスセラミック材料として、前述したMO−SiO−Al−B系ガラスとアルミナ粉末とを含むものを用いると、Agが表層部により拡散しやすいことがわかった。
特開平6−29664号公報
そこで、この発明の目的は、上述したような問題を解決し、Ag系材料を用いた場合でも欠陥を招かないようにすることができる、抗折強度の高い多層セラミック基板を提供しようとすることである。
この発明の他の目的は、上述した多層セラミック基板を製造するための好ましい方法を提供しようとすることである。
この発明のさらに他の目的は、上述した多層セラミック基板を備える電子部品を提供しようとすることである。
この発明は、内層部と、内層部の主面に接しかつ内層部を積層方向に挟むように位置する表層部とからなる積層構造を有し、表層部の熱膨張係数は、内層部の熱膨張係数より小さく、表層部の熱膨張係数と内層部の熱膨張係数との差が1.0ppmK −1 以上であり、表層部は、ガラスとセラミック粉末とを含むガラスセラミック材料からなり、内層部を構成する材料の、表層部を構成する材料との間で共通する成分の重量比率が75重量%以上であり、内層部には、Ag系材料からなる導体パターンが形成されている、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、導体パターンは、内層部の主面上に位置される主面導体膜を含み、表層部は、主面導体膜の中央部を露出させながら、主面導体膜の周囲を覆うように形成されることを特徴としている。
この発明は、上記表層部を構成するガラスセラミック材料が、より限定的に、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とアルミナ粉末とを含むとき、特に有利に適用される。
この発明に係る多層セラミック基板において、表層部の熱膨張係数と内層部の熱膨張係数との差が4.3ppmK−1以下であることがより好ましい。
また、この発明に係る多層セラミック基板において、表層部を構成する材料に含まれるガラスは、34〜73重量%のSiOと、14〜41重量%のMOと、0〜30重量%のAlと、0〜30重量%のBとを含むものであることが好ましい。
この発明は、また、上述したような多層セラミック基板を備える電子部品にも向けられる。
さらに、この発明は、上述したような多層セラミック基板を製造する方法にも向けられる。
この発明に係る多層セラミック基板の製造方法では、まず、ガラスとセラミック粉末とを含むガラスセラミックペーストが用意されるとともに、複数の内層用セラミックグリーンシートが用意される。また、複数の内層用セラミックグリーンシートの特定のものに、Ag系材料からなる導体パターンが形成される。
次に、複数の内層用セラミックグリーンシートを積層することによって形成された内層部と、内層部の最外層に位置する内層用セラミックグリーンシートの外側に向く面上にガラスセラミックペーストを塗布することによって形成された表層部とを有する、積層体を作製する工程と、積層体を焼成する工程とが実施される。
この発明に係る多層セラミック基板の製造方法では、上述した導体パターンは、内層部の最外層に位置する内層用セラミックグリーンシートの外側に向く面上に形成される主面導体膜を含み、積層体において、表層部は、主面導体膜の中央部を露出させながら、主面導体膜の周囲を覆うように形成されていることを特徴としている。
この発明に係る多層セラミック基板の製造方法は、上述したガラスセラミックペーストが、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とアルミナ粉末とを含むとき、特に有利に適用される。
この発明に係る多層セラミック基板の製造方法において、ガラスセラミックペーストおよび内層用セラミックグリーンシートが焼結する温度では焼結しない無機材料を含む、拘束用セラミックグリーンシートを用意する工程と、積層体の少なくとも一方主面に拘束用セラミックグリーンシートを配置することによって、複合積層体を作製する工程とをさらに備えることが好ましい。この場合、積層体を焼成する工程において、ガラスセラミックペーストおよび内層用セラミックグリーンシートが焼結するが、拘束用セラミックグリーンシートが焼結しない温度で、複合積層体が焼成される。
この発明に係る多層セラミック基板によれば、内層部の主面上に位置される主面導体膜は、表層部によって、その周囲が覆われるが、その中央部については露出されるので、この主面導体膜を、表層部に設けたビア導体と同等に機能させることができる。したがって、表層部にビア導体を形成する必要がなくなり、主面導体膜を含む導体パターンにおいてAg系材料を用い、かつ表層部をガラスとセラミック粉末とを含むガラスセラミック材料から構成しても、抗折強度の高い多層セラミック基板を欠陥なく得ることができる。これは、主面導体膜と表層部との接触面積が小さいため、Agの表層部への拡散が少ないこと、および、拘束用セラミックグリーンシートを用いる、いわゆる無収縮プロセスを適用する場合には、表層部が拘束用セラミックグリーンシートにより拘束されていることによると思われる。
特に、Agが拡散しやすいガラスセラミック材料である、MO−SiO−Al−B系ガラスとアルミナ粉末とを含むガラスセラミック材料から表層部を構成しても、この発明によれば、抗折強度の高い多層セラミック基板を欠陥なく得ることができる。
また、この発明に係る多層セラミック基板によれば、主面導体膜の周囲が表層部によって覆われているため、表面に露出する主面導体膜の、多層セラミック基板に対する接合強度を高めることができる。
この発明に係る多層セラミック基板によれば、表層部の熱膨張係数と内層部の熱膨張係数との差が1.0ppmK−1以上であるので、多層セラミック基板の反りを確実に抑制することができる。これは、熱膨張係数の差を1.0ppmK−1以上と大きくすることにより、多層セラミック基板を反らせるように作用する面内方向の応力が、熱膨張係数の差に起因して表裏面の面内方向に作用する応力に比べて相対的に小さくなる結果、反りが矯正されるためであると推測される。
この発明に係る多層セラミック基板によれば、内層部を構成する材料の、表層部を構成する材料との間で共通する成分の重量比率が75重量%以上であるので、表層部と内層部との間で十分な接合力を得ることができる。したがって、上述したように表層部と内層部との熱膨張係数の差が1.0ppmK−1以上と大きくなっても、剥がれ(デラミネーション)やボイドなどの欠陥の発生を抑制することができる。
この発明に係る多層セラミック基板において、表層部の熱膨張係数と内層部の熱膨張係数との差が4.3ppmK−1以下であると、熱膨張係数の差が近似する剥がれやボイドなどの欠陥の発生をより確実に抑制することができる。
この発明に係る多層セラミック基板の製造方法によれば、積層体を作製する工程において、主面導体膜の中央部を露出させながら、主面導体膜の周囲を覆うように、ガラスセラミックペーストを塗布することによって表層部を形成するようにし、この主面導体膜にビア導体と同等の機能を与えるようにしているので、ビア導体を設ける工程が不要であり、たとえば、表層部を構成するグリーンシートを用意し、それに貫通孔を設け、この貫通孔に導電性ペースト充填するといった工程が不要になり、多層セラミック基板の製造工程を簡略化することができる。
この発明に係る多層セラミック基板の製造方法において、拘束用セラミックグリーンシートが用いられると、積層体の焼成時における主面方向での収縮を抑制することができる。そのため、多層セラミック基板の不所望な変形を抑制し、寸法精度を高めることができるばかりでなく、焼成時において、表層部と内層部との間で剥がれをより生じにくくすることができる。
この発明の一実施形態による多層セラミック基板1を図解的に示す断面図である。 この発明の他の実施形態による多層セラミック基板11およびその製造方法を説明するためのもので、(a)および(b)は、多層セラミック基板11の製造の途中の状態を図解的に示す断面図であり、(c)は、多層セラミック基板11を備える電子部品12を示す正面図であり、多層セラミック基板11について断面図で示している。
符号の説明
1,11 多層セラミック基板
2,13 内層部
3,4,14,15 表層部
5,19 導体パターン
6,20,21 主面導体膜
12 電子部品
24,25 チップ部品
26 内層用セラミックグリーンシート
27 拘束用セラミックグリーンシート
28 複合積層体
29 積層体
図1は、この発明の一実施形態による多層セラミック基板1を図解的に示す断面図である。
多層セラミック基板1は、内層部2と、内層部2の主面に接しかつ内層部2を積層方向に挟むように位置する表層部3および4とからなる積層構造を有している。また、内層部2には、Ag系材料からなる導体パターン5が形成される。導体パターン5は、内層部2の一方主面上に位置される主面導体膜6、内層部2の厚み方向の中間部に位置される内部導体膜7、および主面導体膜6と内部導体膜7とを接続するように設けられるビア導体8を含んでいる。一方の表層部3は、主面導体膜6の中央部を露出させながら、主面導体膜6の周囲を覆うように形成される。したがって、主面導体膜6は、表層部3に設けられるビア導体と同等の機能を果たしており、そのため、表層部3にはビア導体を設ける必要がない。
なお、図1では図示しないが、内層部2の主面上に位置される導体膜であっても、それが単に面内配線のためのものであり、ビア導体として機能させる必要がないものについては、それを全面的に覆うように表層部3または4が形成される。すなわち、内層部2の主面上に位置される導体膜がすべて、この発明でいう「主面導体膜」となるとは限らない。
また、前述のように、表層部3は主面導体膜6の周囲を覆うように形成されるが、この場合、表層部3は、主面導体膜6の全周囲を覆うのではなく、周囲の一部のみを覆うように形成されてもよい。
このような多層セラミック基板1において、表層部3および4の熱膨張係数は、内層部2の熱膨張係数より小さい。好ましくは、内層部2の熱膨張係数との差が1.0ppmK−1以上である。また、表層部3および4を構成する材料と内層部2を構成する材料との間で共通する成分の重量比率が75重量%以上である。
このような特徴的構成が採用されることにより、多層セラミック基板1に高い抗折強度を与えることができるとともに、多層セラミック基板1の反りを効果的に抑制でき、さらには、表層部3および4と内層部2との界面において剥がれやボイドなどの欠陥を生じにくくすることができる。
特に、反りについては、この発明に従って、表層部3および4において面内方向の圧縮応力を作用させておく方法を採った場合、表層部3および4の熱膨張係数と内層部2の熱膨張係数との差を1.0ppmK−1以上とすることにより、多層セラミック基板1の反りを大きく低減できることがわかった。すなわち、反り量と熱膨張係数差との関係は、熱膨張係数差が1.0ppmK−1未満のところでは、反り量はほぼ一定の値をとり、1.0ppmK−1付近で、反り量が大きく変化してほぼ零に近くなり、1.0ppmK−1以上では、ほぼ一定であることがわかった。これは、多層セラミック基板1を反らせるように作用する面内方向の応力が、熱膨張係数差に起因して表裏面の面内方向に作用する応力に比べて相対的に小さくなる結果、反りが矯正されるためであると推測される。
また、多層セラミック基板1の表面に部品実装や樹脂コーティングなどを施した場合には、はんだや接着剤、あるいはコーティング樹脂の収縮により引っ張られて多層セラミック基板1が反るという問題がある。この問題に対しても、表層部3および4において面内方向の圧縮応力を作用させておく方法を採った場合、表層部3および4の熱膨張係数と内層部2の熱膨張係数との差を1.0ppmK−1以上とすることにより、多層セラミック基板1の反りを大きく低減できることがわかった。すなわち、反り量と熱膨張係数差との関係は、熱膨張係数差が1.0ppmK−1未満のところでは、反り量は熱膨張係数差の増加とともに減少し、1.0ppmK−1以上では、ほぼ一定であることがわかった。これについても、多層セラミック基板1を反らせるように作用する面内方向の応力が、熱膨張係数差に起因して表裏面の面内方向に作用する応力に比べて相対的に小さくなる結果、反りが矯正されるためであると推測される。
なお、表層部3および4の熱膨張係数は、内層部2の熱膨張係数との差が4.3ppmK−1以下とされることが好ましい。これによって、熱膨張係数の差に起因する、表層部3および4と内層部2との境界部でのデラミネーションやボイドなどの欠陥をより確実に生じにくくすることができる。
表層部3および4は、ガラスとセラミック粉末とを含むガラスセラミック材料、より特定的な実施形態では、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とフィラーとしてのアルミナ粉末とを含むガラスセラミック材料から構成される。ここで、ガラス中のSiOおよびMOについては、重量比で、SiO:MO=23:7〜17:13であることが好ましい。他方、内層部3を構成する材料は、SiOおよびMOを含むガラスを含み、SiO:MO=19:11〜11:19であることが好ましい。
より好ましくは、表層部4および5を構成する材料に含まれるガラスに含まれるSiOは34〜73重量%であり、内層部3を構成する材料に含まれるガラスに含まれるSiOは22〜60重量%である。
上述したようなガラスの組成は、表層部3および4と内層部2との熱膨張係数の差を1.0ppmK−1以上設け、共通する成分の重量比率を75重量%以上とするのに適している。
ガラス中に含まれるSiO成分は、熱膨張係数を下げることに寄与し、MO成分は、熱膨張係数を上げることに寄与する。
また、焼成過程でガラスから適量の結晶が析出する方が、機械強度特性の点で有利となるため、ガラス組成は析出結晶組成に近い方が良い。たとえば、MO−SiO−Al−B系のガラスの場合、MAlSiやMSiOの結晶が析出しやすいため、この結晶組成に近くなるように、SiOとMOとの比率を調整するのが好ましい。よって、表層部3および4のガラス組成は、熱膨張係数を下げるため、SiOとMOとの比率は2に近い方が良く、内層部2のガラス組成は、熱膨張係数を上げるためSiOとMOとの比率は1に近い方が良い。
内層部2のガラス組成は、表層部3および4に比べて、MO比率が高くなり、焼成後のめっき処理で浸食を受けやすいが、表面部に露出していないため、致命的なダメージは受けにくい構造になっている。
熱膨張係数の差をより大きくするため、表層部3および4において、ガラス中のSiOを多くしすぎると、焼成時のガラス粘度が十分下がらなくなるため、焼結不良が起きる。MOを多くしすぎると、熱膨張係数の差を十分に取れなくなる。
また、熱膨張係数の差をより大きくするため、内層部2においてガラス中のMOを多くしすぎると、耐湿性が低下するため、絶縁不良が起きる。SiOを多くしすぎると、熱膨張係数の差を十分取れなくなる。
以上のようなことから、ガラス中のSiOとMOとの比率を、表層部3および4と内層部2とにおいてそれぞれ前述したような範囲に選ぶことが好ましい。
表層部3および4を構成する材料に含まれるガラスは、34〜73重量%のSiOと、14〜41重量%のMOと、0〜30重量%のBと、0〜30重量%のAlとを含むことがより好ましい。この場合、内層部2を構成する材料に含まれるガラスは、22〜60重量%のSiOと、22〜60重量%のMOと、0〜20重量%のBと、0〜30重量%のAlとを含むことが好ましい。その理由は次のとおりである。
は、焼成時に焼結が円滑に進行するよう、ガラスに適度な粘度を与える。Bが多すぎると、粘度が下がりすぎるため、過焼成となり、表面に気孔が生じて絶縁不良になる。他方、Bが少なくなると、粘度が高くなり、焼結性が低下する傾向にある。したがって、少なくとも1重量%のBが添加されていることが好ましい。
Alは、表層部3および4の場合、析出結晶を構成する成分となる。このAlが多すぎると、結晶析出が起こりにくくなる。なお、Alが少なくなっても、結晶の析出が起こりにくくなる傾向にあるため、少なくとも1重量%のAlが添加されていることが好ましい。
また、Alにより、ガラスの化学的安定性が向上するため、MOが相対的に多い内層部2では、めっき耐性および耐湿性が向上する。熱膨張係数に対しては、AlはSiOとMOとの中間的な寄与をするので、これが多すぎると、熱膨張係数の差が取れなくなる。
表層部3および4を構成する材料は、フィラーとしてのアルミナ粉末を30〜60重量%含み、内層部2を構成する材料は、フィラーとしてのアルミナ粉末を40〜70重量%含むことがより好ましい。その理由は次のとおりである。
アルミナフィラーは、機械的強度を向上させるのに寄与する。アルミナフィラーが少なすぎると、十分な強度が得られなくなる。特に、引っ張り応力が働く内層部2では、機械的強度が十分にないと、内層部2から破壊するため、圧縮応力により表層部3および4を強化した効果が十分に得られなくなる。このため、内層部2では、表層部3および4より多くアルミナフィラーを含み、強度を上げておくことで、より大きな熱膨張係数の差にも耐えるようになり、さらに表層部3および4の強化の効果が得られるようになる。
アルミナフィラーは、熱膨張係数に対しては、表層部3および4中のガラスと内層部2中のガラスとの中間的な寄与をするので、アルミナフィラーが多すぎると、熱膨張係数の差が取れなくなる。
なお、内層部2に含まれるフィラーとしては、アルミナ粉末のほか、たとえばジルコニア粉末等の他のセラミック粉末を用いてもよい。
多層セラミック基板1において、表層部3および4の各々の厚みは5〜150μmであることが好ましい。その理由は次のとおりである。
表層部3および4と内層部2との界面において熱膨張係数の差による応力が働く。より詳細には、表層部3および4側では圧縮応力が働き、この圧縮応力は、界面からの距離が大きくなるに従い小さくなる。他方、内層部2側には引っ張り応力が働き、この引っ張り応力は、界面からの距離が大きくなるに従い小さくなる。これは、距離に従い、応力が緩和されることによる。この距離が150μmを超えると、表面には圧縮応力がほぼ作用しなくなり、その効果がほとんど見られなくなるため、表層部3および4の各々の厚みは150μm以下であることが好ましい。
他方、表層部3および4の各々の厚みが5μm未満になると、引っ張り応力が働いているために強度低下した内層部2が表面から5μm未満の表面近傍領域に存在することになる。このため、表面近傍の内層部2から破壊が起こりやすくなり、表層部3および4に圧縮応力を形成することによって強化した効果が見られなくなり、したがって、表層部3および4の各々の厚みは5μm以上であることが好ましい。
以上説明した多層セラミック基板1を示す図1は、ある意味では、この発明に係る多層セラミック基板の基本的構成を説明するためのものである。他方、以下に説明する図2は、この発明の他の実施形態による多層セラミック基板11を示すものであるが、この発明に係る多層セラミック基板のより具体的な構造およびその製造方法を説明するためのものである。図2において、(c)には、多層セラミック基板11を備える電子部品12が示され、(a)および(b)には、(c)に示した多層セラミック基板11の製造の途中の状態が示されている。
まず、図2(c)を参照して、多層セラミック基板11は、内層部13と内層部13を積層方向に挟むように位置する第1および第2の表層部14および15とからなる積層構造を有している。内層部13は、少なくとも1つの内層部セラミック層16をもって構成される。
多層セラミック基板11は、Ag系材料からなる導体パターン19を備えている。導体パターン19は、内層部13の一方および他方主面上にそれぞれ位置される主面導体膜20および21、ならびに、内層部13の内部において、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのいくつかの内部導体膜22およびいくつかのビア導体23を含んでいる。
第1および第2の表層部14および15は、それぞれ、主面導体膜20および21の各中央部を露出させながら、これら主面導体膜20および21の各周囲を覆うように形成される。
多層セラミック基板11の一方主面上には、主面導体膜20の各中央の露出部分に電気的に接続された状態で、チップ部品24および25が搭載される。これによって、多層セラミック基板11を備える電子部品12が構成される。多層セラミック基板11の他方主面側に露出した主面導体膜21は、当該電子部品12を図示しないマザーボード上に実装する際の電気的接続手段として用いられる。
上述のような多層セラミック基板11は、好ましくは、次のようにして製造される。
まず、図2(a)を参照して、表層部14および15を形成するためのガラスとセラミック粉末とを含むガラスセラミックペーストが用意される。より特定的に実施形態では、ガラスセラミックペーストとして、MO−SiO−Al−B系ガラスとアルミナ粉末とを含むものが用いられる。一例として、ガラス(Ca:SiO:Al:B=26:60:5:9)とアルミナ粉末とを60:40の重量比で混合するとともに、これらガラスおよびアルミナ粉末の合計100重量部に対して、10重量部のアクリル系バインダと20重量部の溶剤(ターピネオール)とを加えて、所定条件にて湿式混合することによって、ガラスセラミックペーストを得ることができる。
また、内層部セラミック層16となるべき複数の内層用セラミックグリーンシート26が用意される。一例として、ガラス(Ca:SiO:Al:B=45:45:5:5)とアルミナ粉末とを48:52の重量比で混合するとともに、これらガラスおよびアルミナ粉末の合計100重量部に対して、10重量部のブチラール系バインダと3重量部の可塑剤と100重量部の溶剤(ターピネオール)とを加えて、所定条件にて湿式混合して、スラリーを得、このスラリーから、厚み50μmの内層用セラミックグリーンシート26を作製することができる。
また、この実施形態では、上述したガラスセラミックペーストおよび内層用セラミックグリーンシート26が焼結する温度では焼結しない無機材料を含む、拘束用セラミックグリーンシート27が用意される。一例として、アルミナ粉末と有機溶剤とを混合し、さらに、アルミナ粉末100重量部に対して、10重量部のブチラール系バインダと3重量部の可塑剤とを加えて、所定条件にて湿式混合して、スラリーを得、このスラリーから、厚み100μmの拘束用セラミックグリーンシート27を作製することができる。
また、主面導体膜20および21、内部導体膜22ならびにビア導体23を含む導体パターン19を形成するための導電性ペーストが用意される。導電性ペーストは、一例として、70重量%のAg粉末と10重量%のアクリル樹脂と20重量%のターピネオール溶剤とを含む。上述のAg粉末に代えて、Ag/Pd混合粉末を用いることもできる。
上述のようにして用意された内層用セラミックグリーンシート26には、上記導電性ペーストを用いて導体パターン19が形成される。より具体的には、内層用セラミックグリーンシート26の特定のものに、必要に応じて、主面導体膜20および21、内部導体膜22ならびにビア導体23が形成される。
次に、内層用セラミックグリーンシート26のうち、最外層に位置するものの外側に向く面上に、前述したガラスセラミックペーストが塗布されることによって、表層部14および15がそれぞれ形成される。これら表層部14および15は、主面導体膜20および21の各々の中央部を露出させながら、主面導体膜20および21の各々の周囲を覆うように形成される。表層部14および15の各々の厚みは、たとえば10μmとされる。
次に、上述した各要素が、図2(a)に示すような順序および方向をもって積層され、次いで、プレス機にてプレスすることにより、図2(b)に示す複合積層体28が作製される。このとき、主面導体膜20および21の各々の露出部分と表層部14および15の各々の外方に向く面とは、プレスにより平坦化され、ほぼ同一面上に位置するようにされる。内層用セラミックグリーンシート26として、4枚のものが図示されているが、実際には、たとえば20枚程度積層される。複合積層体28は、拘束用セラミックグリーンシート27によって挟まれた状態で、多層セラミック基板11となるべき積層体29を内在させている。
次に、複合積層体28は焼成される。この焼成工程において、約900℃で焼成する。一例として、870℃の温度を10分間保持する条件が適用される。この焼成工程の間、拘束用セラミックグリーンシート27は、積層体29に対して面方向での収縮を抑制するように作用する。焼成工程を終えたとき、複合積層体28における積層体29の部分が焼結して、多層セラミック基板11となり、他方、拘束用セラミックグリーンシート27の部分は、ポーラスな状態となり、未焼結部分として残る。そして、この未焼結部分を、たとえば超音波洗浄機を用いて除去すれば、図2(c)に示す多層セラミック基板11が取り出される。
その後、図2(c)に示すように、多層セラミック基板11にチップ部品24および25を実装すれば、電子部品12が完成される。
上述した製造方法は、次のように変更することもできる。
第1に、内層用セラミックグリーンシート26に主面導体膜20および21、内部導体膜22ならびにビア導体23を必要に応じて形成し、これら内層用セラミックグリーンシート26を積層して積層体29を得た後に、ガラスセラミックペーストを積層体29の外表面に塗布し、表層部14および15を形成する。
第2に、上記第1の変形例において、表層部14および15を形成するため、まず、ガラスセラミックペーストを支持フィルム上に塗布して表層部14および15となるべきパターンを形成した後、支持フィルム上のパターンを積層体29の外表面へ転写する。
第3に、上記第2の変形例では、表層部14および15の形成を転写によったが、これに加えて、主面導体膜20および21についても転写によって形成する。
第4に、上述のような拘束用セラミックグリーンシート27を用いるのではなく、拘束用セラミックグリーンシートが無い状態の積層体29を焼成する。

Claims (8)

  1. 内層部と、前記内層部の主面に接しかつ前記内層部を積層方向に挟むように位置する表層部とからなる積層構造を有し、
    前記表層部の熱膨張係数は、前記内層部の熱膨張係数より小さく、前記表層部の熱膨張係数と前記内層部の熱膨張係数との差が1.0ppmK −1 以上であり、
    前記表層部は、ガラスとセラミック粉末とを含むガラスセラミック材料からなり、
    前記内層部を構成する材料の、前記表層部を構成する材料との間で共通する成分の重量比率が75重量%以上であり、
    前記内層部には、Ag系材料からなる導体パターンが形成され、
    前記導体パターンは、前記内層部の主面上に位置される主面導体膜を含み、
    前記表層部は、前記主面導体膜の中央部を露出させながら、前記主面導体膜の周囲を覆うように形成される、
    多層セラミック基板。
  2. 前記ガラスセラミック材料は、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とアルミナ粉末とを含む、請求項1に記載の多層セラミック基板。
  3. 前記表層部の熱膨張係数と前記内層部の熱膨張係数との差が4.3ppmK−1以下である、請求項に記載の多層セラミック基板。
  4. 前記MO−SiO−Al−B系ガラスは、34〜73重量%のSiOと、14〜41重量%のMOと、0〜30重量%のAlと、0〜30重量%のBとを含む、請求項2に記載の多層セラミック基板。
  5. 請求項1ないしのいずれかに記載の多層セラミック基板を備える、電子部品。
  6. ガラスとセラミック粉末とを含むガラスセラミックペーストを用意する工程と、
    複数の内層用セラミックグリーンシートを用意する工程と、
    複数の前記内層用セラミックグリーンシートの特定のものに、Ag系材料からなる導体パターンを形成する工程と、
    複数の前記内層用セラミックグリーンシートを積層することによって形成された内層部と、前記内層部の最外層に位置する前記内層用セラミックグリーンシートの外側に向く面上に前記ガラスセラミックペーストを塗布することによって形成された表層部とを有する、積層体を作製する工程と、
    前記積層体を焼成する工程と
    を備え、
    前記導体パターンは、前記内層部の最外層に位置する前記内層用セラミックグリーンシートの外側に向く面上に形成される主面導体膜を含み、
    前記積層体において、前記表層部は、前記主面導体膜の中央部を露出させながら、前記主面導体膜の周囲を覆うように形成されている、
    多層セラミック基板の製造方法。
  7. 前記ガラスセラミックペーストは、MO−SiO−Al−B系ガラス(ただし、MOは、CaO、MgO、SrOおよびBaOから選ばれた少なくとも1種)とアルミナ粉末とを含む、請求項に記載の多層セラミック基板の製造方法。
  8. 前記ガラスセラミックペーストおよび前記内層用セラミックグリーンシートが焼結する温度では焼結しない無機材料を含む、拘束用セラミックグリーンシートを用意する工程と、
    前記積層体の少なくとも一方主面に前記拘束用セラミックグリーンシートを配置することによって、複合積層体を作製する工程と
    をさらに備え、
    前記積層体を焼成する工程において、前記ガラスセラミックペーストおよび前記内層用セラミックグリーンシートが焼結するが、前記拘束用セラミックグリーンシートが焼結しない温度で、前記複合積層体が焼成される、
    請求項またはに記載の多層セラミック基板の製造方法。
JP2008534799A 2007-04-20 2008-03-25 多層セラミック基板およびその製造方法ならびに電子部品 Expired - Fee Related JP4793447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008534799A JP4793447B2 (ja) 2007-04-20 2008-03-25 多層セラミック基板およびその製造方法ならびに電子部品

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007111189 2007-04-20
JP2007111189 2007-04-20
JP2008534799A JP4793447B2 (ja) 2007-04-20 2008-03-25 多層セラミック基板およびその製造方法ならびに電子部品
PCT/JP2008/055495 WO2008132913A1 (ja) 2007-04-20 2008-03-25 多層セラミック基板およびその製造方法ならびに電子部品

Publications (2)

Publication Number Publication Date
JPWO2008132913A1 JPWO2008132913A1 (ja) 2010-07-22
JP4793447B2 true JP4793447B2 (ja) 2011-10-12

Family

ID=39925374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008534799A Expired - Fee Related JP4793447B2 (ja) 2007-04-20 2008-03-25 多層セラミック基板およびその製造方法ならびに電子部品

Country Status (4)

Country Link
US (2) US7998560B2 (ja)
JP (1) JP4793447B2 (ja)
CN (1) CN101543151B (ja)
WO (1) WO2008132913A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150113159A (ko) * 2013-03-27 2015-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702481B2 (ja) * 2008-03-28 2011-06-15 株式会社村田製作所 多層セラミック基板の製造方法
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
JP2011040604A (ja) * 2009-08-12 2011-02-24 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JPWO2011102040A1 (ja) * 2010-02-19 2013-06-17 旭硝子株式会社 素子搭載用基板およびその製造方法
KR101550591B1 (ko) 2011-09-07 2015-09-07 티디케이가부시기가이샤 적층형 코일 부품
KR101525698B1 (ko) * 2013-12-05 2015-06-03 삼성전기주식회사 적층형 전자부품 및 그 제조방법
CN104355539B (zh) * 2014-10-22 2017-09-12 曹炜 一种稀土离子掺杂的玻璃陶瓷组合物
CN104355542A (zh) * 2014-10-22 2015-02-18 华文蔚 一种玻璃陶瓷的制备方法
WO2017002434A1 (ja) 2015-06-29 2017-01-05 株式会社村田製作所 多層セラミック基板および多層セラミック基板の製造方法
US20170062714A1 (en) * 2015-08-31 2017-03-02 Intel Corporation Thermally regulated electronic devices, systems, and associated methods
JP6728859B2 (ja) * 2016-03-25 2020-07-22 日立金属株式会社 セラミック基板およびその製造方法
KR102573407B1 (ko) * 2016-08-24 2023-08-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법
EP3301082B1 (en) * 2016-09-30 2024-09-18 Infineon Technologies AG Method for producing a metal-ceramic substrate
JP7406919B2 (ja) 2019-03-11 2023-12-28 株式会社村田製作所 積層コイル部品
CN113461315A (zh) * 2020-03-31 2021-10-01 康宁股份有限公司 经由3d打印的多组成玻璃结构
CN115073148B (zh) * 2022-07-21 2023-08-08 瓷金科技(河南)有限公司 一种陶瓷封装基座及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315720A (ja) * 1992-05-13 1993-11-26 Nippon Cement Co Ltd ガラス又はガラス・セラミックス基板用導体材料
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JP2785544B2 (ja) * 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JP2783751B2 (ja) 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
JP3087656B2 (ja) * 1996-07-24 2000-09-11 株式会社村田製作所 低温焼結無機組成物
JPH10194828A (ja) * 1996-11-12 1998-07-28 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミックス多層基板とその製造方法
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
JP3419291B2 (ja) * 1997-03-04 2003-06-23 株式会社村田製作所 低温焼結磁器組成物及びそれを用いた多層セラミック基板
JP3219022B2 (ja) * 1997-06-20 2001-10-15 住友金属工業株式会社 電子部品搭載用セラミックス多層配線基板の電極構造
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3358589B2 (ja) * 1999-06-08 2002-12-24 株式会社村田製作所 セラミック基板用組成物、グリーンシートおよびセラミック回路部品
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP2001106571A (ja) * 1999-10-07 2001-04-17 Murata Mfg Co Ltd 誘電体セラミック組成物及びセラミック電子部品
JP2001220230A (ja) * 2000-02-09 2001-08-14 Murata Mfg Co Ltd 誘電体磁器組成物
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP3591437B2 (ja) * 2000-09-07 2004-11-17 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに電子装置
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP2002368420A (ja) * 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
JP4748435B2 (ja) * 2001-08-21 2011-08-17 日本電気硝子株式会社 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP4876493B2 (ja) * 2005-09-07 2012-02-15 株式会社村田製作所 多層セラミック基板および電子部品
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315720A (ja) * 1992-05-13 1993-11-26 Nippon Cement Co Ltd ガラス又はガラス・セラミックス基板用導体材料
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150113159A (ko) * 2013-03-27 2015-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
US9974168B2 (en) 2013-03-27 2018-05-15 Murata Manufacturing Co., Ltd. Insulating ceramic paste, ceramic electronic component, and method for producing the same
KR101878764B1 (ko) * 2013-03-27 2018-07-16 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
US10292264B2 (en) 2013-03-27 2019-05-14 Murata Manufacturing Co., Ltd. Insulating ceramic paste, ceramic electronic component, and method for producing the same

Also Published As

Publication number Publication date
WO2008132913A1 (ja) 2008-11-06
US7998560B2 (en) 2011-08-16
US20090294020A1 (en) 2009-12-03
US20090061178A1 (en) 2009-03-05
CN101543151B (zh) 2011-04-13
US8257529B2 (en) 2012-09-04
CN101543151A (zh) 2009-09-23
JPWO2008132913A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP4957723B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP5182367B2 (ja) 多層セラミック基板およびその製造方法
WO2017002434A1 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
JP2011088756A (ja) 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP5354011B2 (ja) 多層セラミック基板の製造方法
US8241449B2 (en) Method for producing ceramic body
JP2008159726A (ja) 多層配線基板
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
JP4610185B2 (ja) 配線基板並びにその製造方法
JP2004095753A (ja) 多層セラミック基板の製造方法
JP5563036B2 (ja) 多層セラミック基板及びその製造方法
JP6005942B2 (ja) セラミック多層基板の製造方法
JP2012074747A (ja) セラミック積層基板の製造方法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JP2006013354A (ja) 多層回路基板の製造方法
JP2006181738A (ja) セラミック積層体
JP2009266912A (ja) セラミック積層基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4793447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees