KR101525698B1 - 적층형 전자부품 및 그 제조방법 - Google Patents

적층형 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101525698B1
KR101525698B1 KR1020130150823A KR20130150823A KR101525698B1 KR 101525698 B1 KR101525698 B1 KR 101525698B1 KR 1020130150823 A KR1020130150823 A KR 1020130150823A KR 20130150823 A KR20130150823 A KR 20130150823A KR 101525698 B1 KR101525698 B1 KR 101525698B1
Authority
KR
South Korea
Prior art keywords
metal magnetic
glass
magnetic body
metal
thickness
Prior art date
Application number
KR1020130150823A
Other languages
English (en)
Inventor
김익섭
김호윤
김명기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130150823A priority Critical patent/KR101525698B1/ko
Priority to CN201410076681.XA priority patent/CN104700980B/zh
Priority to US14/201,379 priority patent/US9378884B2/en
Application granted granted Critical
Publication of KR101525698B1 publication Critical patent/KR101525698B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/005Impregnating or encapsulating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 적층형 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 우수한 자기적 특성으로 고주파에서도 높은 인덕턴스를 유지하고 직류중첩특성이 우수하면서도 치밀한 미세 구조층을 가져 강도가 개선된 적층형 전자부품 및 그 제조방법에 관한 것이다.

Description

적층형 전자부품 및 그 제조방법{Multilayered electronic component and manufacturing method thereof}
본 발명은 적층형 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 우수한 자기적 특성을 가지면서 강도가 개선된 적층형 전자부품에 관한 것이다.
전자부품 중 인덕터는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로써, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품 등으로 사용된다.
스마트폰이나 모바일 IT 기기 등에 채용되어 사용되고 있는 파워 인덕터 등의 수동소자들은 1MHz 이상의 고주파 대역에서 사용된다. 이에 연자성 페라이트로 알려져 있는 다수의 금속산화물, 예를 들면 Fe2O3, NiO, CuO, ZnO 등을 혼합, 하소, 분쇄하여 제조된 연자성 재료를 주로 사용해왔다.
그러나 최근 스마트폰이나 모바일 IT 기기 등의 데이터 전송량 등이 크게 증가하고 있어 데이터의 고속처리를 위해 CPU의 스위칭 주파수가 빨라지고 스마트폰 화면의 고해상도화, 대면적화 등으로 인하여 모바일 기기 등에서의 전력 사용량이 급증하고 있는 추세이다. 이러한 모바일 기기에서의 전력 사용량 증가로 CPU, 디스플레이부, 전력관리 모듈 등의 구동회로 설계에 다수 투입되어 사용되는 파워 인덕터 등의 수동소자들에 대해 높은 전력소비 효율 특성을 요구하고 있다.
이러한 파워인덕터 등의 효율 개선 요구에 따라 연자성 페라이트 재료를 금속 미립 분말로 대체하여 1MHz 이상의 고주파대역에서 사용이 가능하고 와전류 손실 등을 크게 개선하여 에너지 소비 효율 및 직류중첩특성이 개선된 파워인덕터 소자가 제품화되고 있다.
종래에 금속 분말을 적용한 인덕터는 박막형 인덕터 및 권선형 인덕터가 있었다.
박막형 인덕터는 권선 형상의 구리 도선을 도금 공법으로 PCB 등 기판 위에 형성하고 금속 분말 및 에폭시 수지를 혼합한 금속, 에폭시 혼합 재료로 구리 도선이 감싸지도록 압착 성형하고 열처리에 의한 에폭시 수지의 경화공정을 거쳐 제작된다.
권선형 인덕터는 구리 와이어를 권선한 후 금속과 에폭시를 혼합한 복합 재료를 이용하여 권선형 구리 와이어를 감싼 후 성형틀에서 고압으로 압착 성형하여 칩 형상을 구현하고 열처리에 의해 에폭시를 경화하는 공정을 통해 제작된다.
이 두 가지 공법으로 제작된 인덕터는 직류중첩특성이 페라이트 적층형 인덕터에 비해 상당히 우수하고, 효율도 PMIC(Power Management IC) 모듈 세트 등의 특성 평가 결과 수 퍼센트 이상 개선된 결과를 보이고 있다.
이와 같이 금속 분말 적용에 따른 인덕터의 직류중첩특성, 효율 특성 등이 개선되는 장점과 더불어 양산성을 동시에 확보하기 위해 금속 자성체시트 적층형 인덕터가 검토되고 있다. 금속 자성체 적층형 인덕터는 산화물 페라이트 시트를 대체하여 금속 분말과 고분자의 균일 혼합물을 시트 형상으로 성형하고, 금속 자성체 시트 상에 비아홀 펀칭, 내부 도체 인쇄, 적층, 소성 등의 일련의 공정을 통해 제조한다.
이러한 금속 자성체시트 적층형 인덕터는 박막형이나 권선형 수준의 직류중첩특성은 구현되지만 열처리 시 산화되는 물성을 가지는 금속 재료를 사용하는 특성으로 인해 칩의 소성 온도 조건에 한계가 발생한다. 이를테면 금속 시트 적층체의 소성 공정에서 금속 분말의 표면에 산화층이 생성되고, 이러한 산화층은 소성 온도의 제어로 금속입자표면에 그 생성량을 조절할 수 있다. 산화층은 금속 입자 간 또는 금속입자와 내부전극 간의 전기적인 연결에 의한 절연파괴 발생을 제어하는 역할을 하며, 금속 입자 산화층 사이의 결합이 생성되어 칩 강도를 부여하는 역할을 하게 된다.
그러나 금속 입자 산화층 간의 결합력이 약하고, 금속 입자 충진률이 미흡하여 충분한 칩 강도를 확보하기 어렵고, 따라서 세트 실장 시 칩 파괴 등의 현상이 발생하는 문제가 있었다.
아래의 특허문헌 1은 금속 자성체 및 유리 성분을 포함한 페이스트를 사용하여 형성된 자성체 층과 도체 패턴을 적층하고 소성하여 제조한 적층형 전자부품을 개시하고 있다.
그러나, 특허문헌 1의 발명은 유리 성분이 열처리 과정에서 부분적으로 집중되는 문제가 발생할 수 있으며, 유리 성분의 첨가만큼 열 처리 전 압착 공정에서 금속 자성체의 충진이 불리해진다. 금속 자성체의 충진이 불리해지면 투자율 등의 감소가 수반되고, 인덕터 소자로써의 용량 특성 구현에 제한이 따르게 되는 한계가 있다.
일본공개특허 제2007-027354호
본 발명에 따른 일 실시형태의 목적은 우수한 자기적 특성으로 고주파에서도 높은 인덕턴스를 유지하고 직류중첩특성이 우수하면서도 강도가 개선된 적층형 전자부품 및 그 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시형태는,
복수의 금속 자성체 층이 적층된 금속 자성체 본체; 및 금속 자성체 본체 내부에 형성된 내부 도체 패턴부;를 포함하며, 상기 금속 자성체 본체의 외곽부에 형성된 글래스 흡수부를 포함하는 적층형 전자부품을 제공한다.
상기 글래스 흡수부는 상기 금속 자성체 본체의 상부 및 하부 커버층 및 마진부에 형성될 수 있다.
상기 상부 및 하부 커버층의 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 상부 및 하부 커버층 각 두께의 30 내지 80% 의 두께로 형성될 수 있다.
상기 마진부의 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 마진부 두께의 30 내지 80% 의 두께로 형성될 수 있다.
상기 글래스 흡수부는 SiO2, B2O3, V2O5, CaO, Al2O3, TiO2, ZrO2, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 글래스를 포함할 수 있다.
상기 글래스 흡수부에 포함되는 글래스는 전체 조성 중 SiO2, B2O3 및 V2O5 로 이루어진 군에서 선택된 어느 하나 이상이 60 몰% 이상 포함될 수 있다.
상기 글래스 흡수부의 금속 충진률은 70 부피% 이상일 수 있다.
상기 금속 자성체 본체는 Fe, Si, Cr, Al, Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금의 금속 자성 입자를 포함할 수 있다.
상기 금속 자성체 본체 표면에 글래스 절연층을 더 포함할 수 있다.
또한, 본 발명의 다른 일 실시형태는 복수의 금속 자성체 층이 적층된 금속 자성체 본체; 및 금속 자성체 본체 내부에 형성된 내부 도체 패턴부;를 포함하며,상기 금속 자성체 본체의 외곽부는, 글래스를 포함하고 금속 자성체 본체의 중앙부에 비하여 금속 충진률이 10 부피% 이상 향상된 치밀층을 형성하는 적층형 전자부품을 제공한다.
상기 금속 자성체 본체의 외곽부에 형성되는 치밀층은 상기 금속 자성체 본체의 표면으로부터 상부 및 하부 커버층 각 두께의 30 내지 80% 의 두께로 형성될 수 있다.
상기 금속 자성체 본체의 외곽부에 형성되는 치밀층은 상기 금속 자성체 본체의 표면으로부터 마진부 두께의 30 내지 80% 의 두께로 형성될 수 있다.
상기 치밀층의 금속 충진률은 70 부피% 이상일 수 있다.
또한, 본 발명의 다른 일 실시형태는 복수의 금속 자성체 시트를 마련하는 단계; 상기 금속 자성체 시트에 도체 패턴을 형성하는 단계; 상기 도체 패턴이 형성된 금속 자성체 시트를 적층하고 소결하여 금속 자성체 본체를 형성하는 단계; 상기 금속 자성체 본체의 표면을 글래스 용액으로 코팅하는 단계; 및 상기 글래스 코팅된 금속 자성체 본체를 열처리하여 금속 자성체 본체의 외곽부에 글래스 흡수부를 형성하는 단계;를 포함하는 적층형 전자부품의 제조방법을 제공한다.
상기 글래스 용액은 글래스를 5 내지 20 중량% 포함할 수 있다.
상기 글래스 코팅된 금속 자성체 본체는 1.0 내지 4.0 중량% 의 글래스를 포함할 수 있다.
상기 글래스 코팅된 금속 자성체 본체를 600 내지 750℃로 열처리할 수 있다.
상기 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 상기 금속 자성체 본체의 상부 및 하부 커버층 및 마진부 각각 두께의 30 내지 80% 의 두께로 형성될 수 있다.
본 발명의 일 실시형태의 적층형 전자부품은 우수한 자기적 특성으로 고주파에서도 높은 인덕턴스를 유지하고 직류중첩특성이 우수하면서도 치밀한 미세 구조층을 가져 강도가 개선될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자부품의 사시도이다.
도 2는 도 1에 도시된 I-I' 선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 적층형 전자부품의 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 적층형 전자부품의 단면도이다.
도 5는 도 2의 A 및 B 부분의 미세 구조를 주사전자현미경(SEM, Scanning Eletron Microscope)으로 관찰한 사진이다.
도 6은 본 발명의 일 실시형태에 따른 적층형 전자부품의 제조방법을 나타내는 공정도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 자성체 층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
적층형 전자부품
이하에서는 본 발명의 일 실시형태에 따른 적층형 전자부품을 설명하되, 특히 적층형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자부품의 사시도이고, 도 2는 도 1에 도시된 I-I' 선에 의한 단면도이며, 도 3 및 도 4는 본 발명의 다른 일 실시형태에 따른 적층형 전자부품의 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층형 전자부품(100)은 복수의 금속 자성체 층이 적층되어 형성된 금속 자성체 본체(110), 금속 자성체 본체 내부에 형성된 내부 도체 패턴부(120) 및 금속 자성체 본체(110)의 양 측면에 내부 도체 패턴부(120)의 양 끝단과 전기적으로 연결되도록 형성되는 외부전극(130)을 포함할 수 있으며, 상기 금속 자성체 본체(110)의 외곽부에는 글래스 흡수부(115)가 형성될 수 있다.
상기 금속 자성체 본체(110)는 길이 방향(L)의 양 단면, 폭 방향(W)의 양 단면 및 두께 방향(T)의 양 단면을 갖는 육면체로 형성될 수 있다. 이러한 금속 자성체 본체(10)는 복수의 금속 자성체 층을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 금속 자성체 본체(110)의 형상, 치수 및 금속 자성체 층의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
금속 자성체 본체(110)를 형성하는 복수의 금속 자성체 층은 소결된 상태로서, 인접하는 금속 자성체 층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
소결된 금속 자성체 본체(110)는 표면에 산화막이 형성된 금속 자성 입자를 포함할 수 있다. 상기 금속 자성 입자는 연자성 합금, 예를 들어 Fe, Si, Cr, Al, Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 보다 바람직하게는 Fe-Si-Cr계 합금일 수 있으며, 이에 한정되는 것은 아니다.
내부 도체 패턴부(120)는 두께 방향(T)으로 적층되는 복수의 금속 자성체 층 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있고, 상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
내부 도체 패턴이 인쇄된 각 금속 자성체 층에는 소정의 위치에 비아(via)가 형성되고, 상기 비아를 통해 각 금속 자성체 층에 형성된 내부 도체 패턴은 전기적으로 상호 연결되어 하나의 코일을 형성할 수 있다.
상기 금속 자성체 본체(110)는 용량 형성에 기여하는 부분으로서 상기 내부 도체 패턴부(120)가 형성된 액티브(Active)부와, 액티브(Active)부의 상하부에 각각 형성된 상부 및 하부 커버층으로 구성될 수 있다. 또한, 금속 자성체 본체(110)의 길이 방향(L)의 양 단면측과 폭 방향(W)의 양 단면측에는 내부 도체 패턴부(120)가 형성되지 않은 마진부가 구성될 수 있다.
상기 글래스 흡수부(115)는 금속 자성체 본체(110)의 외곽부에 형성될 수 있는데 외곽부란, 금속 자성체 본체(110)의 표면으로부터 내부 방향으로 특정 깊이 부분까지를 의미한다. 예를 들어, 글래스 흡수부(115)는 상기 금속 자성체 본체(110)의 상부 및 하부 커버층 및 마진부에 형성될 수 있다.
글래스 흡수부(115)는 금속 자성체 본체(110)의 표면에 글래스 용액을 코팅한 후 열처리하여 금속 자성체 본체(110)의 외곽부에 글래스를 흡수시켜 형성할 수 있으며, 흡수되는 글래스 액상의 유동에 의해 글래스 흡수부(115)의 금속 자성 입자의 일부가 재배열이 일어나 입자간 간격이 좁아질 수 있고, 글래스가 금속 자성 입자 사이의 오픈 포아(open pore) 공간의 일부를 채워 보다 치밀한 구조를 형성함으로써 강도를 개선할 수 있다.
금속 자성체 본체(110)의 상부 및 하부 커버층에 형성되는 글래스 흡수부(115)는 상기 금속 자성체 본체(110)의 표면으로부터 상부 및 하부 커버층 각 두께(tc1, tc2)의 30 내지 80%의 두께로 형성될 수 있다.
글래스가 깊이 침투되어 글래스 흡수부(115)의 영역이 넓어질수록 강도는 향상되지만 글래스 액상을 칩 내부 깊이까지 침투시키기 위한 열처리 시간이 길어짐에 따라 금속 자성체 본체의 추가적인 금속 입자 산화가 진행하기 때문에 인덕턴스가 감소될 수 있다. 따라서, 인덕턴스, 효율 등이 우수하게 유지되면서도 강도가 개선되도록 글래스 흡수부(115)를 형성하는 것이 중요하다.
글래스 흡수부(115)가 상부 및 하부 커버층 각 두께(tc1, tc2)의 30% 미만으로 형성될 경우 강도 개선이 미흡하여 칩 파괴가 발생할 수 있으며, 80% 를 초과할 경우 금속 자성체의 추가 산화가 진행되어 인덕턴스가 현저히 저하될 수 있다.
또한, 금속 자성체 본체(110)의 마진부에 형성되는 글래스 흡수부(115)는 상기 금속 자성체 본체(110)의 표면으로부터 마진부 두께(tm)의 30 내지 80% 의 두께로 형성될 수 있다.
글래스 흡수부(115)가 마진부 두께(tm)의 30% 미만으로 형성될 경우 강도 개선이 미흡하여 칩 파괴가 발생할 수 있으며, 80% 를 초과할 경우 금속 자성체의 추가 산화가 진행되어 인덕턴스가 현저히 저하될 수 있다.
글래스 흡수부(115)에 포함되는 글래스는 SiO2, B2O3, V2O5, CaO, Al2O3, TiO2, ZrO2, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 글래스를 포함할 수 있다. 이때, 글래스의 뼈대구조를 이루는 망목 형성 원소의 함량이 60 몰% 이상인 것이 강도 개선에 유리할 수 있다. 상기 망목 형성 원소로는 예를 들어, SiO2, B2O3 또는 V2O5 등이 있을 수 있다.
글래스 흡수부(115)는 글래스 액상의 유동에 의해 금속 자성 입자의 일부가 재배열이 일어나 입자간 간격이 좁아질 수 있고, 글래스가 금속 자성 입자 사이의 오픈 포아(open pore) 공간의 일부를 채워 치밀한 구조를 형성하고, 이에 따라 글래스 흡수부(115)의 금속 충진률은 70 부피% 이상일 수 있다.
글래스 흡수부(115)가 형성되는 금속 자성체 본체(110)의 외곽부는 중앙부(113)에 비하여 금속 충진률이 10부피% 이상 향상된 치밀층을 형성할 수 있다.
도 5는 도 2의 A 및 B 부분의 미세 구조를 주사전자현미경(SEM, Scanning Eletron Microscope)으로 관찰한 사진이다.
도 5를 참조하면, 글래스가 흡수되지 않은 중앙부(113)인 A에 비하여 글래스 흡수부(115)인 B가 금속 충진률이 현저히 향상되고 치밀한 구조를 보이는 것을 확인할 수 있다.
글래스가 흡수되지 않은 중앙부와 글래스가 흡수되어 금속 충진률이 10부피% 이상 향상된 치밀층을 형성하는 금속 자성체 본체(110) 외곽부로 구성됨에 따라 높은 인덕턴스 값을 구현하면서도 강도를 현저히 개선할 수 있다.
금속 자성체 본체(110)의 표면은 글래스 절연층(140)이 형성될 수 있다. 상기 글래스 절연층(140)은 금속 자성체 본체(110)의 표면에 5㎛ 이하의 두께로 형성될 수 있으며, 글래스 절연층(140)에 포함되는 글래스는 SiO2, B2O3, V2O5, CaO, Al2O3, TiO2, ZrO2, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 글래스를 포함할 수 있다.
금속 자성체 본체(110)를 구성하는 금속 자성 입자는 표면에 산화막이 형성되어 금속 자성 입자 간 절연이 확보되지만, 산화막 형성이 적당하지 않는 경우나 칩 표면이 손상을 받았을 경우 노출된 금속 자성 입자에 의해 전기적 쇼트가 발생할 수 있고, 도금 번짐 등의 결함이 발생할 수 있다. 이에, 금속 자성체 본체(110)의 표면에 글래스 절연층(140)을 형성함에 따라 전기적 쇼트 및 도금 번짐의 발생을 방지할 수 있다.
상기 금속 자성체 본체(110)의 적어도 일 단면에는 외부전극(130)이 형성될 수 있고, 상기 외부전극(130)은 내부 도체 패턴부(120)와 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며 예를 들어, 구리(Cu), 은(Ag) 또는 니켈(Ni) 등의 단독 또는 혼합 형태일 수 있다. 내부 도체 패턴부(120)는 외부전극(130)에 전기적으로 연결될 수 있으며, 글래스 절연층(140)을 형성할 경우에는 내부 도체 패턴부(120)의 일부는 글래스 절연층(140)을 투과하여 외부전극(130)과 전기적으로 연결될 수 있다.
적층형 전자부품의 제조방법
도 6은 본 발명의 일 실시형태에 따른 적층형 전자부품의 제조방법을 나타내는 공정도이다.
도 6을 참조하면 먼저, 금속 자성 입자 및 유기물을 혼합하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 금속 자성체 시트를 마련할 수 있다.
상기 금속 자성 입자는 연자성 합금, 예를 들어 Fe, Si, Cr, Al, Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 보다 바람직하게는 Fe-Si-Cr계 합금일 수 있으며, 이에 한정되는 것은 아니다.
상기 금속 자성체 시트는 금속 자성 입자, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수십 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 도전성 금속 분말을 포함하는 도전성 페이스트를 마련할 수 있다. 상기 도전성 금속 분말은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 금속 자성체 시트 상에 상기 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부 도체 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
내부 도체 패턴이 인쇄된 각 금속 자성체 층 소정의 위치에 비아(via)를 형성하고, 상기 비아를 통해 각 금속 자성체 층에 형성된 내부 도체 패턴은 전기적으로 상호 연결되어 하나의 코일을 형성할 수 있다.
상기 내부 도체 패턴이 인쇄된 금속 자성체 시트를 적층하여 액티브(Active)부를 형성하고, 액티브(Active)부 상하부에 내부 도체 패턴이 인쇄되지 않은 금속 자성체 시트를 적층하여, 압착, 소성하여 금속 자성체 본체를 제작할 수 있다.
다음으로, 상기 금속 자성체 본체의 표면을 글래스 용액으로 코팅할 수 있다.
상기 글래스 용액은 글래스 분말, 고분자 바인더 및 에탄올 등의 유기 용매를 혼합하여 형성할 수 있다.
상기 글래스 분말은 SiO2, B2O3, V2O5, CaO, Al2O3, TiO2, ZrO2, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상을 포함한 혼합 분체를 고온 용융 공정을 거쳐 제작 후, 용융물의 냉각, 분쇄를 통해 제조될 수 있으며, 유기 용매에 용해되지 않도록 화학적 저항성을 가져야 한다.
이때, 글래스의 뼈대구조를 이루는 망목 형성 원소의 함량이 60 몰% 이상인 것이 강도 개선에 유리할 수 있다. 상기 망목 형성 원소로는 예를 들어, SiO2, B2O3 또는 V2O5 등이 있을 수 있다.
금속 자성체 본체 표면에 코팅되는 글래스 함량은 상기 글래스 용액에 포함되는 글래스 분말의 함량 및 코팅 횟수에 따라 조절될 수 있으며, 금속 자성체 표면에 코팅되는 글래스의 함량은 1.0 내지 4.0 중량% 일 수 있다. 이는 글래스 분말을 5 내지 20 중량% 포함하는 글래스 용액을 사용하고, 코팅 횟수를 조절하여 형성할 수 있다. 금속 자성체 표면에 코팅되는 글래스의 함량이 1.0 중량% 미만일 경우 금속 자성체 본체에 흡수되는 글래스가 적어 치밀층 형성이 어려울 수 있으며, 4.0 중량% 를 초과할 경우 글래스 액상 과다로 인한 금속 자성체 입자의 추가적인 산화가 발생하여 인덕턴스가 감소되는 문제가 발생할 수 있으며, 칩 표면에 부분적으로 결정질화된 글래스 뭉침 등의 얼룩을 형성하게 되어 칩 외관 불량의 문제가 발생할 수 있다.
금속 자성체 본체 표면에 글래스를 코팅하기 위해서 상기 글래스 용액을 스프레이 분사 방법으로 도포하거나 글래스 용액에 금속 자성체 본체를 함침한 후 꺼내는 방법을 수 회 반복할 수 있다.
다음으로, 상기 글래스 코팅된 금속 자성체 본체를 열처리하여 금속 자성체 본체의 외곽부에 글래스 흡수부를 형성할 수 있다.
금속 자성체 본체의 표면을 글래스로 코팅하고 글래스 분말이 점성 유동 거동을 보이는 온도 이상의 열처리를 함으로써 글래스 분말이 일정 점성을 가지고 유동하여 금속 자성 입자를 재배열시키고, 금속 자성 입자 간 사이의 오픈 포아(open pore)를 채워 치밀한 미세 구조의 글래스 흡수부를 형성할 수 있다.
이때, 상기 열처리 온도는 600 내지 750℃ 일 수 있다. 650℃ 미만으로 열처리할 경우 글래스 분말이 점성 유동 거동을 보이지 않아 금속 자성체 본체로의 흡수깊이를 용이하게 제어할 수 없으며, 750℃를 초과할 경우 금속 자성체 입자의 추가적인 산화가 발생하여 인덕턴스의 감소 문제가 있을 수 있다.
열처리 시간은 특별히 제한되지 않으나, 금속 자성체 본체의 외곽부에 글래스 흡수부를 형성할 수 있도록 상기 열처리 온도에서 10분 내지 30분 유지하는 것이 바람직하다.
한편, 글래스를 코팅한 후 열처리하는 단계에 있어서, 글래스 용액 내 고분자 바인더 등의 글래스 코팅층에 잔류하는 유기물은 열처리 시 잔탄을 남기거나 이산화탄소 등으로 가스화하면서 글래스 버블 등을 형성해 품질을 떨어뜨릴 수 있으므로 본 열처리보다 낮은 유기물 바인더의 분해 온도 수준에서 탈바인딩을 실시하는 단계를 더 포함할 수 있다.
금속 자성체 본체의 외곽부에 글래스를 흡수시킬 때, 코팅된 글래스 함량 및 열처리 온도, 시간 등을 조절하여 형성되는 글래스 흡수부의 두께를 조절할 수 있다. 글래스가 깊이 침투되어 글래스 흡수부의 영역이 넓어질수록 강도가 향상되지만 글래스 액상을 칩 내부 깊이까지 침투시키기 위한 열처리 시간이 길어짐에 따라 금속 자성체 본체의 추가적인 금속 입자 산화가 진행하기 때문에 인덕턴스가 감소될 수 있다. 따라서, 인덕턴스, 효율 등이 우수하게 유지되면서도 강도가 개선되도록 글래스 흡수부를 형성하는 것이 중요하다.
금속 자성체 본체의 상부 및 하부 커버층에 형성되는 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 상부 및 하부 커버층 각 두께(tc1, tc2)의 30 내
또한, 금속 자성체 본체의 마진부에 형성되는 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 마진부 두께(tm)의 30 내지 80% 의 두께로 형성되도록 조절할 수 있다.
금속 자성체 본체의 표면에는 글래스 절연층을 형성할 수 있다. 금속 자성체 본체 표면에 코팅된 글래스의 일부가 금속 자성체 본체의 표면에 5㎛ 이하의 두께로 글래스 절연층을 형성할 수 있으나, 이에 제한되지는 않는다.
상기 열처리하여 글래스 흡수부를 형성한 금속 자성체 본체를 연마하여 표면에 잔류하는 실투 및 결정화된 글래스 뭉침 영역을 제거할 수 있다. 이후 연마된 금속 자성체 본체를 세척 및 건조하고, 외부전극을 도포하고 소성하여 외부전극을 형성할 수 있다. 외부전극은 구리(Cu), 은(Ag) 또는 니켈(Ni) 등의 단독 또는 혼합 형태를 포함하여 형성할 수 있으며, 외부전극 상에 주석(Sn) 또는 니켈(Ni) 도금층을 형성할 수 있다.
금속 자성체 본체에 글래스를 코팅한 후 열처리함으로써 금속 자성체 시트 적층체의 층간 박리, 크랙 등의 결함이 있을 경우에도 글래스 액상의 침투로 결함부분이 보완될 수 있고, 칩 연마, 도금, 외부전극 인쇄, 전극 소성 등의 후공정 진행에 있어서의 칩 파손을 막을 수 있는 충분한 강도를 부여할 수 있다.
100 : 적층형 전자부품 113 : 중앙부
110 : 금속 자성체 본체 115 : 글래스 흡수부
120 : 내부 도체 패턴부 140 : 글래스 절연층
130 : 외부전극

Claims (18)

  1. 복수의 금속 자성체 층이 적층된 금속 자성체 본체; 및
    금속 자성체 본체 내부에 형성된 내부 도체 패턴부;를 포함하며,
    상기 금속 자성체 본체의 외곽부에 형성된 글래스 흡수부를 포함하고,
    상기 글래스 흡수부는 금속 자성 입자와, 상기 금속 자성 입자 사이 공간에 충진된 글래스를 포함하는 적층형 전자부품.
  2. 제 1항에 있어서,
    상기 글래스 흡수부는 상기 금속 자성체 본체의 상부 및 하부 커버층 및 마진부에 형성된 적층형 전자부품.
  3. 제 2항에 있어서,
    상기 상부 및 하부 커버층의 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 상부 및 하부 커버층 각 두께의 30 내지 80% 의 두께로 형성되는 적층형 전자부품.
  4. 제 2항에 있어서,
    상기 마진부의 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 마진부 두께의 30 내지 80% 의 두께로 형성되는 적층형 전자부품.
  5. 제 1항에 있어서,
    상기 글래스 흡수부는 SiO2, B2O3, V2O5, CaO, Al2O3, TiO2, ZrO2, K20 및 Li2O 로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 글래스를 포함하는 적층형 전자부품.
  6. 제 1항에 있어서,
    상기 글래스 흡수부에 포함되는 글래스는 전체 조성 중 SiO2, B2O3 및 V2O5 로 이루어진 군에서 선택된 어느 하나 이상이 60 몰% 이상 포함된 적층형 전자부품.
  7. 제 1항에 있어서,
    상기 글래스 흡수부의 금속 충진률은 70 부피% 이상인 적층형 전자부품.
  8. 제 1항에 있어서,
    상기 금속 자성체 본체는 Fe, Si, Cr, Al, Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금의 금속 자성 입자를 포함하는 적층형 전자부품.
  9. 제 1항에 있어서,
    상기 금속 자성체 본체 표면에 글래스 절연층을 더 포함하는 적층형 전자부품.
  10. 복수의 금속 자성체 층이 적층된 금속 자성체 본체; 및
    금속 자성체 본체 내부에 형성된 내부 도체 패턴부;를 포함하며,
    상기 금속 자성체 본체의 외곽부는, 글래스를 포함하고 금속 자성체 본체의 중앙부에 비하여 금속 충진률이 10 부피% 이상 향상된 치밀층을 형성하는 적층형 전자부품.
  11. 제 10항에 있어서,
    상기 금속 자성체 본체의 외곽부에 형성되는 치밀층은 상기 금속 자성체 본체의 표면으로부터 상부 및 하부 커버층 각 두께의 30 내지 80% 의 두께로 형성되는 적층형 전자부품.
  12. 제 10항에 있어서,
    상기 금속 자성체 본체의 외곽부에 형성되는 치밀층은 상기 금속 자성체 본체의 표면으로부터 마진부 두께의 30 내지 80% 의 두께로 형성되는 적층형 전자부품.
  13. 제 10항에 있어서,
    상기 치밀층의 금속 충진률은 70 부피% 이상인 적층형 전자부품.
  14. 복수의 금속 자성체 시트를 마련하는 단계;
    상기 금속 자성체 시트에 도체 패턴을 형성하는 단계;
    상기 도체 패턴이 형성된 금속 자성체 시트를 적층하고 소결하여 금속 자성체 본체를 형성하는 단계;
    상기 금속 자성체 본체의 표면을 글래스 용액으로 코팅하는 단계; 및
    상기 글래스 코팅된 금속 자성체 본체를 열처리하여 금속 자성체 본체의 외곽부에 글래스 흡수부를 형성하는 단계;를 포함하는 적층형 전자부품의 제조방법.
  15. 제 14항에 있어서,
    상기 글래스 용액은 글래스를 5 내지 20 중량% 포함하는 적층형 전자부품의 제조방법.
  16. 제 14항에 있어서,
    상기 글래스 코팅된 금속 자성체 본체는 1.0 내지 4.0 중량% 의 글래스를 포함하는 적층형 전자부품의 제조방법.
  17. 제 14항에 있어서,
    상기 글래스 코팅된 금속 자성체 본체를 600 내지 750℃로 열처리하는 적층형 전자부품의 제조방법.
  18. 제 14항에 있어서,
    상기 글래스 흡수부는 상기 금속 자성체 본체의 표면으로부터 상기 금속 자성체 본체의 상부 및 하부 커버층 및 마진부 각각 두께의 30 내지 80% 의 두께로 형성되는 적층형 전자부품의 제조방법.

KR1020130150823A 2013-12-05 2013-12-05 적층형 전자부품 및 그 제조방법 KR101525698B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130150823A KR101525698B1 (ko) 2013-12-05 2013-12-05 적층형 전자부품 및 그 제조방법
CN201410076681.XA CN104700980B (zh) 2013-12-05 2014-03-04 多层电子元件及其制造方法
US14/201,379 US9378884B2 (en) 2013-12-05 2014-03-07 Multilayer electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150823A KR101525698B1 (ko) 2013-12-05 2013-12-05 적층형 전자부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101525698B1 true KR101525698B1 (ko) 2015-06-03

Family

ID=53271868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150823A KR101525698B1 (ko) 2013-12-05 2013-12-05 적층형 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US9378884B2 (ko)
KR (1) KR101525698B1 (ko)
CN (1) CN104700980B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077935A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 칩 전자부품

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3127225B1 (en) * 2014-04-02 2018-08-22 J.H. Beheer B.V. Stator module of an electric machine comprising an permanent magnet rotor
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
KR101580411B1 (ko) * 2014-09-22 2015-12-23 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件
JP6914617B2 (ja) * 2016-05-11 2021-08-04 Tdk株式会社 積層コイル部品
KR20180025565A (ko) * 2016-09-01 2018-03-09 삼성전기주식회사 칩 전자부품
KR20180058634A (ko) * 2016-11-24 2018-06-01 티디케이가부시기가이샤 전자 부품
JP2018182209A (ja) * 2017-04-19 2018-11-15 株式会社村田製作所 コイル部品
KR102004805B1 (ko) * 2017-10-18 2019-07-29 삼성전기주식회사 코일 전자 부품
KR101912291B1 (ko) * 2017-10-25 2018-10-29 삼성전기 주식회사 인덕터
JP6702296B2 (ja) * 2017-12-08 2020-06-03 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203723A (ja) * 2003-10-24 2005-07-28 Kyocera Corp ガラスセラミック基板およびその製造方法
JP2010118587A (ja) * 2008-11-14 2010-05-27 Toko Inc 電子部品及びその製造方法
KR20130101849A (ko) * 2012-03-06 2013-09-16 삼성전기주식회사 박막형 공통 모드 필터
KR20130126723A (ko) * 2011-09-07 2013-11-20 티디케이가부시기가이샤 적층형 코일 부품

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680683B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器組成物
JP3760942B2 (ja) * 2001-10-25 2006-03-29 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP4794929B2 (ja) 2005-07-15 2011-10-19 東光株式会社 大電流用積層型インダクタの製造方法
KR100771501B1 (ko) 2006-04-07 2007-10-30 주식회사 쎄라텍 적층형 칩 타입 전자 부품의 표면 코팅용 조성물, 이를이용한 적층형 칩 타입 전자 부품 및 그 제조방법
CN101467221B (zh) * 2006-06-14 2012-06-13 株式会社村田制作所 层叠型陶瓷电子元器件
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP5553978B2 (ja) * 2008-09-05 2014-07-23 東光株式会社 電子部品の製造方法
JP5093252B2 (ja) * 2010-01-22 2012-12-12 Tdk株式会社 電子部品
CN201749759U (zh) * 2010-06-07 2011-02-16 佳邦科技股份有限公司 积层式芯片型电感器
JP5048155B1 (ja) * 2011-08-05 2012-10-17 太陽誘電株式会社 積層インダクタ
JP6034553B2 (ja) 2011-08-25 2016-11-30 太陽誘電株式会社 電子部品の電極形成方法
JP5598452B2 (ja) * 2011-10-14 2014-10-01 株式会社村田製作所 電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203723A (ja) * 2003-10-24 2005-07-28 Kyocera Corp ガラスセラミック基板およびその製造方法
JP2010118587A (ja) * 2008-11-14 2010-05-27 Toko Inc 電子部品及びその製造方法
KR20130126723A (ko) * 2011-09-07 2013-11-20 티디케이가부시기가이샤 적층형 코일 부품
KR20130101849A (ko) * 2012-03-06 2013-09-16 삼성전기주식회사 박막형 공통 모드 필터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077935A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 칩 전자부품
KR102511867B1 (ko) 2017-12-26 2023-03-20 삼성전기주식회사 칩 전자부품

Also Published As

Publication number Publication date
US9378884B2 (en) 2016-06-28
CN104700980B (zh) 2018-03-16
CN104700980A (zh) 2015-06-10
US20150162124A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
KR101525698B1 (ko) 적층형 전자부품 및 그 제조방법
US9536660B2 (en) Chip electronic component and method of manufacturing the same
KR101616610B1 (ko) 적층형 전자부품 및 그 제조방법
KR101954579B1 (ko) 적층 인덕터
KR101922871B1 (ko) 적층형 전자부품, 그 제조방법 및 그 실장기판
US9583251B2 (en) Chip electronic component and board having the same
US9496084B2 (en) Method of manufacturing chip electronic component
JP5821535B2 (ja) 積層型インダクタ
CN106057399B (zh) 线圈电子组件及其制造方法
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2018098278A (ja) コイル部品
KR101994730B1 (ko) 인덕터
KR101832554B1 (ko) 칩 전자부품 및 그 제조방법
KR20150080739A (ko) 외부전극용 도전성 페이스트, 칩형 전자부품 및 그 제조방법
JP2014123696A (ja) 積層セラミックキャパシタ、その製造方法、及び積層セラミックキャパシタが実装された回路基板
KR102217286B1 (ko) 하이브리드 인덕터 및 그 제조방법
KR20150134858A (ko) 칩 전자부품 및 그 실장기판
KR20140012322A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102052767B1 (ko) 칩 전자부품 및 그 제조방법
KR102004775B1 (ko) 적층형 전자부품의 제조방법, 적층형 전자부품 및 그 실장기판
JP6780833B2 (ja) コイル電子部品
US11769624B2 (en) Coil electronic component
KR20140044606A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2021073717A (ja) コイル部品
KR20140015074A (ko) 파워 인덕터

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5