KR102217286B1 - 하이브리드 인덕터 및 그 제조방법 - Google Patents

하이브리드 인덕터 및 그 제조방법 Download PDF

Info

Publication number
KR102217286B1
KR102217286B1 KR1020150046310A KR20150046310A KR102217286B1 KR 102217286 B1 KR102217286 B1 KR 102217286B1 KR 1020150046310 A KR1020150046310 A KR 1020150046310A KR 20150046310 A KR20150046310 A KR 20150046310A KR 102217286 B1 KR102217286 B1 KR 102217286B1
Authority
KR
South Korea
Prior art keywords
magnetic metal
ferrite
oxide
inductor
hybrid
Prior art date
Application number
KR1020150046310A
Other languages
English (en)
Other versions
KR20160118051A (ko
Inventor
김호윤
최유진
손수환
천민경
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150046310A priority Critical patent/KR102217286B1/ko
Priority to US15/009,125 priority patent/US20160293315A1/en
Publication of KR20160118051A publication Critical patent/KR20160118051A/ko
Priority to US16/266,617 priority patent/US10937581B2/en
Application granted granted Critical
Publication of KR102217286B1 publication Critical patent/KR102217286B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00Cores, Yokes, or armatures
    • H01F3/10Composite arrangements of magnetic circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00Cores, Yokes, or armatures
    • H01F3/10Composite arrangements of magnetic circuits
    • H01F2003/106Magnetic circuits using combinations of different magnetic materials

Abstract

본 발명은 코일부가 배치된 코어부와, 상기 코어부를 사이에 두고 형성된 제 1 및 제 2 커버부를 갖는 인덕터 바디를 포함하며, 상기 코어부는 금속 자성층을 포함하고, 상기 제 1 및 제 2 커버부는 페라이트층을 포함하는 하이브리드(hybrid) 인덕터를 제공한다.

Description

하이브리드 인덕터 및 그 제조방법{Hybrid inductor and manufacturing method thereof}
본 발명은 하이브리드(hybrid) 인덕터 및 그 제조방법에 관한 것이다.
전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
적층 인덕터는 자성체 또는 유전체를 주재료로 하는 절연층 상에 코일 패턴을 형성하고, 이를 적층하여 내부에 코일부가 형성된 인덕터 바디를 형성하며, 인덕터 바디의 외측에 코일부를 외부 회로에 전기적으로 접속시키기 위한 외부전극을 형성하여 제조할 수 있다.
한국공개특허 제2011-0128554호
본 발명은 우수한 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성) 및 높은 인덕턴스(Inductance, L)를 구현할 수 있는 하이브리드(hybrid) 인덕터 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 인덕터 바디 내에, 자속이 집중되어 자기 포화가 빠르게 일어나는 코어부는 높은 포화 자화 값을 갖는 금속 자성층을 포함하고, 커버부는 높은 투자율을 갖는 페라이트층을 포함하는 하이브리드(hybrid) 인덕터 및 그 제조방법을 제공한다.
본 발명에 따르면, 자속이 집중되어 자기 포화가 빠르게 일어나는 코어부에 금속 자성층을 포함하고, 커버부에 페라이트층을 포함함으로써 우수한 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성) 및 높은 인덕턴스(Inductance, L)를 구현할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 일부를 절개하여 도시한 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 하이브리드(hybrid) 인덕터의 길이-두께(L-T) 방향의 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 길이-두께(L-T) 방향의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 관찰한 사진이다.
도 5는 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터와, 일반적인 금속 자성층만을 적층하여 제조한 금속 적층 인덕터의 전류 인가에 따른 인덕턴스(a) 및 DC-Bias 변화율(b)을 나타낸 그래프이다.
도 6은 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 제조방법을 나타내는 공정 흐름도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
하이브리드 ( hybrid ) 인덕터
이하에서는 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터를 설명하되, 특히 적층형 하이브리드(hybrid) 인덕터로 설명하지만 반드시 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 일부를 절개하여 도시한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터(100)는 인덕터 바디(50), 상기 인덕터 바디(50)의 내부에 형성된 코일 패턴(41) 및 상기 인덕터 바디(50)의 외측에 배치되어 상기 코일 패턴(41)의 인출부와 각각 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
한편, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터(100)는 인덕터 바디(50) 내에 금속 자성층(60) 및 페라이트층(70)을 동시에 포함한다.
본 발명의 일 실시형태에 따른 하이브리드(hybrid) 전자부품(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
상기 인덕터 바디(50)는 복수의 금속 자성층(60) 및 페라이트층(70)이 적층되어 형성된다.
복수의 금속 자성층(60) 및 페라이트층(70)은 소결된 상태로, 인접하는 금속 자성층(60)끼리의 경계 및 인접하는 페라이트층(70)끼리의 경계는 주사전자현미경(SEM)을 이용하지 않고 확인하기 곤란할 정도로 일체화되어 있을 수 있다.
본 발명의 일 실시형태에 따른 상기 인덕터 바디(50)에 있어서 상기 금속 자성층(60) 및 페라이트층(70)이 배치되는 구체적인 구조는 후술하도록 한다.
본 발명의 일 실시형태는 상기 복수의 금속 자성층(60) 상에 소정의 두께로 형성된 코일 패턴(41)이 상기 금속 자성층(60)을 관통하는 비아를 통해 전기적으로 연결되어 인덕터 바디(50) 내에 하나의 코일부(40)를 형성한다.
상기 코일 패턴(41)은 도전성 금속을 포함하는 도전성 페이스트를 금속 자성층(60) 상에 인쇄 공법 등으로 도포하여 형성할 수 있다.
상기 코일 패턴(41)을 형성하는 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며, 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 복수의 코일 패턴(41)이 적층되어 형성되는 코일부의 내측에는 코일 축심부(55)가 형성된다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 2를 참조하면, 상기 인덕터 바디(50)는 코일부(40)가 배치된 코어부(51)와, 상기 코어부(51)를 사이에 두고 형성된 제 1 및 제 2 커버부(52, 53)를 갖는다.
본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터는 상기 코어부(51)는 금속 자성층(60)을 포함하고, 상기 제 1 및 제 2 커버부(52, 53)는 페라이트층(70)을 포함한다.
페라이트층 만을 적층하여 이루어진 인덕터 바디를 갖는 일반적인 적층 인덕터는 페라이트 재료의 포화 자화 값이 약 70 emu/g 이하로 낮아 전류 인가에 따른 인덕턴스의 변화가 커서 고 전류에서 인덕턴스를 유지하기가 어려웠다.
한편, 금속 자성층 만을 적층하여 이루어진 인덕터 바디를 갖는 적층 인덕터는 금속 자성 재료가 높은 포화 자화 값을 가져 DC-Bias 특성은 우수하나, 투자율이 낮아 고 용량을 구현하는데 어려움이 있었다.
이에 본 발명의 일 실시형태는 자속이 집중되어 자기 포화가 빠르게 일어나는 코일 축심부(55)가 형성된 코어부(51)는 높은 포화 자화 값을 갖는 금속 자성층(60)을 형성하고, 자속의 밀도가 상대적으로 낮은 제 1 및 제 2 커버부(52, 53)는 높은 투자율을 갖는 페라이트층(70)을 형성하였다.
이에 따라, 우수한 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성) 및 높은 인덕턴스(Inductance, L)를 동시에 구현할 수 있다.
한편, 본 발명의 일 실시형태에 따른 상기 인덕터 바디(50)의 상기 제 1 및 제 2 커버부(52, 53)는 상기 페라이트층(70)의 각 표면에 형성된 금속 자성층(60)을 더 포함한다.
상기 금속 자성층(60)과 페라이트층(70)은 각기 다른 소성 수축률을 가지기 때문에 소성 시 이종 재료의 소성 수축률 차이로 인해서 금속 자성층(60)과 페라이트층(70) 계면에 분리가 일어나는 문제가 있었다.
이에 본 발명의 일 실시형태는 상기 페라이트층(70)의 각 표면에 금속 자성층(60)을 더 형성함으로써 소성 수축률이 상대적으로 작은 금속 자성층(60) 사이에 페라이트층(70)이 구속되어 소성 시 이종 재료의 소성 수축률 차이로 인한 계면 분리를 방지한다.
도 1 및 도 2에서는 제 1 및 제 2 커버부(52, 53)의 최외곽층에 금속 자성층(60)을 더 포함하는 실시형태는 도시하였으나, 이에 반드시 제한되는 것은 아니며, 페라이트층(70)의 적어도 일 표면에 금속 자성층(60)이 형성되어 페라이트층(70)을 사이에 두고 페라이트층(70)의 양 측에 금속 자성층(60)이 형성된 구조라면 적용 가능하다.
상기 제 1 및 제 2 커버부(52, 53)에 포함된 금속 자성층(60)의 두께(tm)는 페라이트층(70)의 두께(tf)의 20% 내지 100% 일 수 있다.
상기 금속 자성층(60)의 두께(tm)가 페라이트층(70)의 두께(tf)의 20% 미만일 경우 페라이트층(70)이 금속 자성층(60)에 의해 충분히 구속되지 못하여 이종 재료의 소성 수축률 차이로 인해서 계면 분리가 발생할 수 있으며, 100%를 초과할 경우 투자율이 높은 페라이트층(70)의 비율이 너무 작아 고 용량 구현이 어려울 수 있다.
상기 금속 자성층(60)은 철(Fe)과, 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 철(Fe)계 합금을 포함한다. 보다 바람직하게는 Fe-Si-Cr계 합금일 수 있으나, 반드시 이에 제한되는 것은 아니다.
예를 들면, 금속 자성층(60)은 철(Fe) 87wt% 이상, 크롬(Cr) 4 ~ 6 wt% 및 잔량의 규소(Si)를 포함하는 Fe-Si-Cr계 합금을 포함할 수 있다.
상기 Fe-Si-Cr계 합금을 사용할 때, 철(Fe)의 함유율이 87wt% 미만이면, 자기적 특성이 크게 하락할 수 있다.
크롬(Cr)의 함유율은 4 ~ 6 wt%일 경우 소성 시 높은 소성 온도에서 금속 자성입자의 표면에 크롬 산화막을 형성하여 철(Fe)이 산화되는 것을 방지하는 효과가 있다. 반면, 크롬(Cr)이 4wt% 미만으로 포함되는 경우 하이브리드(hybrid) 인덕터의 제조과정 시 높은 소성 온도에서 철(Fe)의 산화를 방지하기 어려워 자기적 특성을 잃어버릴 수 있고, 6wt%를 초과하는 경우 크롬(Cr) 산화물이 과량으로 생성되어 갭(gap) 효과가 필요 이상으로 증가하여 자기적 특성이 하락할 수 있다.
상기 금속 자성층(60)에 포함된 금속 자성입자는 표면에 금속 산화막이 형성된다.
상기 금속 산화막은 금속 자성입자의 적어도 일 성분이 산화되어 형성될 수 있으며, 예를 들어, 크롬 산화물(Cr2O3)을 포함할 수 있다. 상기 금속 산화막에 의해 금속 자성입자 간과, 금속 자성입자와 코일부(40) 간의 절연성이 확보될 수 있다.
상기 금속 자성층(60)에 포함된 금속 자성입자는 포화 자화 값이 100 emu/g 내지 250 emu/g 일 수 있다.
상기 금속 자성층(60)은 100 emu/g 내지 250 emu/g 의 높은 포화 자화 값을 가지기 때문에 자속이 집중되어 자기 포화가 빠르게 일어나는 코일 축심부(55)가 형성된 코어부(51)에 상기 금속 자성층(60)이 형성됨으로써 DC-Bias 특성을 개선할 수 있다.
상기 페라이트층(70)은 니켈(Ni) 및 아연(Zn)으로 이루어진 군에서 선택된 어느 하나 이상의 원소를 포함하는 페라이트를 포함한다. 예를 들면, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트 등일 수 있다.
한편, 상기 페라이트층(70)은 규소(Si) 산화물, 리튬(Li) 산화물, 붕소(B) 산화물, 칼륨(K) 산화물, 칼슘(Ca) 산화물 및 알루미늄(Al) 산화물로 이루어진 군에서 선택된 어느 하나 이상의 산화물로 이루어진 글래스(glass)를 더 포함할 수 있다.
상기 글래스(glass)는 페라이트층(70)에 포함되어 저온 소결제의 역할을 한다. 페라이트층(70)에 비하여 상대적으로 낮은 온도에서 소성하는 금속 자성층(60)과 페라이트층(70)을 동시에 소성하기 위하여 페라이트층(70)에 글래스(glass)를 포함한다. 예를 들어, 상기 글래스(glass)는 LiO2-B2O3-SiO2로 이루어진 저온 소결제 글래스(glass)일 수 있다.
도 3은 본 발명의 다른 실시형태에 따른 하이브리드(hybrid) 인덕터의 길이-두께(L-T) 방향의 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따른 하이브리드(hybrid) 인덕터(100)는 자속이 집중되어 자기 포화가 빠르게 일어나는 코일 축심부(55)가 형성된 코어부(51)에 높은 포화 자화 값을 갖는 금속 자성층(60)을 형성하고, 자속의 밀도가 상대적으로 낮은 제 1 및 제 2 커버부(52, 53) 전체에 높은 투자율을 갖는 페라이트층(70)을 형성하였다.
이에 따라, 우수한 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성) 및 높은 인덕턴스(Inductance, L)를 동시에 구현할 수 있다.
도 3에 도시된 바와 같이 제 1 및 제 2 커버부(52, 53)에 페라이트층(70)만을 포함할 경우 투자율이 높은 페라이트층(70)이 차지하는 체적이 커져 보다 더 고 용량을 구현할 수 있다. 다만, 금속 자성층(60)과 페라이트층(70)의 동시 소성 시 이종 재료의 소성 수축률 차이로 인해서 계면 분리가 발생할 수 있다.
도 4는 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 길이-두께(L-T) 방향의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 관찰한 사진이다.
도 4를 참조하면, 금속 자성층(60)과 페라이트층(70)이 구분되어 나타나는 것을 확인할 수 있다.
도 4에 도시된 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터는 자속이 집중되어 자기 포화가 빠르게 일어나는 코일 축심부(55)가 형성된 코어부(51)에 높은 포화 자화 값을 갖는 금속 자성층(60)을 형성하고, 자속의 밀도가 상대적으로 낮은 제 1 및 제 2 커버부(52, 53)에 높은 투자율을 갖는 페라이트층(70)을 형성하였으며, 상기 페라이트층(70)의 각 표면에 다시 금속 자성층(60)을 형성하였다.
이에 따라, 우수한 DC-Bias 특성(전류 인가에 따른 인덕턴스의 변화 특성) 및 높은 인덕턴스(Inductance, L)를 동시에 구현할 수 있으며, 금속 자성층(60) 사이에 페라이트층(70)이 구속되어 소성 시 이종 재료의 소성 수축률 차이로 인한 계면 분리를 방지할 수 있다.
도 5는 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터와, 일반적인 금속 자성층만을 적층하여 제조한 금속 적층 인덕터의 전류 인가에 따른 인덕턴스(a) 및 DC-Bias 변화율(b)을 나타낸 그래프이다.
도 5(a)를 참조하면, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터는 금속 적층 인덕터에 비하여 현저히 고 용량을 나타내는 것을 알 수 있다.
도 5(b)를 참조하면, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터와 금속 적층 인덕터는 전류 인가에 따른 DC-Bias 변화율에 있어서 큰 차이 없이 유사하게 나타나는 것을 알 수 있다.
즉, 일반적인 금속 적층 인덕터는 높은 포화 자화 값으로 인하여 DC-Bias 특성이 우수하지만 투자율이 낮아 용량이 낮게 나타났으나, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터는 코어부(51)에 높은 포화 자화 값을 갖는 금속 자성층(60)을 형성하고, 커버부(52, 53)에 높은 투자율을 갖는 페라이트층(70)을 형성함으로써 우수한 DC-Bias 특성을 나타내면서도 고 용량을 구현하였다.
하이브리드 ( hybrid ) 인덕터의 제조방법
도 6은 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터의 제조방법을 나타내는 공정 흐름도이다.
도 6을 참조하면, 복수의 금속 자성시트를 마련하고, 상기 금속 자성시트 상에 코일 패턴을 형성한다.
상기 금속 자성시트는 금속 자성입자와 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제조할 수 있다.
상기 금속 자성입자는 철(Fe)과, 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 철(Fe)계 합금이다. 보다 바람직하게는 Fe-Si-Cr계 합금일 수 있으나, 반드시 이에 제한되는 것은 아니다.
예를 들면, 금속 자성입자는 철(Fe) 87wt% 이상, 크롬(Cr) 4 ~ 6 wt% 및 잔량의 규소(Si)를 포함하는 Fe-Si-Cr계 합금일 수 있다.
상기 Fe-Si-Cr계 합금을 사용할 때, 철(Fe)의 함유율이 87wt% 미만이면, 자기적 특성이 크게 하락할 수 있다.
크롬(Cr)의 함유율은 4 ~ 6 wt%일 경우 소성 시 높은 소성 온도에서 금속 자성입자의 표면에 크롬 산화막을 형성하여 철(Fe)이 산화되는 것을 방지하는 효과가 있다. 반면, 크롬(Cr)이 4wt% 미만으로 포함되는 경우 하이브리드(hybrid) 인덕터의 제조과정 시 높은 소성 온도에서 철(Fe)의 산화를 방지하기 어려워 자기적 특성을 잃어버릴 수 있고, 6wt%를 초과하는 경우 크롬(Cr) 산화물이 과량으로 생성되어 갭(gap) 효과가 필요 이상으로 증가하여 자기적 특성이 하락할 수 있다.
상기 금속 자성시트 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄 공법 등으로 도포하여 코일 패턴(41)을 형성할 수 있다.
도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며, 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 코일 패턴(41)이 인쇄된 금속 자성시트에는 소정의 위치에 비아(via)를 형성한다.
다음으로, 상기 코일 패턴(41)이 형성된 금속 자성시트를 적층하여 코어부(51)를 형성한다.
이때, 상기 금속 자성시트에 형성된 비아(via)를 통해 각 금속 자성시트에 형성된 코일 패턴(41)이 상호 연결되어 코일부(40)를 형성할 수 있다.
상기 금속 자성시트에 포함된 금속 자성입자는 포화 자화 값이 100 emu/g 내지 250 emu/g 일 수 있다.
상기 금속 자성입자는 100 emu/g 내지 250 emu/g 의 높은 포화 자화 값을 가지기 때문에 자속이 집중되어 자기 포화가 빠르게 일어나는 코일 축심부(55)가 형성되는 코어부(51)를 상기 금속 자성입자를 포함하는 금속 자성시트로 형성함으로써 DC-Bias 특성을 개선할 수 있다.
다음으로, 상기 코어부(51)의 상부 및 하부에 페라이트 시트를 적층하여 제 1 및 제 2 커버부(52, 53)를 형성한다.
상기 페라이트 시트는 페라이트와 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제조할 수 있다.
상기 페라이트 시트에 포함된 페라이트는 니켈(Ni) 및 아연(Zn)으로 이루어진 군에서 선택된 어느 하나 이상의 원소를 포함하는 페라이트일 수 있다. 예를 들면, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트 등일 수 있다.
한편, 상기 페라이트 시트는 규소(Si) 산화물, 리튬(Li) 산화물, 붕소(B) 산화물, 칼륨(K) 산화물, 칼슘(Ca) 산화물 및 알루미늄(Al) 산화물로 이루어진 군에서 선택된 어느 하나 이상의 산화물로 이루어진 글래스(glass)를 더 포함할 수 있다.
상기 글래스(glass)는 페라이트 시트에 포함되어 저온 소결제의 역할을 한다. 페라이트 시트에 비하여 상대적으로 낮은 온도에서 소성하는 금속 자성시트와 페라이트 시트를 동시에 소성하기 위하여 페라이트 시트에 글래스(glass)를 포함한다. 예를 들어, 상기 글래스(glass)는 LiO2-B2O3-SiO2로 이루어진 저온 소결제 글래스(glass)일 수 있다.
상기 페라이트는 금속 자성입자에 비하여 포화 자화 값은 낮으나, 높은 투자율을 가지기 때문에 자속의 밀도가 상대적으로 낮은 제 1 및 제 2 커버부(52, 53)를 높은 투자율을 갖는 페라이트를 포함하는 페라이트 시트로 형성함으로써 높은 인덕턴스(Inductance, L)를 구현할 수 있다.
다음으로, 상기 페라이트 시트를 적층한 후, 금속 자성시트를 더 적층하여 상기 페라이트 시트의 표면에 금속 자성시트가 더 형성된 제 1 및 제 2 커버부(52, 53)를 형성할 수 있다.
상기 금속 자성시트와 페라이트 시트는 각기 다른 소성 수축률을 가지기 때문에 소성 시 이종 재료의 소성 수축률 차이로 인해서 소결된 금속 자성층(60)과 페라이트층(70) 계면에 분리가 일어나는 문제가 있었다.
이에 본 발명의 일 실시형태는 상기 페라이트 시트를 적층한 후, 금속 자성시트를 더 적층함으로써 소성 수축률이 상대적으로 작은 금속 자성층(60) 사이에 페라이트층(70)이 구속되어 소성 시 이종 재료의 소성 수축률 차이로 인한 계면 분리를 방지한다.
상기 제 1 및 제 2 커버부(52, 53)를 형성하는 금속 자성시트의 적층 두께는 페라이트 시트의 적층 두께의 20% 내지 100% 일 수 있다.
상기 금속 자성시트의 적층 두께가 페라이트 시트의 적층 두께의 20% 미만일 경우 소성 시 페라이트층(70)이 금속 자성층(60)에 의해 충분히 구속되지 못하여 이종 재료의 소성 수축률 차이로 인해서 계면 분리가 발생할 수 있으며, 100%를 초과할 경우 투자율이 높은 페라이트 시트의 비율이 너무 작아 고 용량 구현이 어려울 수 있다.
다음으로, 상기 코어부(51) 및 제 1 및 제 2 커버부(52, 53)를 포함하는 적층체를 소성하여 인덕터 바디(50)를 형성한다.
상기 코어부(51)를 형성하는 금속 자성시트와, 제 1 및 제 2 커버부(52, 53)를 형성하는 페라이트 시트 및 금속 자성시트를 동시에 소성하여 인덕터 바디(50)를 형성한다.
상기 적층체를 소성 시, 750℃ 내지 800℃에서 상기 코어부(51)와, 제 1 및 제 2 커버부(52, 53)를 동시 소성할 수 있다.
동시 소성 온도가 750℃ 미만일 경우 페라이트 시트 및 금속 자성시트가 충분히 소결되지 않아 인덕터 특성을 구현하기 어려울 수 있으며, 800℃를 초과할 경우 금속 자성입자가 너무 많이 산화되어 자성특성이 열화될 수 있다.
한편, 본 발명의 일 실시형태는 페라이트 시트를 적층한 후, 금속 자성시트를 더 적층함으로써 동시 소성 시 이종 재료의 소성 수축률 차이로 인한 계면 분리를 방지할 수 있다.
하기 표 1은 코어부(51)가 금속 자성층(60)으로 형성되고, 제 1 및 제 2 커버부(52, 53)는 페라이트층(70)-금속 자성층(60) 순으로 형성된 본 발명의 실시형태에 따른 하이브리드(hybrid) 인덕터의 인덕턴스, Q 특성, 직렬 저항(Rs), 직류 저항(Rdc)의 결과를 나타내었다.
하이브리드(hybrid) 인덕터의 사이즈(L*W)를 1.60 x 0.80 [mm]로 하였다.
인덕턴스(uH) Q Rs Rdc
1 0.712 20.3 0.68 254.0
2 0.704 20.3 0.68 254.0
3 0.691 21.0 0.64 239.0
4 0.695 20.7 0.65 246.0
5 0.705 20.2 0.68 257.0
6 0.692 20.3 0.67 251.0
7 0.714 21.1 0.66 248.0
8 0.702 20.8 0.66 240.0
9 0.713 20.7 0.67 253.0
10 0.721 20.7 0.68 248.0
Avg 0.705 20.621 0.67 249.0
Max 0.721 21.104 0.68 257.0
Min 0.691 20.210 0.64 239.0
Stdev 0.010 0.324 0.01 6.02
하기 표 2는 금속 자성층만을 적층하여 제조한 금속 적층 인덕터의 인덕턴스, Q 특성, 직렬 저항(Rs), 직류 저항(Rdc)의 결과를 나타내었다.
금속 적층 인덕터의 사이즈(L*W)를 1.60 x 0.80 [mm]로 하였다.
인덕턴스(uH) Q Rs Rdc
1 0.443 19.7 0.67 249.0
2 0.438 20.0 0.67 242.0
3 0.436 20.0 0.66 248.0
4 0.443 20.4 0.65 243.0
5 0.439 20.1 0.65 245.0
6 0.435 20.4 0.65 246.0
7 0.443 19.5 0.69 254.0
8 0.444 20.4 0.65 243.0
9 0.431 20.1 0.68 247.0
10 0.440 20.4 0.67 244.0
Avg 0.439 20.099 0.66 246.10
Max 0.444 20.415 0.69 254.00
Min 0.431 19.493 0.65 242.00
Stdev 0.004 0.316 0.01 3.60
상기 표 1 및 표 2를 참조하면, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터는 금속 적층 인덕터에 비하여 현저히 고 용량을 나타내는 것을 알 수 있다. 한편, 본 발명의 일 실시형태에 따른 하이브리드(hybrid) 인덕터와 금속 적층 인덕터는 Q 특성, 직렬 저항(Rs), 직류 저항(Rdc)에 있어서 큰 차이 없이 유사하게 우수한 값을 나타내는 것을 알 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 하이브리드(hybrid) 인덕터
40 : 코일부
41 : 코일 패턴
50 : 인덕터 바디
51 : 코어부
52, 53 : 제 1 및 제 2 커버부
55 : 코일 축심부
60 : 금속 자성층
70 : 페라이트층
81, 82 : 제 1 및 제 2 외부전극

Claims (17)

  1. 소성 바디; 및 상기 소성 바디 내부에 배치된 코일부; 를 포함하며,
    상기 소성 바디는, 상기 코일부를 커버하는 코어부와, 상기 코어부의 일면과 타면에 각각 배치되어 서로 이격된 제 1 및 제 2 커버부를 가지고,
    상기 코어부는 금속 자성입자로 구성된 금속 자성층으로 이루어지고,
    상기 제 1 및 제 2 커버부는 페라이트층을 포함하는,
    하이브리드(hybrid) 인덕터.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 커버부는 상기 페라이트층의 표면에 형성된 금속 자성층을 더 포함하는 하이브리드(hybrid) 인덕터.
  3. 제 2항에 있어서,
    상기 제 1 및 제 2 커버부에 포함된 금속 자성층의 두께는 페라이트층의 두께의 20% 내지 100%인 하이브리드(hybrid) 인덕터.
  4. 제 1항에 있어서,
    상기 금속 자성층은 철(Fe)과, 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 철(Fe)계 합금을 포함하는 하이브리드(hybrid) 인덕터.
  5. 제 1항에 있어서,
    상기 금속 자성층에 포함된 금속 자성입자는 포화 자화 값이 100 emu/g 내지 250 emu/g 인 하이브리드(hybrid) 인덕터.
  6. 제 1항에 있어서,
    상기 금속 자성층에 포함된 금속 자성입자는 표면에 금속 산화막이 형성된 하이브리드(hybrid) 인덕터.
  7. 제 1항에 있어서,
    상기 페라이트층은 니켈(Ni) 및 아연(Zn)으로 이루어진 군에서 선택된 어느 하나 이상의 원소를 포함하는 페라이트를 포함하는 하이브리드(hybrid) 인덕터.
  8. 제 1항에 있어서,
    상기 페라이트층은 규소(Si) 산화물, 리튬(Li) 산화물, 붕소(B) 산화물, 칼륨(K) 산화물, 칼슘(Ca) 산화물 및 알루미늄(Al) 산화물로 이루어진 군에서 선택된 어느 하나 이상의 산화물로 이루어진 글래스(glass)를 포함하는 하이브리드(hybrid) 인덕터.
  9. 제 1항에 있어서,
    상기 코일부는 복수의 상기 금속 자성층 상에 형성된 복수의 코일 패턴이 상기 금속 자성층을 관통하는 비아에 의해 연결되어 형성된 하이브리드(hybrid) 인덕터.
  10. 복수의 금속 자성시트를 마련하고, 상기 금속 자성시트 상에 코일 패턴을 형성하는 단계;
    상기 코일 패턴이 형성된 금속 자성시트를 적층하여 코어부를 형성하는 단계;
    상기 코어부의 상부 및 하부에 페라이트 시트를 적층하여 제 1 및 제 2 커버부를 형성하는 단계; 및
    상기 코어부 및 제 1 및 제 2 커버부를 포함하는 적층체를 소성하여 소성 바디를 형성하는 단계;
    를 포함하고,
    상기 적층체를 소성하는 단계는 상기 코어부 및 제 1 및 제 2 커버부를 동시 소성하는,
    하이브리드(hybrid) 인덕터의 제조방법.
  11. 제 10항에 있어서,
    상기 제 1 및 제 2 커버부를 형성하는 단계는,
    상기 페라이트 시트를 적층한 후, 금속 자성시트를 더 적층하는 하이브리드(hybrid) 인덕터의 제조방법.
  12. 제 11항에 있어서,
    상기 제 1 및 제 2 커버부를 형성하는 단계는,
    상기 금속 자성시트의 적층 두께가 상기 페라이트 시트의 적층 두께의 20% 내지 100%가 되도록 적층하는 하이브리드(hybrid) 인덕터의 제조방법.
  13. 제 10항에 있어서,
    상기 금속 자성시트는 철(Fe)과, 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 철(Fe)계 합금을 포함하는 하이브리드(hybrid) 인덕터의 제조방법.
  14. 제 10항에 있어서,
    상기 금속 자성시트에 포함된 금속 자성입자는 포화 자화 값이 100 emu/g 내지 250 emu/g 인 하이브리드(hybrid) 인덕터의 제조방법.
  15. 제 10항에 있어서,
    상기 페라이트 시트는 니켈(Ni) 및 아연(Zn)으로 이루어진 군에서 선택된 어느 하나 이상의 원소를 포함하는 페라이트를 포함하는 하이브리드(hybrid) 인덕터의 제조방법.
  16. 제 10항에 있어서,
    상기 페라이트 시트는 규소(Si) 산화물, 리튬(Li) 산화물, 붕소(B) 산화물, 칼륨(K) 산화물, 칼슘(Ca) 산화물 및 알루미늄(Al) 산화물로 이루어진 군에서 선택된 어느 하나 이상의 산화물로 이루어진 글래스(glass)를 포함하는 하이브리드(hybrid) 인덕터의 제조방법.
  17. 제 10항에 있어서,
    상기 적층체를 소성하는 단계는,
    750℃ 내지 800℃에서 소성하는 하이브리드(hybrid) 인덕터의 제조방법.
KR1020150046310A 2015-04-01 2015-04-01 하이브리드 인덕터 및 그 제조방법 KR102217286B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150046310A KR102217286B1 (ko) 2015-04-01 2015-04-01 하이브리드 인덕터 및 그 제조방법
US15/009,125 US20160293315A1 (en) 2015-04-01 2016-01-28 Hybrid inductor and manufacturing method thereof
US16/266,617 US10937581B2 (en) 2015-04-01 2019-02-04 Hybrid inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150046310A KR102217286B1 (ko) 2015-04-01 2015-04-01 하이브리드 인덕터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160118051A KR20160118051A (ko) 2016-10-11
KR102217286B1 true KR102217286B1 (ko) 2021-02-19

Family

ID=57016299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046310A KR102217286B1 (ko) 2015-04-01 2015-04-01 하이브리드 인덕터 및 그 제조방법

Country Status (2)

Country Link
US (2) US20160293315A1 (ko)
KR (1) KR102217286B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018019062A (ja) * 2016-07-27 2018-02-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ
KR102511867B1 (ko) * 2017-12-26 2023-03-20 삼성전기주식회사 칩 전자부품
KR102122925B1 (ko) * 2018-11-02 2020-06-15 삼성전기주식회사 코일 전자부품
JP7369546B2 (ja) * 2019-05-31 2023-10-26 太陽誘電株式会社 コイル部品
CN114223043A (zh) * 2019-08-09 2022-03-22 日东电工株式会社 电感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297020A (ja) * 2002-04-01 2004-10-21 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2009088470A (ja) * 2007-09-28 2009-04-23 Qiankun Kagi Kofun Yugenkoshi インダクタ構造とその製造方法
US20130002391A1 (en) * 2011-06-28 2013-01-03 Samsung Electro-Mechanics Co., Ltd. Multilayered power inductor and method for preparing the same
JP2013065844A (ja) * 2011-08-31 2013-04-11 Toshiba Corp 磁性材料、磁性材料の製造方法およびインダクタ素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270334A (ja) * 1996-03-29 1997-10-14 Toshiba Corp 平面型磁気素子およびそれを用いたスイッチング電源
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP2001044037A (ja) * 1999-08-03 2001-02-16 Taiyo Yuden Co Ltd 積層インダクタ
US6768409B2 (en) * 2001-08-29 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magnetic device, method for manufacturing the same, and power supply module equipped with the same
KR100544908B1 (ko) * 2002-04-01 2006-01-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
JP2004343084A (ja) * 2003-04-21 2004-12-02 Murata Mfg Co Ltd 電子部品
JP4317107B2 (ja) * 2004-09-30 2009-08-19 Tdk株式会社 有機材料系絶縁層を有する電子素子及びその製造方法
EP2028664B1 (en) * 2006-06-14 2015-12-30 Murata Manufacturing Co. Ltd. Laminated ceramic electronic component
US7679070B2 (en) * 2007-07-02 2010-03-16 United Microelectronics Corp. Arc chamber for an ion implantation system
US8284704B2 (en) 2007-09-28 2012-10-09 Broadcom Corporation Method and system for utilizing undersampling for crystal leakage cancellation
KR100982639B1 (ko) * 2008-03-11 2010-09-16 (주)창성 연자성 금속분말이 충전된 시트를 이용한 적층형 파워인덕터
ES2556780T3 (es) * 2010-03-31 2016-01-20 Medi-Physics, Inc. Adaptador de plantillas de braquiterapia
KR20110128554A (ko) 2010-05-24 2011-11-30 삼성전기주식회사 적층형 인덕터
US8466350B2 (en) * 2010-08-30 2013-06-18 Seminis Vegetable Seed, Inc. Tomato line FIS 14-2100
WO2012053439A1 (ja) * 2010-10-21 2012-04-26 Tdk株式会社 コイル部品及びその製造方法
JP5716391B2 (ja) * 2010-12-27 2015-05-13 株式会社村田製作所 コイル内蔵基板
EP2696357B1 (en) * 2011-04-06 2019-02-06 Murata Manufacturing Co., Ltd. Laminated-type inductor element and method of manufacturing thereof
US20120274328A1 (en) * 2011-04-28 2012-11-01 Hanington Gary J Axial high voltage transformer with signal pass-through ability
US8458971B2 (en) * 2011-06-29 2013-06-11 Weyerhaeuser Nr Company Fire resistant wood products
EP2548841B1 (de) * 2011-07-19 2016-01-06 LITRONIK Batterietechnologie GmbH Aktivmaterial für eine Elektrode eines galvanischen Elements
JP5960971B2 (ja) * 2011-11-17 2016-08-02 太陽誘電株式会社 積層インダクタ
US20140292460A1 (en) * 2013-03-29 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same
KR20140131418A (ko) 2013-05-02 2014-11-13 주식회사 아모텍 하이브리드형 파워 인덕터 및 그의 제조방법
JP5790702B2 (ja) * 2013-05-10 2015-10-07 Tdk株式会社 複合フェライト組成物および電子部品
KR20140121809A (ko) 2014-09-24 2014-10-16 삼성전기주식회사 인덕터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297020A (ja) * 2002-04-01 2004-10-21 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2009088470A (ja) * 2007-09-28 2009-04-23 Qiankun Kagi Kofun Yugenkoshi インダクタ構造とその製造方法
US20130002391A1 (en) * 2011-06-28 2013-01-03 Samsung Electro-Mechanics Co., Ltd. Multilayered power inductor and method for preparing the same
JP2013065844A (ja) * 2011-08-31 2013-04-11 Toshiba Corp 磁性材料、磁性材料の製造方法およびインダクタ素子

Also Published As

Publication number Publication date
US20160293315A1 (en) 2016-10-06
KR20160118051A (ko) 2016-10-11
US10937581B2 (en) 2021-03-02
US20190172618A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
KR101954579B1 (ko) 적층 인덕터
JP5281090B2 (ja) 積層インダクタ、その製造方法、及び積層チョークコイル
US10937581B2 (en) Hybrid inductor and manufacturing method thereof
JP6830347B2 (ja) コイル部品
KR101994722B1 (ko) 적층형 전자부품
KR101503967B1 (ko) 적층형 인덕터 및 그 제조방법
JPWO2009136661A1 (ja) 積層インダクタおよびその製造方法
JP5598452B2 (ja) 電子部品及びその製造方法
US20150022308A1 (en) Magnetic material, method for manufacturing the same, and electronic component including the same
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
KR102004792B1 (ko) 적층 전자부품 및 내부전극용 도전성 페이스트 조성물
KR101408617B1 (ko) 적층형 코일 부품
WO2013099297A1 (ja) 積層インダクタ
US9455079B2 (en) Multilayered power inductor and method for preparing the same
KR101408525B1 (ko) 적층형 코일 부품
JP5136065B2 (ja) 電子部品
JP4659463B2 (ja) 積層型インダクタ及びその製造方法
KR20150105786A (ko) 적층형 전자부품 및 그 제조방법
KR101525736B1 (ko) 적층형 전자부품 및 그 제조방법
KR102463333B1 (ko) 코일 전자 부품
KR102052765B1 (ko) 페라이트 및 이를 적용한 칩 전자부품
KR101522768B1 (ko) 인덕터 및 그 제조 방법
JP2012256809A (ja) 積層型コイル
KR20140015074A (ko) 파워 인덕터
JP2009277689A (ja) 電子部品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right