JP2004297020A - セラミック電子部品及びその製造方法 - Google Patents
セラミック電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2004297020A JP2004297020A JP2003091063A JP2003091063A JP2004297020A JP 2004297020 A JP2004297020 A JP 2004297020A JP 2003091063 A JP2003091063 A JP 2003091063A JP 2003091063 A JP2003091063 A JP 2003091063A JP 2004297020 A JP2004297020 A JP 2004297020A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- sintered body
- glass
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】セラミック焼結体の誘電率が低く、ＧＨｚ帯でのインピーダンス特性に優れ、広い周波数範囲で高いインピーダンス特性を得ることが可能なセラミック電子部品及びその製造方法を提供する。
【解決手段】セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合した配合セラミック原料を用いて、内部に電極が配設された構造を有する成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体に樹脂又はガラスを充填させることにより、セラミック焼結体の強度低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制する。
【選択図】 図６
【解決手段】セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合した配合セラミック原料を用いて、内部に電極が配設された構造を有する成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体に樹脂又はガラスを充填させることにより、セラミック焼結体の強度低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本願発明は、セラミック電子部品及びその製造方法に関し、詳しくは、ＧＨｚ帯等の、高周波帯域でのインピーダンス特性に優れ、広い周波数範囲で高いインピーダンスを得ることが可能なインダクタなどのセラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高周波化が進み、インダクタや、ＬＣ複合部品、ＬＲ複合部品、ＬＣＲ複合部品などは、ＧＨｚ帯域の高周波に対応可能なものが求められるようになっている。
【０００３】
しかし、高周波帯域用のインダクタにおいては、コイルとパラレルに発生する浮遊容量が、そのインピーダンスに大きく影響し、特にＧＨｚ帯では、１／１００ｐＦ〜１／１０ｐＦ程度の微小な浮遊容量がインピーダンスに大きな影響を与える。したがって、浮遊容量を小さくして所望の特性を確保しようとすると、磁性体として用いられているフェライトなどの誘電率εを下げることが必要になる。しかし、フェライトの構造的な理由から、フェライト自体の誘電率εを例えば１３〜１４以下にまで下げることは事実上困難である。
【０００４】
そのような状況のもとで誘電率εを下げようとすると、磁性体に樹脂やガラスなどの誘電率の低い材料を配合する方法が考えられるが、磁性体に非磁性体である樹脂やガラスなどを配合したコンポジット磁性材料においては、磁性体粒子が樹脂やガラスなどの非磁性体材料によって覆われ、磁路が分断されてしまうため、透磁率が極端に低くなってしまうという問題点がある。
【０００５】
また、近年、電波吸収体などに用いられる誘電率の低いフェライト材料として、空孔率を２０〜７０％とした発泡フェライト焼結体が知られている（例えば、特許文献１参照）。このフェライト焼結体は、空孔を高い割合で含んでいることから誘電率が低く、また、磁路が連続していることから、電磁気特性が不連続に大きく変動することがないという特徴を有している。すなわち、この発泡フェライト焼結体は、空孔率が高くなっても個々のフェライト粒子どうしは磁気的に結合されているため、フェライト粉末と絶縁物との混合フェライトの場合に見られるようなフェライト複素透磁率の周波数分散特性の変動は少ないという特徴を有している。
【０００６】
また、空孔を含有させたセラミックを用いた電子部品として、セラミックと、セラミックの内部に形成された内部電極を備え、セラミックに直径１〜３μｍの空孔（ポア）を３〜３０体積％の割合で含有させたセラミック電子部品が提案されている（例えば、特許文献２参照）。
【０００７】
このセラミック電子部品は、セラミックに直径１〜３μｍのポアを３〜３０体積％の割合で含有させるようにしているので、セラミックの誘電率を下げることが可能になり、それだけインピーダンス特性を向上させることが可能になるという特徴を有している。
【０００８】
【特許文献１】
特開昭５５−５２６３００号公報
【特許文献２】
特開平１１−６７５７５号公報
【０００９】
【発明が解決しようとする課題】
しかし、特許文献１の発泡フェライト焼結体においては、空孔率を高くしようとすると成形体の機械的強度が低下するため、このままでは、電子部品材料として、必要な抗折強度を確保することが困難であるという問題点がある。
【００１０】
また、特許文献２のセラミック電子部品においては、ポアの含有割合が３０体積％を超えるとセラミック素体の抗折強度が低下することを考慮して、ポアの含有割合が３〜３０体積％の範囲とされているため、比誘電率の低減の範囲が制約され、近年の、さらに高い特性を備えたセラミック電子部品への要求を必ずしも十分に満たすことができないのが実情である。
【００１１】
また、特許文献２のセラミック電子部品には、セラミックに含まれる空孔に水分が入り込みやすく、吸水率が高くなるため、信頼性が低下するという問題点がある。
【００１２】
本願発明は、上記問題点を解決するものであり、誘電率が低く、高強度のセラミック焼結体を備えるセラミック電子部品及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本願発明（請求項１）のセラミック電子部品は、
３５〜８０ｖｏｌ％の割合で空孔を含むセラミック焼結体と、
前記セラミック焼結体の内部に配設された電極と、
を有し、前記セラミック焼結体の前記空孔に、樹脂又はガラスが充填されていること
を特徴としている。
【００１４】
本願発明（請求項１）のセラミック電子部品によれば、セラミック焼結体が３５〜８０ｖｏｌ％の割合で空孔を含むとともに、セラミック焼結体の空孔に樹脂又はガラスが充填されているので、セラミック焼結体の強度低下を招くことなく、その誘電率を低下させることが可能になる。
【００１５】
すなわち、本願発明（請求項１）のセラミック電子部品においては、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませることにより、セラミック焼結体中のセラミックグレインの連続性を確保して、セラミック焼結体の各種電気特性を低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になる一方、セラミック焼結体の前記空孔に樹脂又はガラスが充填されているので、セラミック焼結体の強度を確保することが可能になり、各種の電気特性に優れ、かつ、機械的強度の大きい信頼性の高いセラミック電子部品を得ることが可能になる。
【００１６】
なお、本願発明は、フェライトなどのセラミック材料は圧縮応力には強いが、引張り応力には弱いことに着目し、微量であっても、空孔内に樹脂又はガラスを充填させることにより、引張り耐力を補強できることを利用したものであって、本願発明によれば、従来の空孔率を３０ｖｏｌ％としたものよりも大きな機械的強度（抗折強度など）を確保しつつ、空孔率を８０％にまで高めることが可能になり、電気特性の劣化を招くことなく、誘電率を特に６以下にまで下げることが可能になる。
【００１７】
また、本願発明のセラミック電子部品において、セラミック焼結体が磁性体セラミックの場合、セラミック焼結体に空孔を含ませるようにしていることから、磁性体の透磁率もいくらか低下する。しかしながら、磁性体セラミックには連続した磁路が形成されているため、磁性体の持つ透磁率の特性を維持することが可能になる（すなわち、μ’とμ”が同じ値になるクロスポイント周波数がほとんど変化しない）。
【００１８】
また、空孔の体積含有率（空孔率）は、セラミック焼結体の誘電率を十分に低下させて所望の特性を確保する見地から、３５ｖｏｌ％以上とすることが必要である。また、空孔率が８０ｖｏｌ％を超えると、焼成後の強度が低下し、その後の樹脂、ガラス含浸加工等の方法による充填が困難になるため、８０ｖｏｌ％以下とすることが必要である。
なお、本願発明においては、空孔率を４０〜５０ｖｏｌ％の範囲とすることが望ましい。
なお、空孔内に充填された樹脂又はガラスがセラミック焼結体の強度を補う機能を果たすため、空孔形成後のセラミック焼結体の強度は多少弱くても特に問題はなく、空孔径が５〜２０μｍで、セラミック焼結体の空孔率が８０ｖｏｌ％までの範囲であれば加工は可能である。
【００１９】
また、請求項２のセラミック電子部品は、前記セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を形成したものであることを特徴としている。
【００２０】
請求項２のセラミック電子部品は、セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合した配合セラミック原料の成形体を焼成することにより形成されており、特にセラミック焼結体が磁性体セラミックの場合、磁路を分断しない程度の３５〜８０ｖｏｌ％の空孔を含有していることから、所望の磁性特性を備え、浮遊容量の発生が少なく、所望の特性を備えた信頼性の高いセラミック電子部品を提供することができるようになる。
【００２１】
また、請求項３のセラミック電子部品は、前記空孔に充填された樹脂又はガラス中に、さらに空孔が含まれることを特徴としている。
【００２２】
前記空孔に充填された樹脂又はガラス中に、さらに空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００２３】
また、請求項４のセラミック電子部品は、前記セラミック焼結体を構成するセラミックが磁性体セラミックであることを特徴としている。
【００２４】
インダクタなどを製造する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、そのような場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品（インダクタなど）を提供することが可能になる。
【００２５】
また、請求項５のセラミック電子部品は、インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品であることを特徴としている。
【００２６】
すなわち、本願発明は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品又はＬＣＲ複合電子部品などの種々のセラミック電子部品に適用することが可能であり、セラミック焼結体の強度が大きくて、浮遊容量の発生が少ない、所望の特性を備えた電子部品を提供することが可能になる。
【００２７】
また、請求項６のセラミック電子部品は、複数のセラミック層間に電極層を配した積層構造を有する積層セラミック電子部品であることを特徴としている。
【００２８】
すなわち、本願発明は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品に好適に適用することが可能であり、本願発明を適用することにより、誘電率の低いセラミック層を積層してなり、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を提供することが可能になる。
【００２９】
また、請求項７のセラミック電子部品は、前記空孔の平均径が５〜２０μｍであることを特徴としている。
【００３０】
本願発明においては、セラミック焼結体の空孔の寸法（空孔径）は５〜２０μｍとすることが好ましいが、これは、空孔径が５μｍ以下になると、閉空孔になりやすく、空孔内に樹脂又はガラスを十分に充填させることができなくなり、また、空孔径が２０μｍを超えると、焼成後の空孔が形成された磁性体自体の強度が弱くなり加工が困難になることによる。なお、この空孔の平均径は、５〜１０μｍの範囲とすることがさらに好ましい。
【００３１】
また、請求項８のセラミック電子部品は、前記セラミック焼結体の表面が前記樹脂又はガラスで覆われていることを特徴としている。
【００３２】
本願発明のセラミック電子部品においては、セラミック焼結体の全表面が樹脂又はガラスで覆われていることが特に好ましいが、表面のうち一部だけが覆われた構成とすることも可能である。これにより、セラミック焼結体の強度をさらに向上させることができる。
【００３３】
また、請求項９のセラミック電子部品の製造方法は、
セラミック焼結体の内部に電極が配設された構造を有するセラミック電子部品の製造方法であって、
セラミック原料と、バインダーと、球状又は粉粒体状で、前記バインダーに対する接着性を有する焼失材とを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
前記成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を含み、かつ内部に電極が配設されたセラミック焼結体を形成する工程と、
前記セラミック焼結体の前記空孔に樹脂又はガラスを充填させる工程と
を具備することを特徴としている。
【００３４】
本願発明のセラミック電子部品の製造方法は、セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合したセラミック焼結体用の配合セラミック原料を用いて、内部に電極（電極材料）が配設された成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体の空孔に樹脂又はガラスを充填させるようにしているので、セラミック焼結体中のセラミックグレインの連続性を確保しつつ、セラミック焼結体に空孔を形成して、セラミック焼結体の各種電気特性を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になるとともに、空孔中に充填させた樹脂又はガラスにより、セラミック焼結体の強度を向上させることが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
また、本願発明においては、焼失材として、球状又は粉粒体状のいずれの形態のものも用いることが可能であるが、分散の均一性などの見地からは球状のものを用いることがより好ましい。
また、焼失材としては、セラミック焼結体に、空孔径が５〜２０μｍの空孔を形成する見地から、平均粒径が５〜２０μｍのものを用いることが望ましい。
また、所望の空孔率を実現する見地から、焼失材は、通常、前記配合セラミック原料中で３５〜８０ｖｏｌ％となるような割合で配合することが望ましく、特に、４０〜５０ｖｏｌ％となるように配合することが望ましい。なお、焼失材は目標とする空孔率に応じて、適宜配合することが可能である。
【００３５】
また、請求項１０のセラミック電子部品の製造方法は、前記セラミック原料に配合される焼失材が、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものであることを特徴としている。
【００３６】
セラミック原料に配合される焼失材として、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合、焼成工程で焼失材が確実に焼失して、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【００３７】
なお、空孔率を大幅に増大させるためには、焼失材の割合を増やす必要があり、セラミックの割合を確保しつつ焼失材を大幅に増やすためにはバインダーの割合を減らすことが必要になるが、バインダーの割合を減らすと、焼結前の半製品の強度が低下し、加工工程での歩留まりが低下する傾向がある。しかし、焼失材として、表面積が大きく樹脂バインダーに対する接着性に優れ、保形性の大きい架橋ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能になり、空孔率を高めることが可能になる。
【００３８】
また、請求項１１のセラミック電子部品の製造方法は、
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、
樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、空孔に樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させることにより、樹脂又はガラスにさらに空孔を形成すること
を特徴としている。
【００３９】
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させることにより、樹脂又はガラス中にさらに空孔を形成することが可能になり、セラミック焼結体の誘電率をさらに低下させることが可能になる。
【００４０】
なお、溶剤又は希釈材としては、例えば、エタノール、キシレン、酢酸ブチル、水などを用いることが可能である。
また、溶剤又は希釈剤は、樹脂又はガラス１００に対して体積比で、５〜５０の範囲で配合することが望ましい。これは、配合割合が、樹脂又はガラス１００に対して体積比で５未満になると希釈後の粘度低減の効果が不十分で、作業性が低下し、また、５０を超えると樹脂硬化時に希釈材が樹脂内部に残り、樹脂の特性が劣化することによる。
【００４１】
また、請求項１２のセラミック電子部品の製造方法は、前記セラミック焼結体に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させて除去することを特徴としている。
【００４２】
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させることにより、セラミック焼結体の空孔に充填させた樹脂又はガラスの一部が除去されることになる。したがって、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
なお、溶剤により一部を溶出させることができる樹脂又はガラスとは、必ず樹脂自体やガラス自体が溶解するものに限らず、例えば、樹脂に関しては、樹脂に配合した一部材料などが溶剤に溶解して除去されるもの、また、ガラスに関しては、溶剤によりガラス原料の基材の一部などが溶解することにより、ガラス自体もその一部が除去されるようなものなどを含む広い概念である。
【００４３】
また、請求項１３のセラミック電子部品の製造方法は、前記セラミック原料が磁性体セラミック原料であることを特徴としている。
【００４４】
インダクタなどを製造する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、そのような場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
【００４５】
また、請求項１４のセラミック電子部品の製造方法は、インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品を製造するために用いられるものであることを特徴としている。
【００４６】
本願発明のセラミック電子部品の製造方法は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などの種々の電子部品を製造する場合に適用することが可能であり、セラミック焼結体の強度低下を招くことなく、誘電率を低下させ、浮遊容量が小さく、所望のインピーダンス特性を備えた信頼性の高いインダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などを効率よく製造することができるようになる。
【００４７】
また、請求項１５のセラミック電子部品の製造方法は、前記成形体を、前記配合セラミック原料からなるセラミックグリーンシート上に電極層を形成し、電極層を有するセラミックグリーンシートを複数積層することによって作製することを特徴としている。
【００４８】
本願発明のセラミック電子部品の製造方法は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品を製造する場合に好適に適用することが可能であり、本願発明を適用することにより、インピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
【００４９】
【発明の実施の形態】
本願発明のセラミック電子部品におけるセラミック焼結体について、図６を参照して説明する。
図６に示すように、本願発明におけるセラミック焼結体６１の内部には複数の空孔６２が形成されている。空孔６２には、樹脂又はガラス６３が充填されており、セラミック焼結体の表面も樹脂又はガラス６３によって覆われている。
空孔６２は、その平均径が５〜２０μｍであり、セラミック焼結体６１において３５〜８０ｖｏｌ％の割合で形成されている。なお、空孔６２は、開空孔（オープンポア）及び閉空孔（クローズドポア）を含む。
この空孔のうち、３０〜７０ｖｏｌ％は、樹脂又はガラス６３で充填されている。すなわち、空孔６２には、その内部全体に樹脂又はガラス６３が充填されていてもよいが、その内部の一部のみに充填されていてもよく、その場合には、空孔６２内に充填された樹脂又はガラス６３中にさらに空孔６４が形成される。
なお、樹脂又はガラス中に空孔を形成する場合の態様としては、図６に示したような外部に開口した空孔を形成してもよく、樹脂又はガラス中に分散した多数の空孔を形成してもよい。
また、セラミック焼結体には、磁性体セラミック、誘電体セラミック、半導体セラミック、圧電体セラミックなど、各種の機能性セラミックを適用することができる。
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００５０】
［実施形態１］
＜１＞空孔を有するセラミック焼結体の作製
なお、この実施形態１では、空孔を有するセラミック焼結体を形成する方法について説明する。
【００５１】
（１）まず、透磁率μが４００のＮｉＺｎＣｕフェライト材料を得るため、ニッケル、亜鉛及び銅の酸化物原料を混合して８００℃、１時間仮焼した。
（２）その後、ボールミルにより粉砕し、乾燥することにより、平均粒径約２μｍのフェライト原料（酸化物混合粉末）を得た。
（３）それから、得られたフェライト原料に市販の球状ポリマー（この実施形態１では、架橋ポリスチレンからなる球状の焼失材（平均粒径＝８μｍ、商品名：テクポリマー（ＴＥＣＨＰＯＬＹＭＥＲ）、積水化成品工業株式会社（ＳＥＫＩＳＵＩ ＰＬＡＳＴＩＣＳ ＣＯ．， ＬＴＤ．）製）を表１に示すように種々の割合で添加し、溶媒、バインダー、分散剤を加えて混合し、配合セラミック原料を作製した後、この配合セラミック原料を用いてドクターブレード法により厚さ１００μｍのセラミックグリーンシートを作製した。
なお、焼失材（空孔形成材）として、表面積が大きくバインダーに対する接着性に優れ、保形性の大きい球状ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能になり、空孔率を高めることが可能になる。
（４）次に、得られたセラミックグリーンシートを積層、圧着して厚みが２ｍｍの成形体（積層体）を得た。そして、この成形体からリング形状と円板状と角板状のテストピースを作製した。
（５）そして、これを４００℃で３時間熱処理して脱バインダーを行った後、９００℃で２時間焼成することによりセラミック焼結体を得た。
なお、この実施形態１では、混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整した。例えば、配合セラミック原料中の焼失材の割合を５０ｖｏｌ％にすれば、セラミック焼結体中の空孔の割合はほぼ５０ｖｏｌ％となる。
また、セラミック焼結体の空孔の体積含有率（空孔率）は、空孔（空気）の比重を０ｇ／ｃｍ３、フェライトの比重（実測値）を５．０２ｇ／ｃｍ３として、セラミック焼結体の比重から算出した。
（６）それから、得られたセラミック焼成体を、誘電率３．９の水溶性ガラス（この実施形態１ではＬｉ−Ｋ系ガラス）中に含浸させ、空孔内にガラスを充填するとともにセラミック焼結体表面にガラス膜を形成した後、８００℃でガラスの溶融・焼付けを行った。
【００５２】
空孔にガラスを充填させ、溶融・焼き付けを行った後の誘電率、透磁率、抗折強度及び吸水率の測定結果を表１に示す。
【００５３】
【表１】
【００５４】
なお、透磁率はリング状のテストピース、誘電率は円板状のテストピース、抗折強度は角板状のテストピースをそれぞれ用いて測定した。
表１に示すように、セラミック焼結体の空孔率が高くなるにともなって、誘電率は低くなるが、ガラスを充填させない状態における抗折強度が低下し、吸水率が増大する。一方、セラミック焼結体の空孔にガラスを充填させた場合には、抗折強度の低下や吸水率の増大を招くことなく、誘電率を低下させることが可能になる。
すなわち、上記実施形態１の場合のように、空孔内にガラスを充填した場合、試料番号１の空孔を含まないセラミック焼結体と比べて、抗折強度を同等又はそれ以上に向上させることが可能になるとともに、吸水率を低く抑えることが可能になる。
また、表１の試料番号３に示すように、空孔率が３０ｖｏｌ％になると、誘電率が１１．０と高くなり、十分に誘電率を低下させることができなくなることがわかる。
また、表１の試料番号９に示すように、空孔率が８０ｖｏｌ％になると、誘電率を６以下にまで低くする（空孔率が８０ｖｏｌ％の場合の誘電率：５．８）ことが可能になることがわかる。ただし、空孔率が８０ｖｏｌ％を超えると、焼成後の強度が低下し、その後の樹脂、ガラス含浸加工等が困難になるため好ましくない。
【００５５】
なお、表１には示していないが、誘電率を下げるために、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材や磁粉に樹脂を混練成形した材料では、表１の空孔にガラスを含浸（充填）させた場合と同等の比率で、フェライトにガラスや樹脂を添加、混合しても、表１に示すような透磁率は得られないことが確認されている。
例えば、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材にあっては、ガラスの混合率を５０ｖｏｌ％とした場合に、透磁率μは４程度にしかならず、また、透磁率の周波数特性においても、複素透磁率μ”がほとんど発現しなくなってしまうことが確認されている。これは、磁粉をガラスや樹脂に分散させて成形体とした場合、磁粉を覆い固めるように、ガラスや樹脂が分布するため、磁性体から形成される磁路が非磁性材であるガラスや樹脂によって分断されるため透磁率が低くなることによるものと考えられる。
これに対して、上記実施形態１にかかる方法で調製した、空孔を有するセラミック焼結体（空孔形成材料）においては、磁性体自体の透磁率の特徴が保持される。これは、セラミック焼結体内で磁路が分断されずに繋がった状態が保たれるため、高い透磁率が得られ、かつ、磁性体自体の透磁率の特徴も保持されることによるものと考えられる。
【００５６】
＜２＞チップコイル部品の作製
（１）上記＜１＞の表１，試料番号６の材料（すなわち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いて形成したセラミックグリーンシートに、内部コイルを構成する電極となる銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成した。
これにより、焼成時に空孔形成材が焼失して、銀系の内部電極を有し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼成体が得られる。
（２）次に、セラミック焼結体を、誘電率３．９の水溶性ガラス（この実施形態１ではＬｉ−Ｋ系ガラス）に浸漬し、空孔内部に水溶性ガラスを充填させた。
（３）それから、セラミック焼結体の、コイルの軸心方向に平行な両端側に内部電極と導通するように外部電極用の導電ペーストを塗布した後、８００℃で熱処理することにより、空孔に充填させたガラス及び導電ペーストを同時に焼成した。これにより、図１に示すように、セラミック焼結体１の内部にコイル２が配設され、セラミック焼結体の両端部に外部電極３ａ，３ｂが配設された構造を有する、長さ１．６ｍｍ、幅及び高さ０．８ｍｍのチップコイル部品（実施例１）を得た。なお、この実施例１のチップコイル部品においては、コイルのターン数を３０ターンとした。
【００５７】
また、比較のため、通常のフェライト材（前記＜１＞の表１，試料番号１の空孔率が０ｖｏｌ％のセラミック焼結体が得られる材料）からなるセラミックグリーンシートを用いて、上記実施例１と同じ方法で、チップコイル部品（比較例１）を作製した。なお、特性の比較を容易にするため、低周波帯域におけるインダクタンスが近い値となるように、比較例１のチップコイル部品では、コイルのターン数を２０ターンとした。
【００５８】
この実施例１及び比較例１のチップコイル部品をネットワークアナライザＨＰ８７５３Ｄに接続して反射特性を測定し、その結果からインピーダンスを算出した。図２に、実施例１及び比較例１のチップコイル部品のインピーダンス特性を示す。
【００５９】
この実施例１のチップコイル部品においては、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持したまま、低誘電率化によって、高周波領域まで所望のインピーダンスを確保できることがわかる。
すなわち、比較例１のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施例１のチップコイル部品では、６００Ωのインピーダンスが得られる帯域が約４ＧＨｚまで拡大していることがわかる。
【００６０】
また、この実施例１のチップコイル部品においては、セラミック焼結体の空孔内部にガラスを充填させているので、従来の空孔を含まないフェライト材を用いた比較例１のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例１のチップコイル部品よりも低くなっており、信頼性の面でも比較例１より優れていることが確認されている。
【００６１】
［実施形態２］
＜１＞空孔を有するセラミック焼結体の作製
（１）上記実施形態１と同様にして、混合する有機材料の量を変化させることにより空孔の割合を調整して、実施形態１の＜１＞の（５）で得たものと同じセラミック焼結体を作製した。
（２）それから、セラミック焼結体の空孔に、誘電率３．４のエポキシ樹脂を含浸させた後、１５０℃に加熱して、エポキシ樹脂を硬化させた。
このようにして、空孔に樹脂を充填させたセラミック焼結体について、誘電率、透磁率、抗折強度及び吸水率を測定した。その結果を表２に示す。
【００６２】
【表２】
【００６３】
表２より、セラミック焼結体の空孔にエポキシ樹脂を含浸（充填）させるようにした場合、試料番号１１（表１の試料番号１と同じ）の空孔を含まないものと比べて、抗折強度を同等又はそれ以上に向上させることが可能になることがわかる。
また、エポキシ樹脂の含浸を行ったものは、空孔率を８０％とした場合（試料番号１９）にも、空孔率を３０％とし、エポキシ樹脂の含浸を行わないようにしたものより抗折強度が大きいことがわかる。
【００６４】
また、吸水率に関しては、エポキシ樹脂を含浸させたものにおいては、吸水率が、試料番号１１の空孔を含まないものよりも低く安定することがわかる。
さらに、空孔比率が３５ｖｏｌ％以上であれば、エポキシ樹脂を含浸させた場合にも、誘電率１０以下を確保できることがわかる。
なお、樹脂のほうが、ガラスに比べて誘電率の低いものを選択することが可能な場合があり、今回使用したエポキシ樹脂を用いた場合には、前記実施形態１のようにガラスを含浸させた場合に比べて、いくらかではあるが、誘電率をさらに低下させることが可能になることがわかる。
【００６５】
＜２＞チップコイル部品の作製
（１）上記＜１＞の表２，試料番号１６の材料（すなわち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いて形成したセラミックグリーンシートに、内部コイルを構成する電極となる銀ペーストを印刷し、積層、圧着した後、チップ形状にカットして９００℃で焼成した。
これにより、焼成時に有機材料が焼失し空孔を５０ｖｏｌ％の割合で含んだセラミック焼成体が得られる。
（２）それから、セラミック焼結体のコイルの軸心方向に平行な両端側に内部電極と導通するように外部電極形成用の導電ペーストを塗布した後、８５０℃で熱処理することにより導電ペーストを焼成して外部電極を形成した。
（３）次に、このチップを誘電率３．４のエポキシ系の液状樹脂中に含浸させた後、１５０℃で硬化させ、セラミック焼結体の空孔内にエポキシ樹脂を充填するとともにセラミック焼結体表面に樹脂膜を形成した。
（４）それから、樹脂を含浸させたチップをバレル研磨して、外部電極の金属表面をより確実に露出させた後、ニッケルめっき、及びＳｎめっきを行って、外部電極の表面にメッキ層を形成した。
これにより、長さ１．６ｍｍ、幅及び高さ０．８ｍｍのチップコイル部品（実施例２）を得た。なお、この実施例２のチップコイル部品においては、コイルのターン数を３０ターンとした。
【００６６】
比較用のチップコイル部品として、上記実施形態１で作製した比較例１と同じのチップコイル部品（ターン数２０）を用意した。
そして、この実施例２のチップコイル部品をネットワークアナライザＨＰ８７５３Ｄに接続して反射特性を測定し、その結果からインピーダンスを算出した。図３に、実施例２及び比較例１のチップコイル部品のインピーダンス特性を示す。
【００６７】
この実施例２のチップコイル部品においては、空孔を形成することにより、透磁率の特性を大きく損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持したまま、低誘電率化によって、高周波領域まで所望のインピーダンスを確保できることがわかる。
すなわち、比較例１のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施例２のチップコイル部品では、６００Ωのインピーダンスが得られる帯域が、約５ＧＨｚまで拡大していることがわかる。
【００６８】
また、この実施例２のチップコイル部品においては、セラミック焼結体の空孔内部にエポキシ樹脂を含浸（充填）させるようにしているので、従来の空孔を含まないフェライト材を用いた比較例１のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例１のチップコイル部品よりも低くなっており、信頼性の面でも比較例１より優れていることが確認されている。
【００６９】
［実施形態３］
（１）上記実施形態１及び２と同様の方法で、空孔率が６０ｖｏｌ％の多孔質フェライト（セラミック焼結体）を作製した。
（２）それから、この多孔質フェライトを、誘電率３．４のエポキシ樹脂を、粘度が３００ｍＰａ．ｓ、及び５００ｍＰａ．ｓになるように有機溶剤で希釈した溶剤中に浸漬してエポキシ樹脂を含浸（充填）させた後、１５０℃で３０分加熱してエポキシ樹脂を硬化させた。
【００７０】
そして、このようにして得た、エポキシ樹脂の含浸、硬化後の多孔質フェライトについて、空孔率、誘電率、及び抗折強度を測定した。
なお、誘電率が８．４で、粘度が５０００ｍＰａ．ｓの無溶剤タイプのエポキシ樹脂を含浸させ、同様に硬化させた試料について、空孔率、誘電率、及び抗折強度を測定した。その結果を表３に示す。
【００７１】
【表３】
【００７２】
粘度が５００ｍＰａ・ｓ以下のエポキシ樹脂を用いた場合、含浸（充填）させたエポキシ樹脂にも空孔が形成され、高強度で、さらに低誘電率の多孔質フェライトが得られることがわかる。
これは、多孔質フェライトの空孔内に充填させたエポキシ樹脂中の希釈剤が揮発して、エポキシ樹脂の内部にも空孔が形成されたことによるものである。
なお、多孔質フェライトの空孔内に充填された樹脂やガラスに空孔を形成する方法としては、上記の方法の他に、例えば、一旦粘度の高い樹脂やガラス原料を含浸させた後、溶剤内で超音波洗浄などを行ない、含浸させた樹脂やガラス原料の基材の一部を溶出させた後、溶剤を揮発させ、硬化する方法などを適用することが可能である。
【００７３】
［実施形態４］
図４及び５は、本願発明の実施形態にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）を示す図であり、図４はその構成を示す分解斜視図、図５は模式的な断面図である。
この実施形態４のセラミック電子部品１１は、インダクタ部（コイル部）１２と１３の間にコンデンサ部１４が配設された構造を有するＴ型ＬＣフィルタ（積層型ＬＣフィルタ）である。
【００７４】
このＴ型ＬＣフィルタにおいて、インダクタ部１２は、コイル導体３５ａ，３５ｂ，３５ｃ及び中継用ビアホール３６ａ，３６ｂ，３６ｃを設けた磁性体層２２、引出し用ビアホール３７ａを設けた磁性体層２２、引出し用導体３８ａを設けた磁性体層２２などから構成されており、コイル導体３５ａ〜３５ｃは、中継用ビアホール３６ｂ，３６ｃを介して接続されることによりコイル２６を形成している。
【００７５】
また、インダクタ部１３は、コイル導体３５ｄ，３５ｅ，３５ｆ及び中継用ビアホール３６ｄ，３６ｅ，３６ｆを設けた磁性体層２２、引出し用ビアホール３７ｂを設けた磁性体層２２、引出し用導体３８ｂ及び引出し用ビアホール３７ｃを設けた磁性体層２２などから構成されており、コイル導体３５ｄ〜３５ｆは、中継用ビアホール３６ｅ，３６ｆを介して接続されることによりコイル２７を形成している。
【００７６】
また、コンデンサ部１４は、グランド電極３０、スルー電極３１、スルー電極連結用ビアホール４１ｂ，４２ａを設けた誘電体層２３、及びスルー電極連結用ビアホール４１ａ，４１ｃ，４２ｂを設けた誘電体層２３などを備えており、互いに対向するように配設されたグランド電極３０とスルー電極３１から、コンデンサ３３が形成されている。
【００７７】
そして、磁性体層２２と、誘電体層２３を積み重ね、一体に焼結することにより形成されたセラミック焼結体の両端部には、図５に示すように、入力用の外部電極５１及び出力用の外部電極５２が配設され、セラミック焼結体の中央部には接地用の外部電極５３が配設されている。
【００７８】
この実施形態４のＴ型ＬＣフィルタにおいては、インダクタ部１２，１３を構成する磁性体層の構成材料として、実施形態１〜３でその製造方法を説明した空孔を有するフェライト材料が用いられており、コンデンサ部１４には誘電体セラミック材料が用いられている。
【００７９】
このＴ型ＬＣフィルタにおいては、インダクタ部１２，１３を構成する磁性体層の構成材料として、空孔を有する誘電率の低いフェライト材料が用いられていることから、高周波でのノイズ減衰特性の優れたフィルタを得ることができる。
また、このＴ型フィルタは、磁性体材料として用いられている空孔を含むフェライト材料は、空孔内に充填された樹脂やガラスなどにより補強され、優れた抗折強度を有していることから、十分な信頼性を備えている。
【００８０】
なお、この実施形態４では、Ｔ型ＬＣフィルタを例にとって説明したが、本願発明のフェライト材料を用いたインダクタ部と抵抗部を組み合わせたＬＲ複合電子部品、インダクタ部とコンデンサ部と抵抗部とを組み合わせたＬＣＲ複合電子部品などを製造することも可能である。
【００８１】
なお、上記の各実施形態では、焼失材として、架橋ポリスチレンからなる焼失材を用いた場合について説明したが、その他の焼失性の材料からなる焼失材を用いることも可能である。
また、上記の実施形態では、焼失材として、球状の焼失材を用いているが、球状のものに限らず、粉粒体状の焼失材を用いることも可能である。
【００８２】
また、上記実施形態では、セラミック焼結体を構成する材料が、Ｎｉ−Ｚｎ−Ｃｕ系フェライト材料である場合を例にとって説明したが、他のフェライト材料を用いる場合や、フェライト以外の材料を用いる場合にも本願発明を適用することが可能である。
【００８３】
本願発明は、さらにその他の点においても、上記実施形態に限定されるものではなく、セラミック焼結体の空孔に充填させる樹脂又はガラスの種類、樹脂又はガラスを充填させる方法、焼失材を焼失させるための焼成条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００８４】
【発明の効果】
上述のように、本願発明（請求項１）のセラミック電子部品は、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませるとともに、その空孔に樹脂又はガラスを充填させているので、セラミック焼結体の強度低下を招くことなく誘電率を低下させることが可能になり、浮遊容量の発生を抑制することが可能になる。
すなわち、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませるようにしているので、セラミック焼結体のセラミックグレインの連続性（特に磁性体セラミックの場合は磁路の連続性）を確保して、セラミック焼結体の電気特性（特に磁性体セラミックの場合は磁性特性）を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になる。一方、セラミック焼結体の空孔には樹脂又はガラスを充填しているので、セラミック焼結体の強度を確保することが可能になる。したがって、高周波領域におけるインピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高いセラミック電子部品を得ることが可能になる。
【００８５】
また、請求項２のセラミック電子部品は、セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合した配合セラミック原料の成形体を焼成することにより形成されており、特にセラミック焼結体が磁性体セラミックの場合、磁路を分断しない程度の３５〜８０ｖｏｌ％の空孔を含有していることから、所望の磁性特性を備え、浮遊容量の発生が少なく、所望の特性を備えた信頼性の高いセラミック電子部品を提供することができるようになる。
【００８６】
また、請求項３のセラミック電子部品のように、前記空孔に充填された樹脂又はガラス中に、さらに空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００８７】
また、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられる場合に、請求項４のように、本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品（インダクタなど）を提供することが可能になる。
【００８８】
また、本願発明は、請求項５のように、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品又はＬＣＲ複合電子部品などの種々のセラミック電子部品に適用することが可能であり、セラミック焼結体の強度が大きくて、浮遊容量の発生が少ない、所望の特性を備えた電子部品を提供することができる。
【００８９】
また、本願発明は、請求項６のように、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品に好適に適用することが可能であり、本願発明を適用することにより、誘電率の低いセラミック層を積層してなり、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００９０】
また、請求項７のセラミック電子部品のように、空孔の平均径を５〜２０μｍとすることにより、空孔内に樹脂又はガラスを十分に充填させることが可能になるとともに、空孔が形成された磁性体の強度の低下を防止することが可能になり、信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００９１】
また、請求項８のセラミック電子部品のように、セラミック焼結体の表面を樹脂又はガラスで覆うことにより、セラミック焼結体の強度をさらに向上させることが可能になる。なお、樹脂又はガラスとして、空孔内に充填した樹脂又はガラスと同じ樹脂又はガラスを用いることにより、製造工程の複雑化を招くことを防止することができる。
【００９２】
また、本願発明（請求項９）のセラミック電子部品の製造方法は、セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合したセラミック焼結体用の配合セラミック原料を用いて、内部に電極（電極材料）が配設された成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体の前記空孔に樹脂又はガラスを充填させるようにしているので、セラミック焼結体中のセラミックグレインの連続性を確保しつつ、セラミック焼結体に空孔を形成して、セラミック焼結体の各種電気特性を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になるとともに、空孔中に充填させた樹脂又はガラスにより、セラミック焼結体の強度を向上させることが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することができる。
【００９３】
また、請求項１０のセラミック電子部品の製造方法のように、セラミック原料に配合される焼失材として、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合、焼成工程で、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【００９４】
また、請求項１１のセラミック電子部品の製造方法のように、セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、空孔に樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させるようにした場合、樹脂又はガラス中に、さらに空孔を形成することが可能になり、セラミック焼結体の誘電率をさらに低下させることができるようになる。
【００９５】
また、請求項１２のセラミック電子部品の製造方法のように、セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させるようにした場合、セラミック焼結体の空孔に充填させた樹脂又はガラスの一部を除去して、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００９６】
また、インダクタのように、セラミック焼結体を構成するセラミックとして磁性体セラミックが用いられる場合に、請求項１３のように、本願発明を適用することにより、セラミック焼結体の強度低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望のインピーダンス特性を備えた信頼性の高いセラミック電子部品を得ることができるようになる。
【００９７】
また、請求項１４のセラミック電子部品の製造方法のように、本願発明のセラミック電子部品の製造方法は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などの種々の電子部品を製造する場合に適用することが可能であり、セラミック焼結体の強度低下を招くことなく、誘電率を低下させ、浮遊容量が小さく、所望のインピーダンス特性を備えた信頼性の高いインダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などを効率よく製造することができるようになる。
【００９８】
また、請求項１５のセラミック電子部品の製造方法のように、本願発明のセラミック電子部品の製造方法は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品を製造する場合に好適に適用することが可能であり、本願発明を適用することにより、インピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかるチップコイル部品を示す断面図である。
【図２】本願発明の一実施形態（実施形態１）にかかるチップコイル部品（実施例１）のインピーダンス特性を示す図である。
【図３】本願発明の他の実施形態（実施形態２）にかかるチップコイル部品（実施例２）のインピーダンス特性を示す図である。
【図４】本願発明の他の実施形態（実施形態４）にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）の構成を示す分解斜視図である。
【図５】本願発明の他の実施形態（実施形態４）にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）の構成を模式的に示す断面図である。
【図６】本願発明のセラミック電子部品におけるセラミック焼結体の一部を模式的に示す断面図である。
【符号の説明】
１ セラミック焼結体
２ コイル
３ａ，３ｂ 外部電極
１１ セラミック電子部品（Ｔ型ＬＣフィルタ）
１２，１３ インダクタ部（コイル部）
１４ コンデンサ部
２２ 磁性体層
２３ 誘電体層
２６，２７ コイル
３０ グランド電極
３１ スルー電極
３３ コンデンサ
３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆ コイル導体
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ 中継用ビアホール
３７ａ，３７ｂ，３７ｃ 引出し用ビアホール
３８ａ，３８ｂ 引出し用導体
４１ｂ，４２ａ スルー電極連結用ビアホール
４１ａ，４１ｃ，４２ｂ スルー電極連結用ビアホール
５１ 入力用の外部電極
５２ 出力用の外部電極
５３ 接地用の外部電極
６１ セラミック焼結体
６２ 空孔
６３ 樹脂又はガラス
６４ 空孔
【発明の属する技術分野】
本願発明は、セラミック電子部品及びその製造方法に関し、詳しくは、ＧＨｚ帯等の、高周波帯域でのインピーダンス特性に優れ、広い周波数範囲で高いインピーダンスを得ることが可能なインダクタなどのセラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高周波化が進み、インダクタや、ＬＣ複合部品、ＬＲ複合部品、ＬＣＲ複合部品などは、ＧＨｚ帯域の高周波に対応可能なものが求められるようになっている。
【０００３】
しかし、高周波帯域用のインダクタにおいては、コイルとパラレルに発生する浮遊容量が、そのインピーダンスに大きく影響し、特にＧＨｚ帯では、１／１００ｐＦ〜１／１０ｐＦ程度の微小な浮遊容量がインピーダンスに大きな影響を与える。したがって、浮遊容量を小さくして所望の特性を確保しようとすると、磁性体として用いられているフェライトなどの誘電率εを下げることが必要になる。しかし、フェライトの構造的な理由から、フェライト自体の誘電率εを例えば１３〜１４以下にまで下げることは事実上困難である。
【０００４】
そのような状況のもとで誘電率εを下げようとすると、磁性体に樹脂やガラスなどの誘電率の低い材料を配合する方法が考えられるが、磁性体に非磁性体である樹脂やガラスなどを配合したコンポジット磁性材料においては、磁性体粒子が樹脂やガラスなどの非磁性体材料によって覆われ、磁路が分断されてしまうため、透磁率が極端に低くなってしまうという問題点がある。
【０００５】
また、近年、電波吸収体などに用いられる誘電率の低いフェライト材料として、空孔率を２０〜７０％とした発泡フェライト焼結体が知られている（例えば、特許文献１参照）。このフェライト焼結体は、空孔を高い割合で含んでいることから誘電率が低く、また、磁路が連続していることから、電磁気特性が不連続に大きく変動することがないという特徴を有している。すなわち、この発泡フェライト焼結体は、空孔率が高くなっても個々のフェライト粒子どうしは磁気的に結合されているため、フェライト粉末と絶縁物との混合フェライトの場合に見られるようなフェライト複素透磁率の周波数分散特性の変動は少ないという特徴を有している。
【０００６】
また、空孔を含有させたセラミックを用いた電子部品として、セラミックと、セラミックの内部に形成された内部電極を備え、セラミックに直径１〜３μｍの空孔（ポア）を３〜３０体積％の割合で含有させたセラミック電子部品が提案されている（例えば、特許文献２参照）。
【０００７】
このセラミック電子部品は、セラミックに直径１〜３μｍのポアを３〜３０体積％の割合で含有させるようにしているので、セラミックの誘電率を下げることが可能になり、それだけインピーダンス特性を向上させることが可能になるという特徴を有している。
【０００８】
【特許文献１】
特開昭５５−５２６３００号公報
【特許文献２】
特開平１１−６７５７５号公報
【０００９】
【発明が解決しようとする課題】
しかし、特許文献１の発泡フェライト焼結体においては、空孔率を高くしようとすると成形体の機械的強度が低下するため、このままでは、電子部品材料として、必要な抗折強度を確保することが困難であるという問題点がある。
【００１０】
また、特許文献２のセラミック電子部品においては、ポアの含有割合が３０体積％を超えるとセラミック素体の抗折強度が低下することを考慮して、ポアの含有割合が３〜３０体積％の範囲とされているため、比誘電率の低減の範囲が制約され、近年の、さらに高い特性を備えたセラミック電子部品への要求を必ずしも十分に満たすことができないのが実情である。
【００１１】
また、特許文献２のセラミック電子部品には、セラミックに含まれる空孔に水分が入り込みやすく、吸水率が高くなるため、信頼性が低下するという問題点がある。
【００１２】
本願発明は、上記問題点を解決するものであり、誘電率が低く、高強度のセラミック焼結体を備えるセラミック電子部品及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本願発明（請求項１）のセラミック電子部品は、
３５〜８０ｖｏｌ％の割合で空孔を含むセラミック焼結体と、
前記セラミック焼結体の内部に配設された電極と、
を有し、前記セラミック焼結体の前記空孔に、樹脂又はガラスが充填されていること
を特徴としている。
【００１４】
本願発明（請求項１）のセラミック電子部品によれば、セラミック焼結体が３５〜８０ｖｏｌ％の割合で空孔を含むとともに、セラミック焼結体の空孔に樹脂又はガラスが充填されているので、セラミック焼結体の強度低下を招くことなく、その誘電率を低下させることが可能になる。
【００１５】
すなわち、本願発明（請求項１）のセラミック電子部品においては、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませることにより、セラミック焼結体中のセラミックグレインの連続性を確保して、セラミック焼結体の各種電気特性を低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になる一方、セラミック焼結体の前記空孔に樹脂又はガラスが充填されているので、セラミック焼結体の強度を確保することが可能になり、各種の電気特性に優れ、かつ、機械的強度の大きい信頼性の高いセラミック電子部品を得ることが可能になる。
【００１６】
なお、本願発明は、フェライトなどのセラミック材料は圧縮応力には強いが、引張り応力には弱いことに着目し、微量であっても、空孔内に樹脂又はガラスを充填させることにより、引張り耐力を補強できることを利用したものであって、本願発明によれば、従来の空孔率を３０ｖｏｌ％としたものよりも大きな機械的強度（抗折強度など）を確保しつつ、空孔率を８０％にまで高めることが可能になり、電気特性の劣化を招くことなく、誘電率を特に６以下にまで下げることが可能になる。
【００１７】
また、本願発明のセラミック電子部品において、セラミック焼結体が磁性体セラミックの場合、セラミック焼結体に空孔を含ませるようにしていることから、磁性体の透磁率もいくらか低下する。しかしながら、磁性体セラミックには連続した磁路が形成されているため、磁性体の持つ透磁率の特性を維持することが可能になる（すなわち、μ’とμ”が同じ値になるクロスポイント周波数がほとんど変化しない）。
【００１８】
また、空孔の体積含有率（空孔率）は、セラミック焼結体の誘電率を十分に低下させて所望の特性を確保する見地から、３５ｖｏｌ％以上とすることが必要である。また、空孔率が８０ｖｏｌ％を超えると、焼成後の強度が低下し、その後の樹脂、ガラス含浸加工等の方法による充填が困難になるため、８０ｖｏｌ％以下とすることが必要である。
なお、本願発明においては、空孔率を４０〜５０ｖｏｌ％の範囲とすることが望ましい。
なお、空孔内に充填された樹脂又はガラスがセラミック焼結体の強度を補う機能を果たすため、空孔形成後のセラミック焼結体の強度は多少弱くても特に問題はなく、空孔径が５〜２０μｍで、セラミック焼結体の空孔率が８０ｖｏｌ％までの範囲であれば加工は可能である。
【００１９】
また、請求項２のセラミック電子部品は、前記セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を形成したものであることを特徴としている。
【００２０】
請求項２のセラミック電子部品は、セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合した配合セラミック原料の成形体を焼成することにより形成されており、特にセラミック焼結体が磁性体セラミックの場合、磁路を分断しない程度の３５〜８０ｖｏｌ％の空孔を含有していることから、所望の磁性特性を備え、浮遊容量の発生が少なく、所望の特性を備えた信頼性の高いセラミック電子部品を提供することができるようになる。
【００２１】
また、請求項３のセラミック電子部品は、前記空孔に充填された樹脂又はガラス中に、さらに空孔が含まれることを特徴としている。
【００２２】
前記空孔に充填された樹脂又はガラス中に、さらに空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００２３】
また、請求項４のセラミック電子部品は、前記セラミック焼結体を構成するセラミックが磁性体セラミックであることを特徴としている。
【００２４】
インダクタなどを製造する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、そのような場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品（インダクタなど）を提供することが可能になる。
【００２５】
また、請求項５のセラミック電子部品は、インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品であることを特徴としている。
【００２６】
すなわち、本願発明は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品又はＬＣＲ複合電子部品などの種々のセラミック電子部品に適用することが可能であり、セラミック焼結体の強度が大きくて、浮遊容量の発生が少ない、所望の特性を備えた電子部品を提供することが可能になる。
【００２７】
また、請求項６のセラミック電子部品は、複数のセラミック層間に電極層を配した積層構造を有する積層セラミック電子部品であることを特徴としている。
【００２８】
すなわち、本願発明は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品に好適に適用することが可能であり、本願発明を適用することにより、誘電率の低いセラミック層を積層してなり、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を提供することが可能になる。
【００２９】
また、請求項７のセラミック電子部品は、前記空孔の平均径が５〜２０μｍであることを特徴としている。
【００３０】
本願発明においては、セラミック焼結体の空孔の寸法（空孔径）は５〜２０μｍとすることが好ましいが、これは、空孔径が５μｍ以下になると、閉空孔になりやすく、空孔内に樹脂又はガラスを十分に充填させることができなくなり、また、空孔径が２０μｍを超えると、焼成後の空孔が形成された磁性体自体の強度が弱くなり加工が困難になることによる。なお、この空孔の平均径は、５〜１０μｍの範囲とすることがさらに好ましい。
【００３１】
また、請求項８のセラミック電子部品は、前記セラミック焼結体の表面が前記樹脂又はガラスで覆われていることを特徴としている。
【００３２】
本願発明のセラミック電子部品においては、セラミック焼結体の全表面が樹脂又はガラスで覆われていることが特に好ましいが、表面のうち一部だけが覆われた構成とすることも可能である。これにより、セラミック焼結体の強度をさらに向上させることができる。
【００３３】
また、請求項９のセラミック電子部品の製造方法は、
セラミック焼結体の内部に電極が配設された構造を有するセラミック電子部品の製造方法であって、
セラミック原料と、バインダーと、球状又は粉粒体状で、前記バインダーに対する接着性を有する焼失材とを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
前記成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を含み、かつ内部に電極が配設されたセラミック焼結体を形成する工程と、
前記セラミック焼結体の前記空孔に樹脂又はガラスを充填させる工程と
を具備することを特徴としている。
【００３４】
本願発明のセラミック電子部品の製造方法は、セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合したセラミック焼結体用の配合セラミック原料を用いて、内部に電極（電極材料）が配設された成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体の空孔に樹脂又はガラスを充填させるようにしているので、セラミック焼結体中のセラミックグレインの連続性を確保しつつ、セラミック焼結体に空孔を形成して、セラミック焼結体の各種電気特性を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になるとともに、空孔中に充填させた樹脂又はガラスにより、セラミック焼結体の強度を向上させることが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
また、本願発明においては、焼失材として、球状又は粉粒体状のいずれの形態のものも用いることが可能であるが、分散の均一性などの見地からは球状のものを用いることがより好ましい。
また、焼失材としては、セラミック焼結体に、空孔径が５〜２０μｍの空孔を形成する見地から、平均粒径が５〜２０μｍのものを用いることが望ましい。
また、所望の空孔率を実現する見地から、焼失材は、通常、前記配合セラミック原料中で３５〜８０ｖｏｌ％となるような割合で配合することが望ましく、特に、４０〜５０ｖｏｌ％となるように配合することが望ましい。なお、焼失材は目標とする空孔率に応じて、適宜配合することが可能である。
【００３５】
また、請求項１０のセラミック電子部品の製造方法は、前記セラミック原料に配合される焼失材が、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものであることを特徴としている。
【００３６】
セラミック原料に配合される焼失材として、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合、焼成工程で焼失材が確実に焼失して、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【００３７】
なお、空孔率を大幅に増大させるためには、焼失材の割合を増やす必要があり、セラミックの割合を確保しつつ焼失材を大幅に増やすためにはバインダーの割合を減らすことが必要になるが、バインダーの割合を減らすと、焼結前の半製品の強度が低下し、加工工程での歩留まりが低下する傾向がある。しかし、焼失材として、表面積が大きく樹脂バインダーに対する接着性に優れ、保形性の大きい架橋ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能になり、空孔率を高めることが可能になる。
【００３８】
また、請求項１１のセラミック電子部品の製造方法は、
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、
樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、空孔に樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させることにより、樹脂又はガラスにさらに空孔を形成すること
を特徴としている。
【００３９】
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させることにより、樹脂又はガラス中にさらに空孔を形成することが可能になり、セラミック焼結体の誘電率をさらに低下させることが可能になる。
【００４０】
なお、溶剤又は希釈材としては、例えば、エタノール、キシレン、酢酸ブチル、水などを用いることが可能である。
また、溶剤又は希釈剤は、樹脂又はガラス１００に対して体積比で、５〜５０の範囲で配合することが望ましい。これは、配合割合が、樹脂又はガラス１００に対して体積比で５未満になると希釈後の粘度低減の効果が不十分で、作業性が低下し、また、５０を超えると樹脂硬化時に希釈材が樹脂内部に残り、樹脂の特性が劣化することによる。
【００４１】
また、請求項１２のセラミック電子部品の製造方法は、前記セラミック焼結体に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させて除去することを特徴としている。
【００４２】
セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させることにより、セラミック焼結体の空孔に充填させた樹脂又はガラスの一部が除去されることになる。したがって、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
なお、溶剤により一部を溶出させることができる樹脂又はガラスとは、必ず樹脂自体やガラス自体が溶解するものに限らず、例えば、樹脂に関しては、樹脂に配合した一部材料などが溶剤に溶解して除去されるもの、また、ガラスに関しては、溶剤によりガラス原料の基材の一部などが溶解することにより、ガラス自体もその一部が除去されるようなものなどを含む広い概念である。
【００４３】
また、請求項１３のセラミック電子部品の製造方法は、前記セラミック原料が磁性体セラミック原料であることを特徴としている。
【００４４】
インダクタなどを製造する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、そのような場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
【００４５】
また、請求項１４のセラミック電子部品の製造方法は、インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品を製造するために用いられるものであることを特徴としている。
【００４６】
本願発明のセラミック電子部品の製造方法は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などの種々の電子部品を製造する場合に適用することが可能であり、セラミック焼結体の強度低下を招くことなく、誘電率を低下させ、浮遊容量が小さく、所望のインピーダンス特性を備えた信頼性の高いインダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などを効率よく製造することができるようになる。
【００４７】
また、請求項１５のセラミック電子部品の製造方法は、前記成形体を、前記配合セラミック原料からなるセラミックグリーンシート上に電極層を形成し、電極層を有するセラミックグリーンシートを複数積層することによって作製することを特徴としている。
【００４８】
本願発明のセラミック電子部品の製造方法は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品を製造する場合に好適に適用することが可能であり、本願発明を適用することにより、インピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
【００４９】
【発明の実施の形態】
本願発明のセラミック電子部品におけるセラミック焼結体について、図６を参照して説明する。
図６に示すように、本願発明におけるセラミック焼結体６１の内部には複数の空孔６２が形成されている。空孔６２には、樹脂又はガラス６３が充填されており、セラミック焼結体の表面も樹脂又はガラス６３によって覆われている。
空孔６２は、その平均径が５〜２０μｍであり、セラミック焼結体６１において３５〜８０ｖｏｌ％の割合で形成されている。なお、空孔６２は、開空孔（オープンポア）及び閉空孔（クローズドポア）を含む。
この空孔のうち、３０〜７０ｖｏｌ％は、樹脂又はガラス６３で充填されている。すなわち、空孔６２には、その内部全体に樹脂又はガラス６３が充填されていてもよいが、その内部の一部のみに充填されていてもよく、その場合には、空孔６２内に充填された樹脂又はガラス６３中にさらに空孔６４が形成される。
なお、樹脂又はガラス中に空孔を形成する場合の態様としては、図６に示したような外部に開口した空孔を形成してもよく、樹脂又はガラス中に分散した多数の空孔を形成してもよい。
また、セラミック焼結体には、磁性体セラミック、誘電体セラミック、半導体セラミック、圧電体セラミックなど、各種の機能性セラミックを適用することができる。
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００５０】
［実施形態１］
＜１＞空孔を有するセラミック焼結体の作製
なお、この実施形態１では、空孔を有するセラミック焼結体を形成する方法について説明する。
【００５１】
（１）まず、透磁率μが４００のＮｉＺｎＣｕフェライト材料を得るため、ニッケル、亜鉛及び銅の酸化物原料を混合して８００℃、１時間仮焼した。
（２）その後、ボールミルにより粉砕し、乾燥することにより、平均粒径約２μｍのフェライト原料（酸化物混合粉末）を得た。
（３）それから、得られたフェライト原料に市販の球状ポリマー（この実施形態１では、架橋ポリスチレンからなる球状の焼失材（平均粒径＝８μｍ、商品名：テクポリマー（ＴＥＣＨＰＯＬＹＭＥＲ）、積水化成品工業株式会社（ＳＥＫＩＳＵＩ ＰＬＡＳＴＩＣＳ ＣＯ．， ＬＴＤ．）製）を表１に示すように種々の割合で添加し、溶媒、バインダー、分散剤を加えて混合し、配合セラミック原料を作製した後、この配合セラミック原料を用いてドクターブレード法により厚さ１００μｍのセラミックグリーンシートを作製した。
なお、焼失材（空孔形成材）として、表面積が大きくバインダーに対する接着性に優れ、保形性の大きい球状ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能になり、空孔率を高めることが可能になる。
（４）次に、得られたセラミックグリーンシートを積層、圧着して厚みが２ｍｍの成形体（積層体）を得た。そして、この成形体からリング形状と円板状と角板状のテストピースを作製した。
（５）そして、これを４００℃で３時間熱処理して脱バインダーを行った後、９００℃で２時間焼成することによりセラミック焼結体を得た。
なお、この実施形態１では、混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整した。例えば、配合セラミック原料中の焼失材の割合を５０ｖｏｌ％にすれば、セラミック焼結体中の空孔の割合はほぼ５０ｖｏｌ％となる。
また、セラミック焼結体の空孔の体積含有率（空孔率）は、空孔（空気）の比重を０ｇ／ｃｍ３、フェライトの比重（実測値）を５．０２ｇ／ｃｍ３として、セラミック焼結体の比重から算出した。
（６）それから、得られたセラミック焼成体を、誘電率３．９の水溶性ガラス（この実施形態１ではＬｉ−Ｋ系ガラス）中に含浸させ、空孔内にガラスを充填するとともにセラミック焼結体表面にガラス膜を形成した後、８００℃でガラスの溶融・焼付けを行った。
【００５２】
空孔にガラスを充填させ、溶融・焼き付けを行った後の誘電率、透磁率、抗折強度及び吸水率の測定結果を表１に示す。
【００５３】
【表１】
なお、透磁率はリング状のテストピース、誘電率は円板状のテストピース、抗折強度は角板状のテストピースをそれぞれ用いて測定した。
表１に示すように、セラミック焼結体の空孔率が高くなるにともなって、誘電率は低くなるが、ガラスを充填させない状態における抗折強度が低下し、吸水率が増大する。一方、セラミック焼結体の空孔にガラスを充填させた場合には、抗折強度の低下や吸水率の増大を招くことなく、誘電率を低下させることが可能になる。
すなわち、上記実施形態１の場合のように、空孔内にガラスを充填した場合、試料番号１の空孔を含まないセラミック焼結体と比べて、抗折強度を同等又はそれ以上に向上させることが可能になるとともに、吸水率を低く抑えることが可能になる。
また、表１の試料番号３に示すように、空孔率が３０ｖｏｌ％になると、誘電率が１１．０と高くなり、十分に誘電率を低下させることができなくなることがわかる。
また、表１の試料番号９に示すように、空孔率が８０ｖｏｌ％になると、誘電率を６以下にまで低くする（空孔率が８０ｖｏｌ％の場合の誘電率：５．８）ことが可能になることがわかる。ただし、空孔率が８０ｖｏｌ％を超えると、焼成後の強度が低下し、その後の樹脂、ガラス含浸加工等が困難になるため好ましくない。
【００５５】
なお、表１には示していないが、誘電率を下げるために、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材や磁粉に樹脂を混練成形した材料では、表１の空孔にガラスを含浸（充填）させた場合と同等の比率で、フェライトにガラスや樹脂を添加、混合しても、表１に示すような透磁率は得られないことが確認されている。
例えば、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材にあっては、ガラスの混合率を５０ｖｏｌ％とした場合に、透磁率μは４程度にしかならず、また、透磁率の周波数特性においても、複素透磁率μ”がほとんど発現しなくなってしまうことが確認されている。これは、磁粉をガラスや樹脂に分散させて成形体とした場合、磁粉を覆い固めるように、ガラスや樹脂が分布するため、磁性体から形成される磁路が非磁性材であるガラスや樹脂によって分断されるため透磁率が低くなることによるものと考えられる。
これに対して、上記実施形態１にかかる方法で調製した、空孔を有するセラミック焼結体（空孔形成材料）においては、磁性体自体の透磁率の特徴が保持される。これは、セラミック焼結体内で磁路が分断されずに繋がった状態が保たれるため、高い透磁率が得られ、かつ、磁性体自体の透磁率の特徴も保持されることによるものと考えられる。
【００５６】
＜２＞チップコイル部品の作製
（１）上記＜１＞の表１，試料番号６の材料（すなわち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いて形成したセラミックグリーンシートに、内部コイルを構成する電極となる銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成した。
これにより、焼成時に空孔形成材が焼失して、銀系の内部電極を有し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼成体が得られる。
（２）次に、セラミック焼結体を、誘電率３．９の水溶性ガラス（この実施形態１ではＬｉ−Ｋ系ガラス）に浸漬し、空孔内部に水溶性ガラスを充填させた。
（３）それから、セラミック焼結体の、コイルの軸心方向に平行な両端側に内部電極と導通するように外部電極用の導電ペーストを塗布した後、８００℃で熱処理することにより、空孔に充填させたガラス及び導電ペーストを同時に焼成した。これにより、図１に示すように、セラミック焼結体１の内部にコイル２が配設され、セラミック焼結体の両端部に外部電極３ａ，３ｂが配設された構造を有する、長さ１．６ｍｍ、幅及び高さ０．８ｍｍのチップコイル部品（実施例１）を得た。なお、この実施例１のチップコイル部品においては、コイルのターン数を３０ターンとした。
【００５７】
また、比較のため、通常のフェライト材（前記＜１＞の表１，試料番号１の空孔率が０ｖｏｌ％のセラミック焼結体が得られる材料）からなるセラミックグリーンシートを用いて、上記実施例１と同じ方法で、チップコイル部品（比較例１）を作製した。なお、特性の比較を容易にするため、低周波帯域におけるインダクタンスが近い値となるように、比較例１のチップコイル部品では、コイルのターン数を２０ターンとした。
【００５８】
この実施例１及び比較例１のチップコイル部品をネットワークアナライザＨＰ８７５３Ｄに接続して反射特性を測定し、その結果からインピーダンスを算出した。図２に、実施例１及び比較例１のチップコイル部品のインピーダンス特性を示す。
【００５９】
この実施例１のチップコイル部品においては、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持したまま、低誘電率化によって、高周波領域まで所望のインピーダンスを確保できることがわかる。
すなわち、比較例１のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施例１のチップコイル部品では、６００Ωのインピーダンスが得られる帯域が約４ＧＨｚまで拡大していることがわかる。
【００６０】
また、この実施例１のチップコイル部品においては、セラミック焼結体の空孔内部にガラスを充填させているので、従来の空孔を含まないフェライト材を用いた比較例１のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例１のチップコイル部品よりも低くなっており、信頼性の面でも比較例１より優れていることが確認されている。
【００６１】
［実施形態２］
＜１＞空孔を有するセラミック焼結体の作製
（１）上記実施形態１と同様にして、混合する有機材料の量を変化させることにより空孔の割合を調整して、実施形態１の＜１＞の（５）で得たものと同じセラミック焼結体を作製した。
（２）それから、セラミック焼結体の空孔に、誘電率３．４のエポキシ樹脂を含浸させた後、１５０℃に加熱して、エポキシ樹脂を硬化させた。
このようにして、空孔に樹脂を充填させたセラミック焼結体について、誘電率、透磁率、抗折強度及び吸水率を測定した。その結果を表２に示す。
【００６２】
【表２】
表２より、セラミック焼結体の空孔にエポキシ樹脂を含浸（充填）させるようにした場合、試料番号１１（表１の試料番号１と同じ）の空孔を含まないものと比べて、抗折強度を同等又はそれ以上に向上させることが可能になることがわかる。
また、エポキシ樹脂の含浸を行ったものは、空孔率を８０％とした場合（試料番号１９）にも、空孔率を３０％とし、エポキシ樹脂の含浸を行わないようにしたものより抗折強度が大きいことがわかる。
【００６４】
また、吸水率に関しては、エポキシ樹脂を含浸させたものにおいては、吸水率が、試料番号１１の空孔を含まないものよりも低く安定することがわかる。
さらに、空孔比率が３５ｖｏｌ％以上であれば、エポキシ樹脂を含浸させた場合にも、誘電率１０以下を確保できることがわかる。
なお、樹脂のほうが、ガラスに比べて誘電率の低いものを選択することが可能な場合があり、今回使用したエポキシ樹脂を用いた場合には、前記実施形態１のようにガラスを含浸させた場合に比べて、いくらかではあるが、誘電率をさらに低下させることが可能になることがわかる。
【００６５】
＜２＞チップコイル部品の作製
（１）上記＜１＞の表２，試料番号１６の材料（すなわち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いて形成したセラミックグリーンシートに、内部コイルを構成する電極となる銀ペーストを印刷し、積層、圧着した後、チップ形状にカットして９００℃で焼成した。
これにより、焼成時に有機材料が焼失し空孔を５０ｖｏｌ％の割合で含んだセラミック焼成体が得られる。
（２）それから、セラミック焼結体のコイルの軸心方向に平行な両端側に内部電極と導通するように外部電極形成用の導電ペーストを塗布した後、８５０℃で熱処理することにより導電ペーストを焼成して外部電極を形成した。
（３）次に、このチップを誘電率３．４のエポキシ系の液状樹脂中に含浸させた後、１５０℃で硬化させ、セラミック焼結体の空孔内にエポキシ樹脂を充填するとともにセラミック焼結体表面に樹脂膜を形成した。
（４）それから、樹脂を含浸させたチップをバレル研磨して、外部電極の金属表面をより確実に露出させた後、ニッケルめっき、及びＳｎめっきを行って、外部電極の表面にメッキ層を形成した。
これにより、長さ１．６ｍｍ、幅及び高さ０．８ｍｍのチップコイル部品（実施例２）を得た。なお、この実施例２のチップコイル部品においては、コイルのターン数を３０ターンとした。
【００６６】
比較用のチップコイル部品として、上記実施形態１で作製した比較例１と同じのチップコイル部品（ターン数２０）を用意した。
そして、この実施例２のチップコイル部品をネットワークアナライザＨＰ８７５３Ｄに接続して反射特性を測定し、その結果からインピーダンスを算出した。図３に、実施例２及び比較例１のチップコイル部品のインピーダンス特性を示す。
【００６７】
この実施例２のチップコイル部品においては、空孔を形成することにより、透磁率の特性を大きく損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持したまま、低誘電率化によって、高周波領域まで所望のインピーダンスを確保できることがわかる。
すなわち、比較例１のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施例２のチップコイル部品では、６００Ωのインピーダンスが得られる帯域が、約５ＧＨｚまで拡大していることがわかる。
【００６８】
また、この実施例２のチップコイル部品においては、セラミック焼結体の空孔内部にエポキシ樹脂を含浸（充填）させるようにしているので、従来の空孔を含まないフェライト材を用いた比較例１のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例１のチップコイル部品よりも低くなっており、信頼性の面でも比較例１より優れていることが確認されている。
【００６９】
［実施形態３］
（１）上記実施形態１及び２と同様の方法で、空孔率が６０ｖｏｌ％の多孔質フェライト（セラミック焼結体）を作製した。
（２）それから、この多孔質フェライトを、誘電率３．４のエポキシ樹脂を、粘度が３００ｍＰａ．ｓ、及び５００ｍＰａ．ｓになるように有機溶剤で希釈した溶剤中に浸漬してエポキシ樹脂を含浸（充填）させた後、１５０℃で３０分加熱してエポキシ樹脂を硬化させた。
【００７０】
そして、このようにして得た、エポキシ樹脂の含浸、硬化後の多孔質フェライトについて、空孔率、誘電率、及び抗折強度を測定した。
なお、誘電率が８．４で、粘度が５０００ｍＰａ．ｓの無溶剤タイプのエポキシ樹脂を含浸させ、同様に硬化させた試料について、空孔率、誘電率、及び抗折強度を測定した。その結果を表３に示す。
【００７１】
【表３】
粘度が５００ｍＰａ・ｓ以下のエポキシ樹脂を用いた場合、含浸（充填）させたエポキシ樹脂にも空孔が形成され、高強度で、さらに低誘電率の多孔質フェライトが得られることがわかる。
これは、多孔質フェライトの空孔内に充填させたエポキシ樹脂中の希釈剤が揮発して、エポキシ樹脂の内部にも空孔が形成されたことによるものである。
なお、多孔質フェライトの空孔内に充填された樹脂やガラスに空孔を形成する方法としては、上記の方法の他に、例えば、一旦粘度の高い樹脂やガラス原料を含浸させた後、溶剤内で超音波洗浄などを行ない、含浸させた樹脂やガラス原料の基材の一部を溶出させた後、溶剤を揮発させ、硬化する方法などを適用することが可能である。
【００７３】
［実施形態４］
図４及び５は、本願発明の実施形態にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）を示す図であり、図４はその構成を示す分解斜視図、図５は模式的な断面図である。
この実施形態４のセラミック電子部品１１は、インダクタ部（コイル部）１２と１３の間にコンデンサ部１４が配設された構造を有するＴ型ＬＣフィルタ（積層型ＬＣフィルタ）である。
【００７４】
このＴ型ＬＣフィルタにおいて、インダクタ部１２は、コイル導体３５ａ，３５ｂ，３５ｃ及び中継用ビアホール３６ａ，３６ｂ，３６ｃを設けた磁性体層２２、引出し用ビアホール３７ａを設けた磁性体層２２、引出し用導体３８ａを設けた磁性体層２２などから構成されており、コイル導体３５ａ〜３５ｃは、中継用ビアホール３６ｂ，３６ｃを介して接続されることによりコイル２６を形成している。
【００７５】
また、インダクタ部１３は、コイル導体３５ｄ，３５ｅ，３５ｆ及び中継用ビアホール３６ｄ，３６ｅ，３６ｆを設けた磁性体層２２、引出し用ビアホール３７ｂを設けた磁性体層２２、引出し用導体３８ｂ及び引出し用ビアホール３７ｃを設けた磁性体層２２などから構成されており、コイル導体３５ｄ〜３５ｆは、中継用ビアホール３６ｅ，３６ｆを介して接続されることによりコイル２７を形成している。
【００７６】
また、コンデンサ部１４は、グランド電極３０、スルー電極３１、スルー電極連結用ビアホール４１ｂ，４２ａを設けた誘電体層２３、及びスルー電極連結用ビアホール４１ａ，４１ｃ，４２ｂを設けた誘電体層２３などを備えており、互いに対向するように配設されたグランド電極３０とスルー電極３１から、コンデンサ３３が形成されている。
【００７７】
そして、磁性体層２２と、誘電体層２３を積み重ね、一体に焼結することにより形成されたセラミック焼結体の両端部には、図５に示すように、入力用の外部電極５１及び出力用の外部電極５２が配設され、セラミック焼結体の中央部には接地用の外部電極５３が配設されている。
【００７８】
この実施形態４のＴ型ＬＣフィルタにおいては、インダクタ部１２，１３を構成する磁性体層の構成材料として、実施形態１〜３でその製造方法を説明した空孔を有するフェライト材料が用いられており、コンデンサ部１４には誘電体セラミック材料が用いられている。
【００７９】
このＴ型ＬＣフィルタにおいては、インダクタ部１２，１３を構成する磁性体層の構成材料として、空孔を有する誘電率の低いフェライト材料が用いられていることから、高周波でのノイズ減衰特性の優れたフィルタを得ることができる。
また、このＴ型フィルタは、磁性体材料として用いられている空孔を含むフェライト材料は、空孔内に充填された樹脂やガラスなどにより補強され、優れた抗折強度を有していることから、十分な信頼性を備えている。
【００８０】
なお、この実施形態４では、Ｔ型ＬＣフィルタを例にとって説明したが、本願発明のフェライト材料を用いたインダクタ部と抵抗部を組み合わせたＬＲ複合電子部品、インダクタ部とコンデンサ部と抵抗部とを組み合わせたＬＣＲ複合電子部品などを製造することも可能である。
【００８１】
なお、上記の各実施形態では、焼失材として、架橋ポリスチレンからなる焼失材を用いた場合について説明したが、その他の焼失性の材料からなる焼失材を用いることも可能である。
また、上記の実施形態では、焼失材として、球状の焼失材を用いているが、球状のものに限らず、粉粒体状の焼失材を用いることも可能である。
【００８２】
また、上記実施形態では、セラミック焼結体を構成する材料が、Ｎｉ−Ｚｎ−Ｃｕ系フェライト材料である場合を例にとって説明したが、他のフェライト材料を用いる場合や、フェライト以外の材料を用いる場合にも本願発明を適用することが可能である。
【００８３】
本願発明は、さらにその他の点においても、上記実施形態に限定されるものではなく、セラミック焼結体の空孔に充填させる樹脂又はガラスの種類、樹脂又はガラスを充填させる方法、焼失材を焼失させるための焼成条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００８４】
【発明の効果】
上述のように、本願発明（請求項１）のセラミック電子部品は、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませるとともに、その空孔に樹脂又はガラスを充填させているので、セラミック焼結体の強度低下を招くことなく誘電率を低下させることが可能になり、浮遊容量の発生を抑制することが可能になる。
すなわち、セラミック焼結体に３５〜８０ｖｏｌ％の割合で空孔を含ませるようにしているので、セラミック焼結体のセラミックグレインの連続性（特に磁性体セラミックの場合は磁路の連続性）を確保して、セラミック焼結体の電気特性（特に磁性体セラミックの場合は磁性特性）を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になる。一方、セラミック焼結体の空孔には樹脂又はガラスを充填しているので、セラミック焼結体の強度を確保することが可能になる。したがって、高周波領域におけるインピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高いセラミック電子部品を得ることが可能になる。
【００８５】
また、請求項２のセラミック電子部品は、セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状でバインダーに対する接着性を有する焼失材とを配合した配合セラミック原料の成形体を焼成することにより形成されており、特にセラミック焼結体が磁性体セラミックの場合、磁路を分断しない程度の３５〜８０ｖｏｌ％の空孔を含有していることから、所望の磁性特性を備え、浮遊容量の発生が少なく、所望の特性を備えた信頼性の高いセラミック電子部品を提供することができるようになる。
【００８６】
また、請求項３のセラミック電子部品のように、前記空孔に充填された樹脂又はガラス中に、さらに空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００８７】
また、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられる場合に、請求項４のように、本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品（インダクタなど）を提供することが可能になる。
【００８８】
また、本願発明は、請求項５のように、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品又はＬＣＲ複合電子部品などの種々のセラミック電子部品に適用することが可能であり、セラミック焼結体の強度が大きくて、浮遊容量の発生が少ない、所望の特性を備えた電子部品を提供することができる。
【００８９】
また、本願発明は、請求項６のように、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品に好適に適用することが可能であり、本願発明を適用することにより、誘電率の低いセラミック層を積層してなり、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００９０】
また、請求項７のセラミック電子部品のように、空孔の平均径を５〜２０μｍとすることにより、空孔内に樹脂又はガラスを十分に充填させることが可能になるとともに、空孔が形成された磁性体の強度の低下を防止することが可能になり、信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００９１】
また、請求項８のセラミック電子部品のように、セラミック焼結体の表面を樹脂又はガラスで覆うことにより、セラミック焼結体の強度をさらに向上させることが可能になる。なお、樹脂又はガラスとして、空孔内に充填した樹脂又はガラスと同じ樹脂又はガラスを用いることにより、製造工程の複雑化を招くことを防止することができる。
【００９２】
また、本願発明（請求項９）のセラミック電子部品の製造方法は、セラミック原料と、バインダーと、球状又は粉粒体状で、バインダーに対する接着性を有する焼失材とを配合したセラミック焼結体用の配合セラミック原料を用いて、内部に電極（電極材料）が配設された成形体を形成し、この成形体を焼成することにより３５〜８０ｖｏｌ％の空孔を含むセラミック焼結体を形成した後、セラミック焼結体の前記空孔に樹脂又はガラスを充填させるようにしているので、セラミック焼結体中のセラミックグレインの連続性を確保しつつ、セラミック焼結体に空孔を形成して、セラミック焼結体の各種電気特性を大きく低下させることなく、セラミック焼結体の誘電率を大幅に低下させることが可能になるとともに、空孔中に充填させた樹脂又はガラスにより、セラミック焼結体の強度を向上させることが可能になり、所望の特性を備えた信頼性の高いセラミック電子部品を効率よく製造することができる。
【００９３】
また、請求項１０のセラミック電子部品の製造方法のように、セラミック原料に配合される焼失材として、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合、焼成工程で、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【００９４】
また、請求項１１のセラミック電子部品の製造方法のように、セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、空孔に樹脂又はガラスを充填した後に、溶剤又は希釈剤を揮発させるようにした場合、樹脂又はガラス中に、さらに空孔を形成することが可能になり、セラミック焼結体の誘電率をさらに低下させることができるようになる。
【００９５】
また、請求項１２のセラミック電子部品の製造方法のように、セラミック焼結体の空孔に樹脂又はガラスを充填させる工程において、樹脂又はガラスとして、溶剤により一部を溶出させることができる樹脂又はガラスを用い、該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させるようにした場合、セラミック焼結体の空孔に充填させた樹脂又はガラスの一部を除去して、セラミック焼結体の誘電率をさらに低下させることが可能になり、本願発明をさらに実効あらしめることができる。
【００９６】
また、インダクタのように、セラミック焼結体を構成するセラミックとして磁性体セラミックが用いられる場合に、請求項１３のように、本願発明を適用することにより、セラミック焼結体の強度低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することが可能になり、所望のインピーダンス特性を備えた信頼性の高いセラミック電子部品を得ることができるようになる。
【００９７】
また、請求項１４のセラミック電子部品の製造方法のように、本願発明のセラミック電子部品の製造方法は、インダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などの種々の電子部品を製造する場合に適用することが可能であり、セラミック焼結体の強度低下を招くことなく、誘電率を低下させ、浮遊容量が小さく、所望のインピーダンス特性を備えた信頼性の高いインダクタ、ＬＣ複合電子部品、ＬＲ複合電子部品、ＬＣＲ複合電子部品などを効率よく製造することができるようになる。
【００９８】
また、請求項１５のセラミック電子部品の製造方法のように、本願発明のセラミック電子部品の製造方法は、複数のセラミック層間に電極層を配した積層構造を有し、セラミック焼結体の抗折強度などが問題になりやすい積層セラミック電子部品を製造する場合に好適に適用することが可能であり、本願発明を適用することにより、インピーダンス特性に優れ、かつ、機械的強度が大きくて信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかるチップコイル部品を示す断面図である。
【図２】本願発明の一実施形態（実施形態１）にかかるチップコイル部品（実施例１）のインピーダンス特性を示す図である。
【図３】本願発明の他の実施形態（実施形態２）にかかるチップコイル部品（実施例２）のインピーダンス特性を示す図である。
【図４】本願発明の他の実施形態（実施形態４）にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）の構成を示す分解斜視図である。
【図５】本願発明の他の実施形態（実施形態４）にかかるセラミック電子部品（Ｔ型ＬＣフィルタ）の構成を模式的に示す断面図である。
【図６】本願発明のセラミック電子部品におけるセラミック焼結体の一部を模式的に示す断面図である。
【符号の説明】
１ セラミック焼結体
２ コイル
３ａ，３ｂ 外部電極
１１ セラミック電子部品（Ｔ型ＬＣフィルタ）
１２，１３ インダクタ部（コイル部）
１４ コンデンサ部
２２ 磁性体層
２３ 誘電体層
２６，２７ コイル
３０ グランド電極
３１ スルー電極
３３ コンデンサ
３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆ コイル導体
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ 中継用ビアホール
３７ａ，３７ｂ，３７ｃ 引出し用ビアホール
３８ａ，３８ｂ 引出し用導体
４１ｂ，４２ａ スルー電極連結用ビアホール
４１ａ，４１ｃ，４２ｂ スルー電極連結用ビアホール
５１ 入力用の外部電極
５２ 出力用の外部電極
５３ 接地用の外部電極
６１ セラミック焼結体
６２ 空孔
６３ 樹脂又はガラス
６４ 空孔
Claims (15)
- ３５〜８０ｖｏｌ％の割合で空孔を含むセラミック焼結体と、
前記セラミック焼結体の内部に配設された電極と、
を有し、前記セラミック焼結体の前記空孔に、樹脂又はガラスが充填されていること
を特徴とするセラミック電子部品。 - 前記セラミック焼結体が、セラミック原料と、バインダーと、球状又は粉粒体状で前記バインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を形成したものであることを特徴とする請求項１記載のセラミック電子部品。
- 前記空孔に充填された樹脂又はガラス中に、さらに空孔が含まれていることを特徴とする請求項１又は２記載のセラミック電子部品。
- 前記セラミック焼結体を構成するセラミックが磁性体セラミックであることを特徴とする請求項１〜３のいずれかに記載のセラミック電子部品。
- 前記セラミック電子部品は、インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品であることを特徴とする請求項１〜４のいずれかに記載のセラミック電子部品。
- 複数のセラミック層間に電極層を配した積層構造を有する積層セラミック電子部品であることを特徴とする請求項１〜５のいずれかに記載のセラミック電子部品。
- 前記空孔の平均径が５〜２０μｍであることを特徴とする請求項１〜６のいずれかに記載のセラミック電子部品。
- 前記セラミック焼結体の表面が前記樹脂又はガラスで覆われていることを特徴とする請求項１〜７のいずれかに記載のセラミック電子部品。
- セラミック焼結体の内部に電極が配設された構造を有するセラミック電子部品の製造方法であって、
セラミック原料と、バインダーと、球状又は粉粒体状で、前記バインダーに対する接着性を有する焼失材とを配合した配合セラミック原料を用いて、内部に電極が配設された成形体を形成する工程と、
前記成形体を焼成することにより、３５〜８０ｖｏｌ％の空孔を含み、かつ内部に電極が配設されたセラミック焼結体を形成する工程と、
前記セラミック焼結体の前記空孔に樹脂又はガラスを充填させる工程と
を具備することを特徴とするセラミック電子部品の製造方法。 - 前記焼失材が、架橋ポリスチレン、架橋ポリメタクリル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものであることを特徴とする請求項９記載のセラミック電子部品の製造方法。
- 前記セラミック焼結体の前記空孔に樹脂又はガラスを充填させる工程において、
前記樹脂又はガラスとして、溶剤又は希釈剤を配合した樹脂又はガラスを用い、前記空孔に樹脂又はガラスを充填した後に、前記溶剤又は希釈剤を揮発させることにより、樹脂又はガラス中にさらに空孔を形成すること
を特徴とする請求項９又は１０記載のセラミック電子部品の製造方法。 - 前記セラミック焼結体の前記空孔に樹脂又はガラスを充填させる工程において、前記樹脂又はガラスとして、溶剤により一部を溶出させることができる樹脂又はガラスを用い、前記空孔に該樹脂又はガラスを充填した後に、溶剤により樹脂又はガラスの一部を溶出させて除去することにより、前記樹脂又はガラス中にさらに空孔を形成することを特徴とする請求項９〜１１のいずれかに記載のセラミック電子部品の製造方法。
- 前記セラミック原料として磁性体セラミック原料を用いることを特徴とする請求項９〜１２のいずれかに記載のセラミック電子部品の製造方法。
- インダクタ、インダクタ部とコンデンサ部を組み合わせたＬＣ複合電子部品、インダクタ部と抵抗を組み合わせたＬＲ複合電子部品、又はインダクタ部とコンデンサ部と抵抗を組み合わせたＬＣＲ複合電子部品を製造するために用いられるものであることを特徴とする請求項９〜１３のいずれかに記載のセラミック電子部品の製造方法。
- 前記成形体を、前記配合セラミック原料からなるセラミックグリーンシート上に電極層を形成し、電極層を有するセラミックグリーンシートを複数積層することによって作製することを特徴とする請求項９〜１４のいずれかに記載のセラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091063A JP3933077B2 (ja) | 2002-04-01 | 2003-03-28 | セラミック電子部品の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098562 | 2002-04-01 | ||
| JP2003037224 | 2003-02-14 | ||
| JP2003091063A JP3933077B2 (ja) | 2002-04-01 | 2003-03-28 | セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297020A true JP2004297020A (ja) | 2004-10-21 |
| JP3933077B2 JP3933077B2 (ja) | 2007-06-20 |
Family
ID=33424693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091063A Expired - Lifetime JP3933077B2 (ja) | 2002-04-01 | 2003-03-28 | セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933077B2 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005034151A1 (ja) * | 2003-09-30 | 2005-04-14 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| JP2006303209A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| JP2007008762A (ja) * | 2005-06-30 | 2007-01-18 | Tdk Corp | 複合多孔体 |
| JP2007149757A (ja) * | 2005-11-24 | 2007-06-14 | Tdk Corp | 複合電子部品及びその製造方法 |
| JP2009049361A (ja) * | 2007-07-24 | 2009-03-05 | Tdk Corp | 積層電子部品およびその製造方法 |
| JP2009049360A (ja) * | 2007-07-24 | 2009-03-05 | Tdk Corp | 積層電子部品およびその製造方法 |
| JP2010232343A (ja) * | 2009-03-26 | 2010-10-14 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2010245095A (ja) * | 2009-04-01 | 2010-10-28 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
| WO2010128609A1 (ja) * | 2009-05-07 | 2010-11-11 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2010263059A (ja) * | 2009-05-07 | 2010-11-18 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| US8009012B2 (en) | 2007-07-24 | 2011-08-30 | Tdk Corporation | Stacked electronic part and method of manufacturing the same |
| JP2012164770A (ja) * | 2011-02-04 | 2012-08-30 | Murata Mfg Co Ltd | コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール |
| JP2013045926A (ja) * | 2011-08-25 | 2013-03-04 | Taiyo Yuden Co Ltd | 電子部品の電極形成方法 |
| JP2013084701A (ja) * | 2011-10-07 | 2013-05-09 | Taiyo Yuden Co Ltd | 電子部品及びその製造方法 |
| DE102014106376A1 (de) | 2013-05-10 | 2014-11-13 | Tdk Corp. | Zusammengesetzte Ferrit-Verbindung und elektronische Vorrichtung |
| KR20160100017A (ko) * | 2015-02-13 | 2016-08-23 | 삼성전기주식회사 | 인덕터 부품의 제조방법 |
| KR20160118051A (ko) * | 2015-04-01 | 2016-10-11 | 삼성전기주식회사 | 하이브리드 인덕터 및 그 제조방법 |
| KR20160118975A (ko) | 2015-04-02 | 2016-10-12 | 티디케이가부시기가이샤 | 복합 페라이트 조성물 및 전자 부품 |
| JP2017017366A (ja) * | 2016-10-27 | 2017-01-19 | 太陽誘電株式会社 | 電子部品 |
| WO2017221932A1 (ja) * | 2016-06-23 | 2017-12-28 | アダマンド株式会社 | セラミックス複合体及びそのセラミックス複合体の製造方法 |
| JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
| CN113539609A (zh) * | 2020-04-20 | 2021-10-22 | 株式会社村田制作所 | 线圈部件及线圈部件的制造方法 |
| US11227721B2 (en) | 2016-11-24 | 2022-01-18 | Tdk Corporation | Electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029384A (ja) * | 2017-07-25 | 2019-02-21 | 新光電気工業株式会社 | セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置 |
-
2003
- 2003-03-28 JP JP2003091063A patent/JP3933077B2/ja not_active Expired - Lifetime
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251120B2 (en) | 2003-09-30 | 2007-07-31 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and method for making the same |
| WO2005034151A1 (ja) * | 2003-09-30 | 2005-04-14 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| JP2006303209A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| JP2007008762A (ja) * | 2005-06-30 | 2007-01-18 | Tdk Corp | 複合多孔体 |
| JP2007149757A (ja) * | 2005-11-24 | 2007-06-14 | Tdk Corp | 複合電子部品及びその製造方法 |
| US8009012B2 (en) | 2007-07-24 | 2011-08-30 | Tdk Corporation | Stacked electronic part and method of manufacturing the same |
| JP2009049361A (ja) * | 2007-07-24 | 2009-03-05 | Tdk Corp | 積層電子部品およびその製造方法 |
| JP2009049360A (ja) * | 2007-07-24 | 2009-03-05 | Tdk Corp | 積層電子部品およびその製造方法 |
| JP2010232343A (ja) * | 2009-03-26 | 2010-10-14 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2010245095A (ja) * | 2009-04-01 | 2010-10-28 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
| JP2010263059A (ja) * | 2009-05-07 | 2010-11-18 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| WO2010128609A1 (ja) * | 2009-05-07 | 2010-11-11 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2012164770A (ja) * | 2011-02-04 | 2012-08-30 | Murata Mfg Co Ltd | コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール |
| JP2013045926A (ja) * | 2011-08-25 | 2013-03-04 | Taiyo Yuden Co Ltd | 電子部品の電極形成方法 |
| JP2013084701A (ja) * | 2011-10-07 | 2013-05-09 | Taiyo Yuden Co Ltd | 電子部品及びその製造方法 |
| DE102014106376A1 (de) | 2013-05-10 | 2014-11-13 | Tdk Corp. | Zusammengesetzte Ferrit-Verbindung und elektronische Vorrichtung |
| US9305690B2 (en) | 2013-05-10 | 2016-04-05 | Tdk Corporation | Composite ferrite composition and electronic device |
| KR101659212B1 (ko) * | 2015-02-13 | 2016-09-22 | 삼성전기주식회사 | 인덕터 부품의 제조방법 |
| KR20160100017A (ko) * | 2015-02-13 | 2016-08-23 | 삼성전기주식회사 | 인덕터 부품의 제조방법 |
| KR20160118051A (ko) * | 2015-04-01 | 2016-10-11 | 삼성전기주식회사 | 하이브리드 인덕터 및 그 제조방법 |
| US10937581B2 (en) | 2015-04-01 | 2021-03-02 | Samsung Electro-Mechanics Co., Ltd. | Hybrid inductor and manufacturing method thereof |
| KR102217286B1 (ko) * | 2015-04-01 | 2021-02-19 | 삼성전기주식회사 | 하이브리드 인덕터 및 그 제조방법 |
| US9824804B2 (en) | 2015-04-02 | 2017-11-21 | Tdk Corporation | Composite ferrite composition and electronic component |
| KR20160118975A (ko) | 2015-04-02 | 2016-10-12 | 티디케이가부시기가이샤 | 복합 페라이트 조성물 및 전자 부품 |
| JP7042495B2 (ja) | 2016-06-23 | 2022-03-28 | アダマンド並木精密宝石株式会社 | セラミックス複合体及びそのセラミックス複合体の製造方法 |
| US11390568B2 (en) | 2016-06-23 | 2022-07-19 | Adamant Namiki Precision Jewel Co., Ltd. | Ceramic composite and production method for ceramic composite |
| JPWO2017221932A1 (ja) * | 2016-06-23 | 2019-06-06 | アダマンド並木精密宝石株式会社 | セラミックス複合体及びそのセラミックス複合体の製造方法 |
| WO2017221932A1 (ja) * | 2016-06-23 | 2017-12-28 | アダマンド株式会社 | セラミックス複合体及びそのセラミックス複合体の製造方法 |
| JP2017017366A (ja) * | 2016-10-27 | 2017-01-19 | 太陽誘電株式会社 | 電子部品 |
| US11227721B2 (en) | 2016-11-24 | 2022-01-18 | Tdk Corporation | Electronic component |
| US11894195B2 (en) | 2016-11-24 | 2024-02-06 | Tdk Corporation | Electronic component |
| JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
| JP7106817B2 (ja) | 2017-05-19 | 2022-07-27 | Tdk株式会社 | 電子部品 |
| JP2021174797A (ja) * | 2020-04-20 | 2021-11-01 | 株式会社村田製作所 | コイル部品及びコイル部品の製造方法 |
| CN113539609A (zh) * | 2020-04-20 | 2021-10-22 | 株式会社村田制作所 | 线圈部件及线圈部件的制造方法 |
| CN113539609B (zh) * | 2020-04-20 | 2024-01-26 | 株式会社村田制作所 | 线圈部件及线圈部件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933077B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100544908B1 (ko) | 세라믹 전자부품 및 그 제조방법 | |
| JP3933077B2 (ja) | セラミック電子部品の製造方法 | |
| US6924972B2 (en) | Monolithic ceramic electronic component and method for manufacturing monolithic ceramic electronic component | |
| KR101839204B1 (ko) | 복합 페라이트 조성물 및 전자 부품 | |
| JP4216917B2 (ja) | チップビーズ素子およびその製造方法 | |
| US20020039667A1 (en) | Composite magnetic material and magnetic molding material, magnetic powder compression molding material, and magnetic paint using the composite magnetic material, composite dielectric material and molding material, powder compression molding material, paint, prepreg, and substrate using the composite dielectric material, and electronic part | |
| US7251120B2 (en) | Monolithic ceramic electronic component and method for making the same | |
| KR20140133479A (ko) | 복합 페라이트 조성물 및 전자 부품 | |
| JP2000164455A (ja) | チップ状電子部品とその製造方法 | |
| JP3601679B2 (ja) | 複合積層体の製造方法 | |
| CN103247439A (zh) | 陶瓷电子部件 | |
| JP3870936B2 (ja) | 積層セラミック電子部品 | |
| JP2005109195A (ja) | 積層コイル部品 | |
| JP2004146801A (ja) | 多孔質磁性体、多孔質磁性体の製造方法、電波吸収体、及び磁性体レンズ | |
| JP2004350236A (ja) | 帯域選択透過回路 | |
| CN101441921B (zh) | 一种电感器及其制造方法 | |
| JP4281489B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2007234755A (ja) | Ｌｃ複合フィルタ部品の製造方法及びｌｃ複合フィルタ部品 | |
| JP5790357B2 (ja) | フェライトめっき粉体、そのフェライトめっき粉体を使用した電子部品、および電子部品の製造方法 | |
| WO2010128609A1 (ja) | 電子部品及びその製造方法 | |
| JP2000277334A (ja) | インダクタンス素子 | |
| CN1523616A (zh) | 防止电磁干扰的组合式滤波元件及其制造工艺 | |
| JPH09129432A (ja) | 積層インダクタ及びその製造方法 | |
| JP2010228982A (ja) | フェライト、フェライト焼結体及び複合積層型電子部品 | |
| JPH08273435A (ja) | 銀合金ペースト及びこれを用いた積層インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3933077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |